JP2708779B2 - 交流負荷電力制御装置 - Google Patents
交流負荷電力制御装置Info
- Publication number
- JP2708779B2 JP2708779B2 JP12653588A JP12653588A JP2708779B2 JP 2708779 B2 JP2708779 B2 JP 2708779B2 JP 12653588 A JP12653588 A JP 12653588A JP 12653588 A JP12653588 A JP 12653588A JP 2708779 B2 JP2708779 B2 JP 2708779B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- phase
- zero
- value
- phase angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通電位相角制御により交流負荷に投入する
電力を制御する交流負荷電力制御装置に関する。
電力を制御する交流負荷電力制御装置に関する。
例えば、複写機の露光ランプや定着ヒータには、通電
位相制御により所要の交流電流が投入される。露光ラン
プの光量はコピー濃度に影響を及ぼし、定着ヒータの温
度が定着良否や複写機のオーバヒート等に影響を及ぼ
す。
位相制御により所要の交流電流が投入される。露光ラン
プの光量はコピー濃度に影響を及ぼし、定着ヒータの温
度が定着良否や複写機のオーバヒート等に影響を及ぼ
す。
ここで、露光ランプを例に説明すると、露光ランプの
付勢電力を濃度指示値に対応して設定し、露光ランプの
実消費電力を検出し、これが設定した付勢電力に合致す
るようにランプ通電位相角を設定する。すなわち、交流
電源のゼロクロスパルスを基点に位相角タイマをスター
ト（クロックパルスのカウント）を開始して、位相角タ
イマがタイムオーバすると、露光ランプと交流電源の間
に介挿されたトライアックを導通トリガする。トライア
ックが導通すると、ランプ電圧を整流し、２乗積算値回
路を通して負荷電力を検出し、この負荷電力を目標値と
比較し、負荷電力が目標値となる導通位相角を算出して
これを位相角タイマに設定する。露光ランプオンが指定
されている間以上の動作を繰り返す。
付勢電力を濃度指示値に対応して設定し、露光ランプの
実消費電力を検出し、これが設定した付勢電力に合致す
るようにランプ通電位相角を設定する。すなわち、交流
電源のゼロクロスパルスを基点に位相角タイマをスター
ト（クロックパルスのカウント）を開始して、位相角タ
イマがタイムオーバすると、露光ランプと交流電源の間
に介挿されたトライアックを導通トリガする。トライア
ックが導通すると、ランプ電圧を整流し、２乗積算値回
路を通して負荷電力を検出し、この負荷電力を目標値と
比較し、負荷電力が目標値となる導通位相角を算出して
これを位相角タイマに設定する。露光ランプオンが指定
されている間以上の動作を繰り返す。
位相角タイマとして使用している、マイクロコンピュ
ータ（以下CPUと称する）の内部タイマは８ビットタイ
マであり、このタイマのカウントパルスであるクロック
パルスは、CPU制御用発振器の発振周波数をFx（MHz）と
すると、φ12＝Fx×1/12とφ384＝Fx×1/384の２つのク
ロックパルスが選択できる。Fx＝12MHzとすると、φ12
＝1MHz、φ384＝1/32MHzとなる。パルス幅にするとそれ
ぞれ１μsec、32μsecとなる。
ータ（以下CPUと称する）の内部タイマは８ビットタイ
マであり、このタイマのカウントパルスであるクロック
パルスは、CPU制御用発振器の発振周波数をFx（MHz）と
すると、φ12＝Fx×1/12とφ384＝Fx×1/384の２つのク
ロックパルスが選択できる。Fx＝12MHzとすると、φ12
＝1MHz、φ384＝1/32MHzとなる。パルス幅にするとそれ
ぞれ１μsec、32μsecとなる。
ところで、位相角制御の制御精度は位相角タイマの分
解能に大きく依存しており、位相角タイマの基準クロッ
クの周波数が高い（パルス周期が短い）ほど、タイマの
１クロックパルスのカウント当りの位相角が小さいの
で、制御精度からするとφ12を使用した方が良い。しか
しながら、位相角タイマは８ビットタイマで最大データ
は255であるから、ゼロクロスパルスから位相角タイマ
がタイムオーバして露光ランプをトリガーできる最大時
間はφ12の場合で255μsec、φ384の場合で8160μsec＝
8.16msecとなる。ところで商用電源波形のゼロクロス点
の間隔（ゼロクロスパルス周期）は、50Hzで10msec、60
Hzでは8.33msecであり、φ12とφ384のいずれを使用し
ても位相角タイマの最大値データ255に対応する最長時
間は、φ12の場合50Hzで0.0255π、60Hzで0.036πとな
り、φ384の場合では、50Hzで0.816π、60Hzで0.98πと
なり、いずれも位相角の最大値π（出力０）までは制御
不可能であるが、φ12に比較してφ384の方が制御幅が
広いことから、従来は位相角タイマの分解能が低く制御
精度は悪くなるが、φ384をクロックパルスに使用して
いる。
解能に大きく依存しており、位相角タイマの基準クロッ
クの周波数が高い（パルス周期が短い）ほど、タイマの
１クロックパルスのカウント当りの位相角が小さいの
で、制御精度からするとφ12を使用した方が良い。しか
しながら、位相角タイマは８ビットタイマで最大データ
は255であるから、ゼロクロスパルスから位相角タイマ
がタイムオーバして露光ランプをトリガーできる最大時
間はφ12の場合で255μsec、φ384の場合で8160μsec＝
8.16msecとなる。ところで商用電源波形のゼロクロス点
の間隔（ゼロクロスパルス周期）は、50Hzで10msec、60
Hzでは8.33msecであり、φ12とφ384のいずれを使用し
ても位相角タイマの最大値データ255に対応する最長時
間は、φ12の場合50Hzで0.0255π、60Hzで0.036πとな
り、φ384の場合では、50Hzで0.816π、60Hzで0.98πと
なり、いずれも位相角の最大値π（出力０）までは制御
不可能であるが、φ12に比較してφ384の方が制御幅が
広いことから、従来は位相角タイマの分解能が低く制御
精度は悪くなるが、φ384をクロックパルスに使用して
いる。
例えば、特開昭61−237107号公報に開示の露光ランプ
制御装置では、30μsec周期のクロックパルスを使用
し、８ビットの位相角タイマを使用するので、最大位相
角は0.765πであり、0.765πからπの範囲は制御不能で
ある。
制御装置では、30μsec周期のクロックパルスを使用
し、８ビットの位相角タイマを使用するので、最大位相
角は0.765πであり、0.765πからπの範囲は制御不能で
ある。
第5a図に、交流半波（点線）に対する従来の制御範囲
を示す。位相角タイマのスタート点から255をカウント
アップするまでの範囲で負荷の導通位相を制御しうる
が、256以上では制御し得ない。
を示す。位相角タイマのスタート点から255をカウント
アップするまでの範囲で負荷の導通位相を制御しうる
が、256以上では制御し得ない。
第5b図には、負荷を導通とする位相角と、負荷電圧
（交流電源電圧の実効値に対する露光ランプ電圧実効
値）の関係を示す。
（交流電源電圧の実効値に対する露光ランプ電圧実効
値）の関係を示す。
位相角タイマの分解能を大きく（クロックパルス周期
を小さく）して位相制御の制御幅を大きくするには位相
角タイマのビット数を大きくすればよいが、ビット数を
変えられない場合があり、また、演算処理等においてビ
ット数は小さい方が好ましい。
を小さく）して位相制御の制御幅を大きくするには位相
角タイマのビット数を大きくすればよいが、ビット数を
変えられない場合があり、また、演算処理等においてビ
ット数は小さい方が好ましい。
本発明は比較的に少ないビット数の位相角タイマを用
いて比較的に高い分解能で比較的に広い範囲で位相角を
制御することを目的とする。
いて比較的に高い分解能で比較的に広い範囲で位相角を
制御することを目的とする。
本発明では、ゼロクロスパルスの周期よりも短い周期
のクロックパルスをカウントする、カウント最大値がゼ
ロクロスパルスの周期分の該クロックパルスカウント値
よりも小さい、プリセットタイマ手段；および、導通位
相指定手段が指定した位相が所定値未満のときには該プ
リセットタイマ手段を該位相に対応する値に設定し、ゼ
ロクロスパルスを基点にプリセットタイマ手段をスター
トしてそれがカウントオーバするとスイッチング素子を
導通付勢し：導通位相指定手段が指定した位相が所定値
以上のときにはゼロクロスパルスを基点にプリセットタ
イマ手段をスタートしてそれがカウントオーバするとま
たプリセットタイマ手段をスタートしてプリセットタイ
マ手段を複数回連続して走らせ、各回の設定値は、それ
らの合計が導通位相指定手段が指定した位相に対応する
値として、最終回のプリセットタイマ手段のカウントオ
ーバに応答して前記スイッチング素子を導通付勢する：
導通制御手段；を備える。
のクロックパルスをカウントする、カウント最大値がゼ
ロクロスパルスの周期分の該クロックパルスカウント値
よりも小さい、プリセットタイマ手段；および、導通位
相指定手段が指定した位相が所定値未満のときには該プ
リセットタイマ手段を該位相に対応する値に設定し、ゼ
ロクロスパルスを基点にプリセットタイマ手段をスター
トしてそれがカウントオーバするとスイッチング素子を
導通付勢し：導通位相指定手段が指定した位相が所定値
以上のときにはゼロクロスパルスを基点にプリセットタ
イマ手段をスタートしてそれがカウントオーバするとま
たプリセットタイマ手段をスタートしてプリセットタイ
マ手段を複数回連続して走らせ、各回の設定値は、それ
らの合計が導通位相指定手段が指定した位相に対応する
値として、最終回のプリセットタイマ手段のカウントオ
ーバに応答して前記スイッチング素子を導通付勢する：
導通制御手段；を備える。
すなわち、本発明では、スイッチング素子をオンとす
べき位相角（目標位相角）がプリセットタイマ手段（位
相角タイマ）の最大カウント値対応値未満のときにはプ
リセットタイマ手段を１回走らせ、目標位相角がプリセ
ットタイマ手段の最大カウント値対応値を越えるときに
は、プリセットタイマ手段（位相角タイマ）をゼロクロ
スタイミングから複数回走らせて、プリセットタイマ手
段の最後のタイムオーバでスイッチング素子をオンにす
る。
べき位相角（目標位相角）がプリセットタイマ手段（位
相角タイマ）の最大カウント値対応値未満のときにはプ
リセットタイマ手段を１回走らせ、目標位相角がプリセ
ットタイマ手段の最大カウント値対応値を越えるときに
は、プリセットタイマ手段（位相角タイマ）をゼロクロ
スタイミングから複数回走らせて、プリセットタイマ手
段の最後のタイムオーバでスイッチング素子をオンにす
る。
例えば、交流電源の周波数が50Hz、位相角タイマが８
ビット、クロックパルス（φ384）周期が32μsec、とす
る。露光ランプ電圧のサンプリングをランプのオントリ
ガ時に行ないこのデータを基に次のゼロクロスタイミン
グまでに次の半周期の間の位相角タイマ設定データを算
出する必要があるので、この処理時間を500μsecとする
と、ゼロクロスパルス発生からオントリガまでの最大時
間は、 10msec−500μsec＝9.5msec となる。この間のクロックパルス（φ384）数は、 9.5msec/32μsec＝296 となる。よって、オントリガ位相角（目標位相角）をTF
Rとし、位相角タイマに設定するデータ（プリセットデ
ータ）をPHRI,PHR2とすると、本発明の１つの態様で
は、位相角タイマはクロックパルスφ384をカウントす
るものとし、 TFR≦255の時、 PHR1＝TFR、 PHR2＝０、 とする。すなわち、２回目のタイマは走らせない。この
場合は従来と同じ動作となる。
ビット、クロックパルス（φ384）周期が32μsec、とす
る。露光ランプ電圧のサンプリングをランプのオントリ
ガ時に行ないこのデータを基に次のゼロクロスタイミン
グまでに次の半周期の間の位相角タイマ設定データを算
出する必要があるので、この処理時間を500μsecとする
と、ゼロクロスパルス発生からオントリガまでの最大時
間は、 10msec−500μsec＝9.5msec となる。この間のクロックパルス（φ384）数は、 9.5msec/32μsec＝296 となる。よって、オントリガ位相角（目標位相角）をTF
Rとし、位相角タイマに設定するデータ（プリセットデ
ータ）をPHRI,PHR2とすると、本発明の１つの態様で
は、位相角タイマはクロックパルスφ384をカウントす
るものとし、 TFR≦255の時、 PHR1＝TFR、 PHR2＝０、 とする。すなわち、２回目のタイマは走らせない。この
場合は従来と同じ動作となる。
296≧TFR＞255の時は、 PHR1＝TFR−255、 PHR2＝255 とする。すなわちタイマを２回走らせる。この場合に
は、第3b図に示すように、従来は不可能であった範囲
で、スイッチング素子をオントリガする。
は、第3b図に示すように、従来は不可能であった範囲
で、スイッチング素子をオントリガする。
TFR＞296の時には、 PHR1＝296−255＝41、 PHR2＝255、 とする。すなわちタイマを２回走らせる。
上述の態様では、例えばTFR＝256の時にはPHR1＝1,PH
R＝255となるが、この場合、PHR1＝１と、位相角タイマ
にセットする値が小さいので、ゼロクロスパルスに応答
した割込処理内でタイマをスタートしてこの割込処理中
で割込み許可を行ないこの割込処理を終了する前に位相
角タイマがタイムオーバしてしまうことがあり得る。す
るとタイマ割込処理（位相角タイマのタイムオーバに応
答して実行される割込処理であり、これによりスイッチ
ング素子がオンにされる）が遅れて実行されることにな
り、位相制御のトリガ点がばらつき、制御が不安定にな
ることがあり得る。
R＝255となるが、この場合、PHR1＝１と、位相角タイマ
にセットする値が小さいので、ゼロクロスパルスに応答
した割込処理内でタイマをスタートしてこの割込処理中
で割込み許可を行ないこの割込処理を終了する前に位相
角タイマがタイムオーバしてしまうことがあり得る。す
るとタイマ割込処理（位相角タイマのタイムオーバに応
答して実行される割込処理であり、これによりスイッチ
ング素子がオンにされる）が遅れて実行されることにな
り、位相制御のトリガ点がばらつき、制御が不安定にな
ることがあり得る。
これを防止するため本発明の第２の態様では、位相角
タイマはクロックパルスφ384をカウントするものと
し、 TFR≦255の時、 PHR1＝TFR、 PHR2＝０、 とし、 296≧TFR＞255の時は、 PHR1＝TFR−255＋100 PHR2＝255−100＝155 とし、 TFR＞296の時には、 PHR1＝296−255＋100＝141、 PHR2＝255−100＝155 とする。これにより、PHR1は101以上となりばらつきが
低減する。
タイマはクロックパルスφ384をカウントするものと
し、 TFR≦255の時、 PHR1＝TFR、 PHR2＝０、 とし、 296≧TFR＞255の時は、 PHR1＝TFR−255＋100 PHR2＝255−100＝155 とし、 TFR＞296の時には、 PHR1＝296−255＋100＝141、 PHR2＝255−100＝155 とする。これにより、PHR1は101以上となりばらつきが
低減する。
一方、TFRが255近傍の時、タイマを２回（PHR1とPHR
2）走らせる時と、１回（PHR1のみ）走らせる時とがあ
る。すると、位相角タイマの割込処理回数が１回の場合
と２回の場合を生じ、割込処理時間の差が位相制御タイ
ミングのばらつきとなり制御が不安定になる。
2）走らせる時と、１回（PHR1のみ）走らせる時とがあ
る。すると、位相角タイマの割込処理回数が１回の場合
と２回の場合を生じ、割込処理時間の差が位相制御タイ
ミングのばらつきとなり制御が不安定になる。
これを防止するために本発明の第３の態様では、位相
角タイマはクロックパルスφ384をカウントするものと
し、TFRが255近傍のときには、PHR2にオフセット値（例
えば100）を与えて、 PHR1＝TFR−100、 PHR2＝100、 とする。
角タイマはクロックパルスφ384をカウントするものと
し、TFRが255近傍のときには、PHR2にオフセット値（例
えば100）を与えて、 PHR1＝TFR−100、 PHR2＝100、 とする。
上記第２の態様と第３の態様を組合せて、例えば、第
４の態様として、 TFR≦255の時、 PHR1＝TFR、 PHR2＝０、 とし、 296≧TFR＞255の時は、 PHR1＝127、 PHR2＝TFR−127、 とし、 TFR＞296の時には、 PHR1＝296−255＝41、 PHR2＝255、 とする。以下に説明する本発明の第１実施例では、この
第４の態様を実行する。
４の態様として、 TFR≦255の時、 PHR1＝TFR、 PHR2＝０、 とし、 296≧TFR＞255の時は、 PHR1＝127、 PHR2＝TFR−127、 とし、 TFR＞296の時には、 PHR1＝296−255＝41、 PHR2＝255、 とする。以下に説明する本発明の第１実施例では、この
第４の態様を実行する。
なお、上述の説明では、位相角タイマを最高２回走ら
せる態様を示したが、３回以上走らせるようにしてもよ
い。
せる態様を示したが、３回以上走らせるようにしてもよ
い。
また、分解能をより高くするため、本発明の第５の態
様では、例えば高分解能となるφ12（周期１μsec）を
カウントする位相角タイマ（TMR12）と前述のφ384（周
期32μsec）をカウントする位相角タイマ（TMR384）を
用いて、 TFR（φ12のカウント値）＝ TMR384のカウント値×32＋TMR12のカウント値、となる
形で、位相角タイマTMR12および TMR384を走らせる。これによれば、制御分解能がφ12に
対応したものとなり、高くなる。以下に説明する本発明
の第２実施例では、この第５の態様を実行する。
様では、例えば高分解能となるφ12（周期１μsec）を
カウントする位相角タイマ（TMR12）と前述のφ384（周
期32μsec）をカウントする位相角タイマ（TMR384）を
用いて、 TFR（φ12のカウント値）＝ TMR384のカウント値×32＋TMR12のカウント値、となる
形で、位相角タイマTMR12および TMR384を走らせる。これによれば、制御分解能がφ12に
対応したものとなり、高くなる。以下に説明する本発明
の第２実施例では、この第５の態様を実行する。
以上に説明したように本発明では、位相角タイマのビ
ット数に限定されず、ゼロクロスパルス周期の全区間０
〜πの任意の位相でスイッチング素子をオントリガする
ことができ、従来に比較して広い制御幅を得ることがで
きる。
ット数に限定されず、ゼロクロスパルス周期の全区間０
〜πの任意の位相でスイッチング素子をオントリガする
ことができ、従来に比較して広い制御幅を得ることがで
きる。
本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。
の実施例の説明より明らかになろう。
〔第１実施例〕 第１図に本発明の第１実施例の構成を示す。露光ラン
プ１と交流電源３の間にはトライアック２が介挿されて
おり、このトライアック２はトリガ回路４で導通付勢さ
れる。ランプ１の電圧は整流回路５で整流されて２乗積
算回路６に与えられる。２乗積算回路６は、ランプ電圧
の２乗積算値を示すアナログ信号を発生し、CPU8のA/D
変換ポートAN0に印加する。交流電源３の電圧のゼロク
ロス点でゼロクロス検出回路７がゼロクロスパルスを発
生して、これをCPU8の割込入力端INT1に印加する。CPU8
のシリアル通信ポートR,Tは、インターフェイス９を介
してメイン制御板10のメインCPUのシリアル通信ポート
に接続されている。
プ１と交流電源３の間にはトライアック２が介挿されて
おり、このトライアック２はトリガ回路４で導通付勢さ
れる。ランプ１の電圧は整流回路５で整流されて２乗積
算回路６に与えられる。２乗積算回路６は、ランプ電圧
の２乗積算値を示すアナログ信号を発生し、CPU8のA/D
変換ポートAN0に印加する。交流電源３の電圧のゼロク
ロス点でゼロクロス検出回路７がゼロクロスパルスを発
生して、これをCPU8の割込入力端INT1に印加する。CPU8
のシリアル通信ポートR,Tは、インターフェイス９を介
してメイン制御板10のメインCPUのシリアル通信ポート
に接続されている。
この実施例では、メイン制御板10のメインCPUが、露
光ランプ１の付勢電力目標値（電圧の２乗積算値）TV,
露光ランプ１オンスタート信号および露光ランプ１スト
ップ（オフ）信号をCPU8に与える。
光ランプ１の付勢電力目標値（電圧の２乗積算値）TV,
露光ランプ１オンスタート信号および露光ランプ１スト
ップ（オフ）信号をCPU8に与える。
CPU8は、概略を説明すると、スタート信号を受信する
と、露光ランプ１の電力検出値（２乗積算回路６の出力
信号）と目標値TVより、露光ランプ１の通電位相角TFR
（目標値）を算出してこれを位相角タイマに設定して、
ゼロクロスパルスに応答して該タイマをスタートし、位
相角タイマの第１回又は第２回のタイムオーバに応答し
てトリガ回路４にオントリガ信号を与え、ゼロクロスパ
ルスに同期してトライアックオフ信号をトリガ回路４に
与える。
と、露光ランプ１の電力検出値（２乗積算回路６の出力
信号）と目標値TVより、露光ランプ１の通電位相角TFR
（目標値）を算出してこれを位相角タイマに設定して、
ゼロクロスパルスに応答して該タイマをスタートし、位
相角タイマの第１回又は第２回のタイムオーバに応答し
てトリガ回路４にオントリガ信号を与え、ゼロクロスパ
ルスに同期してトライアックオフ信号をトリガ回路４に
与える。
第3a図に、交流電源の電圧波形およびゼロクロスパル
スと、CPU8の制御動作により第１図に示す回路各部に現
われる電気信号の関係の概要を示す。
スと、CPU8の制御動作により第１図に示す回路各部に現
われる電気信号の関係の概要を示す。
CPU8は、この実施例では、日本電気製のシングルチッ
プマイクロコンピュータ78C10であり、12MHzの発振器に
より動作する。
プマイクロコンピュータ78C10であり、12MHzの発振器に
より動作する。
第2a図にCPU8の制御動作を示す。電源が投入される
（ステップ1:以下カッコ内ではステップという語を省
略）と、CPU8は、出力ポートPB0に高レベルＨ（ランプ
オフ指示レベル）を出力し、内部RAMをクリアし、受信
割込を許可し、各種フラグレジスタを待機時に割当てら
れている内容に設定する（２）。そしてゼロクロスパル
ス割込INT1および内部タイマ割込を許可する（３）。
（ステップ1:以下カッコ内ではステップという語を省
略）と、CPU8は、出力ポートPB0に高レベルＨ（ランプ
オフ指示レベル）を出力し、内部RAMをクリアし、受信
割込を許可し、各種フラグレジスタを待機時に割当てら
れている内容に設定する（２）。そしてゼロクロスパル
ス割込INT1および内部タイマ割込を許可する（３）。
メイン制御板10のメインCPUが送信をして来ると、CPU
8は第2b図に示す受信割込を実行し、メインCPUが目標値
TVを送信して来たときにはそれを目標値レジスタTVRに
書込む（17,18）。メインCPUが「スタート信号」を送っ
て来たときには、フラグレジスタLOFに１を書込む（19,
20）。メインCPUが「ストップ信号」を送って来たとき
には、フラグレジスタLOFをクリアする（21,22）。他の
データ又は制御信号を送って来たときには、それに対応
した処理を実行する。これらの処理を終了すると、CPU8
はメインルーチン（第2a図）に復帰する。
8は第2b図に示す受信割込を実行し、メインCPUが目標値
TVを送信して来たときにはそれを目標値レジスタTVRに
書込む（17,18）。メインCPUが「スタート信号」を送っ
て来たときには、フラグレジスタLOFに１を書込む（19,
20）。メインCPUが「ストップ信号」を送って来たとき
には、フラグレジスタLOFをクリアする（21,22）。他の
データ又は制御信号を送って来たときには、それに対応
した処理を実行する。これらの処理を終了すると、CPU8
はメインルーチン（第2a図）に復帰する。
CPU8は、メインルーチン（第2a図）において、フラグ
レジスタLCFの内容をチェックしており（４）、それが
１（トライアック２をオントリガするタイミングになっ
たときに、後述の内部タイマ割込（40）で１セットされ
る：目標位相角TFRの演算とタイマのプリセットデータP
HR1,PHR2の演算が必要であることを意味する）になる
と、ランプ制御演算（50）を実行する。
レジスタLCFの内容をチェックしており（４）、それが
１（トライアック２をオントリガするタイミングになっ
たときに、後述の内部タイマ割込（40）で１セットされ
る：目標位相角TFRの演算とタイマのプリセットデータP
HR1,PHR2の演算が必要であることを意味する）になる
と、ランプ制御演算（50）を実行する。
すなわち、まず、後述する内部タイマ割込（40）で読
込んでいるランプ電圧の２乗積算値（２乗積算回路６の
出力）AVRと、目標値レジスタTVRの内容とより、公知
（例えば特開昭61−237107号公報）の演算でオントリガ
位相（位相目標値）TFRを算出してレジスタTFRに書込む
（５）。そして、TFRが、TFR≦255,296≧TFR＞255,TFR
＞296、のいずれの範囲にあるかをチェックする（6,
7）。
込んでいるランプ電圧の２乗積算値（２乗積算回路６の
出力）AVRと、目標値レジスタTVRの内容とより、公知
（例えば特開昭61−237107号公報）の演算でオントリガ
位相（位相目標値）TFRを算出してレジスタTFRに書込む
（５）。そして、TFRが、TFR≦255,296≧TFR＞255,TFR
＞296、のいずれの範囲にあるかをチェックする（6,
7）。
TFR≦255のときには、第１位相角レジスタPHR1にTFR
を書込み（８）、位相角タイマを１回のみ走らせること
を指定するためにフラグレジスタTOFをクリアし
（９）、ランプ制御演算（50）を終了したのでフラグレ
ジスタLCFをクリアする（16）。
を書込み（８）、位相角タイマを１回のみ走らせること
を指定するためにフラグレジスタTOFをクリアし
（９）、ランプ制御演算（50）を終了したのでフラグレ
ジスタLCFをクリアする（16）。
296≧TFR＞255のときには、第１位相角レジスタPHR1
に127を書込み（10）、第２位相角レジスタPHR2にTFR−
127を書込み（11）、位相角タイマを２回走らせること
を指定するためにフラグレジスタTOFに１を書込み（1
2）、ランプ制御演算（50）を終了したのでフラグレジ
スタLCFをクリアする（16）。
に127を書込み（10）、第２位相角レジスタPHR2にTFR−
127を書込み（11）、位相角タイマを２回走らせること
を指定するためにフラグレジスタTOFに１を書込み（1
2）、ランプ制御演算（50）を終了したのでフラグレジ
スタLCFをクリアする（16）。
TFR＞296のときには、第１位相角レジスタPHR1に41を
書込み（13）、第２位相角レジスタPHR2に255を書込み
（14）、位相角タイマを２回走らせることを指定するた
めにフラグレジスタTOFに１を書込み（15）、ランプ制
御演算（50）を終了したのでフラグレジスタLCFをクリ
アする（16）。
書込み（13）、第２位相角レジスタPHR2に255を書込み
（14）、位相角タイマを２回走らせることを指定するた
めにフラグレジスタTOFに１を書込み（15）、ランプ制
御演算（50）を終了したのでフラグレジスタLCFをクリ
アする（16）。
ゼロクロス検出回路７がゼロクロスパルスを発生する
と、その立上りに応答してCPU8は第2c図に示すゼロクロ
ス割込（30）を実行する。すなわち、出力ポートPB0に
ランプオフを指定するＨを出力し（31）、フラグレジス
タLOFの内容をチェックして（32）、それが０（ランプ
オフ指示）であるとメインルーチン（第2a図）に復帰す
るが、LOFの内容が１（ランプ点灯指示）であると、ク
ロックパルスφ384をカウントする位相角タイマTMRに、
レジスタPHR1のデータをセットして（33）、タイマTMR
をスタート（34）、メインルーチン（第2a図）に復帰す
る。
と、その立上りに応答してCPU8は第2c図に示すゼロクロ
ス割込（30）を実行する。すなわち、出力ポートPB0に
ランプオフを指定するＨを出力し（31）、フラグレジス
タLOFの内容をチェックして（32）、それが０（ランプ
オフ指示）であるとメインルーチン（第2a図）に復帰す
るが、LOFの内容が１（ランプ点灯指示）であると、ク
ロックパルスφ384をカウントする位相角タイマTMRに、
レジスタPHR1のデータをセットして（33）、タイマTMR
をスタート（34）、メインルーチン（第2a図）に復帰す
る。
CPU8は、タイマTMRがタイムオーバすると第2d図に示
す内部タイマ割込（40）を実行する。すなわち、そこで
タイマTMRを停止し（41）、フラグレジスタTOFの内容を
チェックする（42）。それが０であると出力ポートPB0
に低レベルＬ（ランプオン）を出力する（46）。これに
応答してトリガ回路４がトライアック２をオントリガし
ランプ１に電源電圧が加わる。次にA/D変換ポートAN0の
アナログ電圧（２乗積算回路６の出力をデジタル変換し
て検出値レジスタAVRに書込み（47）、フラグレジスタL
CFに１（ランプ制御演算50の実行要）を書込んで（48）
メインルーチンに戻る。フラグレジスタTOFの内容が１
（タイマを２回走らせる指示）のときには、位相角タイ
マTMRに第２位相角レジスタPHR2のデータをセットして
（43）タイマTMRをスタートし（44）、フラグレジスタT
OFに０（次のタイムオーバで46〜48を実行することを指
示）を書込んで（45）メインルーチン（第2a図）に戻
る。
す内部タイマ割込（40）を実行する。すなわち、そこで
タイマTMRを停止し（41）、フラグレジスタTOFの内容を
チェックする（42）。それが０であると出力ポートPB0
に低レベルＬ（ランプオン）を出力する（46）。これに
応答してトリガ回路４がトライアック２をオントリガし
ランプ１に電源電圧が加わる。次にA/D変換ポートAN0の
アナログ電圧（２乗積算回路６の出力をデジタル変換し
て検出値レジスタAVRに書込み（47）、フラグレジスタL
CFに１（ランプ制御演算50の実行要）を書込んで（48）
メインルーチンに戻る。フラグレジスタTOFの内容が１
（タイマを２回走らせる指示）のときには、位相角タイ
マTMRに第２位相角レジスタPHR2のデータをセットして
（43）タイマTMRをスタートし（44）、フラグレジスタT
OFに０（次のタイムオーバで46〜48を実行することを指
示）を書込んで（45）メインルーチン（第2a図）に戻
る。
以上に明したCPU8の制御動作により、メイン制御板10
のCPUよりランプ点灯が指定されている（LOF＝１）間、
次のように制御が行なわれる。
のCPUよりランプ点灯が指定されている（LOF＝１）間、
次のように制御が行なわれる。
（１）TFR≦255（目標位相角が小さい）とき： A.ランプ制御演算（50）で第１回の位相角タイマ設定値
PHR1を算出し〔ステップ４〜９−16（第2a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR1をセット
して第１回のタイマTMRをスタートし〔ステップ31〜34
（第2c図）〕、 C.タイムオーバするとトライアック２をオントリガし
て、ランプ電圧の２乗積算値を読込み〔ステップ41−46
〜48（第2d図）〕、A.に進む。
PHR1を算出し〔ステップ４〜９−16（第2a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR1をセット
して第１回のタイマTMRをスタートし〔ステップ31〜34
（第2c図）〕、 C.タイムオーバするとトライアック２をオントリガし
て、ランプ電圧の２乗積算値を読込み〔ステップ41−46
〜48（第2d図）〕、A.に進む。
タイマTMRを走らせるのは、ゼロクロスパルスの１周
期に一回である。
期に一回である。
（２）255＜TFR≦296（目標位相角大−１−）のとき： A.ランプ制御演算（50）で第１回の位相角タイマ設定値
PHR1および第２回の位相角タイマ設定値PHR2を算出し
〔ステップ４〜７−10〜12−16（第2a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに第１設定値PHR1をセ
ットして第１回のタイマTMRをスタートし〔ステップ31
〜34（第2c図）〕、 Ｃ−1.タイムオーバすると、位相角タイマTMRに第２設
定値PHR2をセットして第２回のタイマTMRをスタートし
〔ステップ41−45（第2d図）〕、 Ｃ−2.タイムオーバすると、トライアック２をオントリ
ガして、ランプ電圧の２乗積算値を読込み〔ステップ41
−46〜48（第2d図）〕、A.に進む。
PHR1および第２回の位相角タイマ設定値PHR2を算出し
〔ステップ４〜７−10〜12−16（第2a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに第１設定値PHR1をセ
ットして第１回のタイマTMRをスタートし〔ステップ31
〜34（第2c図）〕、 Ｃ−1.タイムオーバすると、位相角タイマTMRに第２設
定値PHR2をセットして第２回のタイマTMRをスタートし
〔ステップ41−45（第2d図）〕、 Ｃ−2.タイムオーバすると、トライアック２をオントリ
ガして、ランプ電圧の２乗積算値を読込み〔ステップ41
−46〜48（第2d図）〕、A.に進む。
（３）TFR＞296（目標位相角大−２−）のとき： 上記（２）に同じである。
〔第２実施例〕 ハードウエア構成は第１図に示す第１実施例のものと
同じであるが、ランプ制御演算（50），ゼロクロス割込
（30）および内部タイマ割込（40）が異なる。この理由
をまず説明する。
同じであるが、ランプ制御演算（50），ゼロクロス割込
（30）および内部タイマ割込（40）が異なる。この理由
をまず説明する。
この第２実施例では、タイマTMRで、周期が１μsecの
クロックパルスφ12と周期が32μsecのクロックパルス
φ384をカウントする。タイマを走らす最大時間は、φ
12を基準にすると、9.5msec/1μsec＝9500であり、φ12
をカウントするタイマは１回のみ走らせるとすると、最
大時間の間には、φ12をカウントするタイマを１回、φ
384をカウントするタイマを２回走らせる必要がある。
そこで、φ12をカウントするタイマのプリセット値PHR
1、φ384をカウントするタイマのプリセット値をPHR2,P
HR3とし、目標位相角をTFRをφ12のカウント値で表わす
と、 （１）TFR≦255−32のときは、 PHR1＝TFR、 PHR2＝PHR3＝０ として、φ12をカウントするタイマTMR12のみを走らせ
る。
クロックパルスφ12と周期が32μsecのクロックパルス
φ384をカウントする。タイマを走らす最大時間は、φ
12を基準にすると、9.5msec/1μsec＝9500であり、φ12
をカウントするタイマは１回のみ走らせるとすると、最
大時間の間には、φ12をカウントするタイマを１回、φ
384をカウントするタイマを２回走らせる必要がある。
そこで、φ12をカウントするタイマのプリセット値PHR
1、φ384をカウントするタイマのプリセット値をPHR2,P
HR3とし、目標位相角をTFRをφ12のカウント値で表わす
と、 （１）TFR≦255−32のときは、 PHR1＝TFR、 PHR2＝PHR3＝０ として、φ12をカウントするタイマTMR12のみを走らせ
る。
（２）255−32＜TFR≦9500の場合は、 〔TFR−（255−32）〕/32＝ａ＋b/32 で商ａおよび余りｂを算出して、 （２−１）ａ≦255のときは、 PHR1＝255−32＋ｂ、 PHR2＝ａ、 PHR3＝０、 として、φ12をカウントするタイマTMR12を、φ12をPHR
1をカウントする間走らせ、次にφ384をカウントするタ
イマTMR384を、PHR2をカウントする間走らせる。
1をカウントする間走らせ、次にφ384をカウントするタ
イマTMR384を、PHR2をカウントする間走らせる。
（２−２）ａ≦255のときは、 PHR1＝235−32＋ｂ、 PHR2＝ａ−255 PHR3＝255、 として、φ12をカウントするタイマTMR12を、φ12をPHR
1をカウントする間走らせ、次にφ384をカウントするタ
イマTMR384を、PHR2をカウントする間走らせ、更にその
次にφ384をカウントするタイマTMR384を、PHR3をカウ
ントする間走らせる。
1をカウントする間走らせ、次にφ384をカウントするタ
イマTMR384を、PHR2をカウントする間走らせ、更にその
次にφ384をカウントするタイマTMR384を、PHR3をカウ
ントする間走らせる。
（３）TFR＞9500のときには、 PHR1＝255−32＋29＝252、 PHR2＝289−255＝34、 PHR3＝255、 として、φ12をカウントするタイマTMR12を、φ12をPHR
1をカウントする間走らせ、次にφ384をカウントするタ
イマTMR384を、PHR2をカウントする間走らせ、更にその
次にφ384をカウントするタイマTMR384を、PHR3をカウ
ントする間走らせる。
1をカウントする間走らせ、次にφ384をカウントするタ
イマTMR384を、PHR2をカウントする間走らせ、更にその
次にφ384をカウントするタイマTMR384を、PHR3をカウ
ントする間走らせる。
以上の演算において、上記（１）の場合を除いて、PH
R1の値は、255−32≦PHR1≦255−32＋31、の範囲内に設
定するようにしている。この理由は、ゼロクロス割込処
理内で位相角タイマTMR12をスタートしてこの割込処理
内で位相角タイマ割込許可を行なうが、φ12をカウント
する場合、 φ12の周期が短いためPHR1が小さいとこの割込処理が終
了する前にタイマTMR12がタイムオーバしてしまうと、
内部タイマ割込処理が、タイムオーバ時点より遅れて行
なわれることになり、位相制御のトリガ点がばらつき制
御が不安定になることを防止するためである。
R1の値は、255−32≦PHR1≦255−32＋31、の範囲内に設
定するようにしている。この理由は、ゼロクロス割込処
理内で位相角タイマTMR12をスタートしてこの割込処理
内で位相角タイマ割込許可を行なうが、φ12をカウント
する場合、 φ12の周期が短いためPHR1が小さいとこの割込処理が終
了する前にタイマTMR12がタイムオーバしてしまうと、
内部タイマ割込処理が、タイムオーバ時点より遅れて行
なわれることになり、位相制御のトリガ点がばらつき制
御が不安定になることを防止するためである。
全てのタイマ（第１回：TMR12，第２回：TMR384，第
３回：TMR384）をφ12をカウントする態様で走らせるこ
とも考えられるが、この場合には位相角タイマTMRのタ
イムオーバに応答したタイマ割込の回数が増加し、タイ
マTMRのタイムオーバからタイマ割込処理スタートまで
の遅れやばらつき等により、位相制御のトリガ点がばら
つき制御が不安定になるので、短周期のクロックパルス
φ12をカウントするタイマの実行回数は少いのが好まし
い。
３回：TMR384）をφ12をカウントする態様で走らせるこ
とも考えられるが、この場合には位相角タイマTMRのタ
イムオーバに応答したタイマ割込の回数が増加し、タイ
マTMRのタイムオーバからタイマ割込処理スタートまで
の遅れやばらつき等により、位相制御のトリガ点がばら
つき制御が不安定になるので、短周期のクロックパルス
φ12をカウントするタイマの実行回数は少いのが好まし
い。
第4a図に、第２実施例でCPU8が実行するランプ制御演
算（100）の内容を示す。このランプ制御演算（100）
は、第2a図に示すランプ制御演算（50）に対応するもの
である。
算（100）の内容を示す。このランプ制御演算（100）
は、第2a図に示すランプ制御演算（50）に対応するもの
である。
ランプ制御演算（100）に進むとCPU8は、まず、後述
する内部タイマ割込（90）で読込んでいるランプ電圧の
２乗積算値（２乗積算回路６の出力）AVRと、目標値レ
ジスタTVRの内容とより、公知の演算でオントリガ位相
（位相目標値）TFRを算出してレジスタTFRに書込む（5
1）。そして、TFRが、TFR＞9500であるかをチェックし
（52）、TFR＞9500でないときには、223＜TFR≦9500で
あるかをチェックし（53）、その範囲内にあるときに
は、商ａおよび余りｂを算出して（54A）、ａ＞255であ
るかをチェックする（55A）。
する内部タイマ割込（90）で読込んでいるランプ電圧の
２乗積算値（２乗積算回路６の出力）AVRと、目標値レ
ジスタTVRの内容とより、公知の演算でオントリガ位相
（位相目標値）TFRを算出してレジスタTFRに書込む（5
1）。そして、TFRが、TFR＞9500であるかをチェックし
（52）、TFR＞9500でないときには、223＜TFR≦9500で
あるかをチェックし（53）、その範囲内にあるときに
は、商ａおよび余りｂを算出して（54A）、ａ＞255であ
るかをチェックする（55A）。
そして、TFR≦223のときには、第１位相角レジスタPH
R1にTFRを書込み（54）、位相角タイマを１回のみ走ら
せることを指定するためにフラグレジスタTOFをクリア
する（55）。
R1にTFRを書込み（54）、位相角タイマを１回のみ走ら
せることを指定するためにフラグレジスタTOFをクリア
する（55）。
223＜TFR≦9500で、しかもａ≦255のときには、第１
位相角レジスタPHR1に223＋ｂを書込み（56）、第２位
相角レジスタPHR2にａを書込み（57）、位相角タイマを
２回走らせることを指定するためにフラグレジスタTOF
に１を書込む（58）。
位相角レジスタPHR1に223＋ｂを書込み（56）、第２位
相角レジスタPHR2にａを書込み（57）、位相角タイマを
２回走らせることを指定するためにフラグレジスタTOF
に１を書込む（58）。
223＜TFR≦9500で、しかもａ＞255のときには、第１
位相角レジスタPHR1に223＋ｂを書込み（59）、第２位
相角レジスタPHR2にａ−255を書込み（60）、第３位相
角レジスタPHR3に255を書込み（61）、位相角タイマを
３回走らせることを指定するためにフラグレジスタTOF
に２を書込む（62）。
位相角レジスタPHR1に223＋ｂを書込み（59）、第２位
相角レジスタPHR2にａ−255を書込み（60）、第３位相
角レジスタPHR3に255を書込み（61）、位相角タイマを
３回走らせることを指定するためにフラグレジスタTOF
に２を書込む（62）。
TFR＞9500のときには、第１位相角レジスタPHR1に252
を書込み（63）、第２位相角レジスタPHR2に34を書込み
（64）、第３位相角レジスタPHR3に255を書込んで（6
5）、位相角タイマを３回走らせることを指定するため
にフラグレジスタTOFに２を書込む（66）。
を書込み（63）、第２位相角レジスタPHR2に34を書込み
（64）、第３位相角レジスタPHR3に255を書込んで（6
5）、位相角タイマを３回走らせることを指定するため
にフラグレジスタTOFに２を書込む（66）。
ゼロクロス検出回路７がゼロクロスパルスを発生する
と、その立上りに応答してCPU8は第4b図に示すゼロクロ
ス割込（70）を実行する。すなわち、出力ポートPB0に
ランプオフを指定するＨを出力し（71）、フラグレジス
タLOFの内容をチェックして（72）、それが０（ランプ
オフ指示）であるとメインルーチンに復帰するが、LOF
の内容が１（ランプ点灯指示）であると、フラグレジス
タTOFの内容をチェックする（73,74）。
と、その立上りに応答してCPU8は第4b図に示すゼロクロ
ス割込（70）を実行する。すなわち、出力ポートPB0に
ランプオフを指定するＨを出力し（71）、フラグレジス
タLOFの内容をチェックして（72）、それが０（ランプ
オフ指示）であるとメインルーチンに復帰するが、LOF
の内容が１（ランプ点灯指示）であると、フラグレジス
タTOFの内容をチェックする（73,74）。
そしてTOFの内容が０（タイマを１回のみ走らせる）
のときには、位相角タイマTMRに、レジスタPHR1のデー
タをセットして（75）、該タイマTMRをクロックパルス
φ12をカウントするモードでスタートし（76）、メイン
ルーチンに復帰する。
のときには、位相角タイマTMRに、レジスタPHR1のデー
タをセットして（75）、該タイマTMRをクロックパルス
φ12をカウントするモードでスタートし（76）、メイン
ルーチンに復帰する。
TOFの内容が１（タイマを２回走らせる）のときには、
位相角タイマTMRに、レジスタPHR2のデータをセットし
て（77）、該タイマTMRをクロックパルスφ384をカウン
トするモードでスタートし（78）、メインルーチンに復
帰する。TOFの内容が２（タイマを３回走らせる）のと
きには、位相角タイマTMRに、レジスタPHR3のデータを
セットして（79）、該タイマTMRをクロックパルスφ384
をカウントするモードでスタートし（80）、メインルー
チンに復帰する。
位相角タイマTMRに、レジスタPHR2のデータをセットし
て（77）、該タイマTMRをクロックパルスφ384をカウン
トするモードでスタートし（78）、メインルーチンに復
帰する。TOFの内容が２（タイマを３回走らせる）のと
きには、位相角タイマTMRに、レジスタPHR3のデータを
セットして（79）、該タイマTMRをクロックパルスφ384
をカウントするモードでスタートし（80）、メインルー
チンに復帰する。
CPU8は、タイマTMR（TMR12又はTMR384）がタイムオー
バすると、第4c図に示す内部タイマ割込（90）を実行す
る。
バすると、第4c図に示す内部タイマ割込（90）を実行す
る。
すなわち、そこでタイマTMRを停止し（91）、フラグ
レジスタTOFの内容をチェックする（92,93）。
レジスタTOFの内容をチェックする（92,93）。
TOFの内容が０であると出力ポートPB0に低レベルＬ（ラ
ンプオン）を出力する（94）。これに応答してトリガ回
路４がトライアック２をオントリガしランプ１に電源電
圧が加わる。次にA/D変換ポートAN0のアナログ電圧（２
乗積算回路６の出力）をデジタル変換して検出値レジス
タAVRに書込み（95）、フラグレジスタLCFに１（ランプ
制御演算50の実行要）を書込んで（96）メインルーチン
に戻る。
ンプオン）を出力する（94）。これに応答してトリガ回
路４がトライアック２をオントリガしランプ１に電源電
圧が加わる。次にA/D変換ポートAN0のアナログ電圧（２
乗積算回路６の出力）をデジタル変換して検出値レジス
タAVRに書込み（95）、フラグレジスタLCFに１（ランプ
制御演算50の実行要）を書込んで（96）メインルーチン
に戻る。
フラグレジスタTOFの内容が１（タイマを２回走らせる
指示）のときには、位相タイマTMRにレジスタPHR1のデ
ータをセットして（97）タイマTMRをクロックパルスφ
12をカウントするモードでスタートし（98）、フラグレ
ジスタTOFの内容を０に更新して（99）メインルーチン
に戻る。
指示）のときには、位相タイマTMRにレジスタPHR1のデ
ータをセットして（97）タイマTMRをクロックパルスφ
12をカウントするモードでスタートし（98）、フラグレ
ジスタTOFの内容を０に更新して（99）メインルーチン
に戻る。
フラグレジスタTOFの内容が２（タイマを３回走らせる
指示）のときには、位相角タイマTMRにレジスタPHR2の
データをセットして（100）タイマTMRを、クロックパル
スφ384をカウントするモードでスタートし（101）、フ
ラグレジスタTOFに１を書込んで（101）メインルーチン
に戻る。
指示）のときには、位相角タイマTMRにレジスタPHR2の
データをセットして（100）タイマTMRを、クロックパル
スφ384をカウントするモードでスタートし（101）、フ
ラグレジスタTOFに１を書込んで（101）メインルーチン
に戻る。
以上に説明したCPU8の制御動作により、第２実施例で
は、メイン制御板10のCPUよりランプ点灯が指定されて
いる（LOF＝１）間、次のように制御が行なわれる。
は、メイン制御板10のCPUよりランプ点灯が指定されて
いる（LOF＝１）間、次のように制御が行なわれる。
（１）TFR≦223のとき： A.ランプ制御演算（100）で第１回の位相角タイマ設定
値PHR1を算出し〔ステップ51〜55（第4a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR1をセット
して、クロックパルスφ12をカウントするモードでタイ
マTMR（TMR12）をスタートし〔ステップ71〜76（第4b
図）〕、 C.タイムオーバするとトライアック２をオントリガし
て、ランプ電圧の２乗積算値を読込み〔ステップ91,92,
94〜96（第4c図）〕、上記A.に進む。
値PHR1を算出し〔ステップ51〜55（第4a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR1をセット
して、クロックパルスφ12をカウントするモードでタイ
マTMR（TMR12）をスタートし〔ステップ71〜76（第4b
図）〕、 C.タイムオーバするとトライアック２をオントリガし
て、ランプ電圧の２乗積算値を読込み〔ステップ91,92,
94〜96（第4c図）〕、上記A.に進む。
タイマTMRを走らせるのは、ゼロクロスパルスの１周
期に一回であり、タイマTMRは、クロックパルスφ12を
カウントする。
期に一回であり、タイマTMRは、クロックパルスφ12を
カウントする。
（２）223＜TFR≦9500、かつａ≦255のとき： A.ランプ制御演算（100）で第１および第２の位相角タ
イマ設定値PHR1,PHR2を算出し〔ステップ56〜58（第4a
図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR2をセット
して、クロックパルスφ384をカウントするモードで第
１回のタイマTMR384をスタートし〔ステップ77,78（第4
b図）〕、 Ｃ−1.タイムオーバすると、位相角タイマTMRに設定値P
HR1をセットして、クロックパルスφ12をカウントする
モードで第２回のタイマTMR12をスタートし〔ステップ9
7〜99（第4c図）〕、 Ｃ−2.タイムオーバすると、トライアック２をオントリ
ガして、ランプ電圧の２乗積算値を読込み〔ステップ94
〜96（第4c図）〕、A.に進む。
イマ設定値PHR1,PHR2を算出し〔ステップ56〜58（第4a
図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR2をセット
して、クロックパルスφ384をカウントするモードで第
１回のタイマTMR384をスタートし〔ステップ77,78（第4
b図）〕、 Ｃ−1.タイムオーバすると、位相角タイマTMRに設定値P
HR1をセットして、クロックパルスφ12をカウントする
モードで第２回のタイマTMR12をスタートし〔ステップ9
7〜99（第4c図）〕、 Ｃ−2.タイムオーバすると、トライアック２をオントリ
ガして、ランプ電圧の２乗積算値を読込み〔ステップ94
〜96（第4c図）〕、A.に進む。
タイマTMRを走らせるのはゼロクロスパルスの１周期
に二回であり、第１回のタイマTMR384は、クロックパル
スφ384をカウントし、第２回のタイマTMR12はクロック
パルスφ12をカウントする。
に二回であり、第１回のタイマTMR384は、クロックパル
スφ384をカウントし、第２回のタイマTMR12はクロック
パルスφ12をカウントする。
（３）223＜TFR≦9500、かつａ＞255のとき： A.ランプ制御演算（100）で設定値PHR1,PHR2およびPHR3
を算出し〔ステップ59〜62（第4a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR3をセット
して、クロックパルスφ384をカウントするモードで第
１回のタイマTMR384をスタートし〔ステップ79,80（第4
b図）〕、 Ｃ−1.タイムオーバすると、位相角タイマTMRに設定値P
HR2をセットしてクロックパルスφ384をカウントするモ
ードで第２回のタイマTMR384をスタートし〔ステップ10
0〜102（第4c図）〕、 Ｃ−2.タイムオーバすると、位相角タイマTMRに第１設
定値PHR1をセットして、クロックパルスφ12をカウント
するモードで第３回のタイマTMR12をスタートし〔ステ
ップ97〜99（第4c図）〕、 Ｃ−3.タイムオーバすると、トライアック２をオントリ
ガして、ランプ電圧の２乗積算値を読込み〔ステップ94
〜96（第4c図）〕、A.に進む。
を算出し〔ステップ59〜62（第4a図）〕、 B.その直後のゼロクロスパルスに応答してトライアック
２をオフとし、位相角タイマTMRに設定値PHR3をセット
して、クロックパルスφ384をカウントするモードで第
１回のタイマTMR384をスタートし〔ステップ79,80（第4
b図）〕、 Ｃ−1.タイムオーバすると、位相角タイマTMRに設定値P
HR2をセットしてクロックパルスφ384をカウントするモ
ードで第２回のタイマTMR384をスタートし〔ステップ10
0〜102（第4c図）〕、 Ｃ−2.タイムオーバすると、位相角タイマTMRに第１設
定値PHR1をセットして、クロックパルスφ12をカウント
するモードで第３回のタイマTMR12をスタートし〔ステ
ップ97〜99（第4c図）〕、 Ｃ−3.タイムオーバすると、トライアック２をオントリ
ガして、ランプ電圧の２乗積算値を読込み〔ステップ94
〜96（第4c図）〕、A.に進む。
タイマTMRを走らせるのはゼロクロスパルスの１周期
に三回であり、第１回および第２回のタイマTMR384は、
クロックパルスφ384をカウントし、第３回のタイマTMR
12はクロックパルスφ12をカウントする。
に三回であり、第１回および第２回のタイマTMR384は、
クロックパルスφ384をカウントし、第３回のタイマTMR
12はクロックパルスφ12をカウントする。
（４）TFR＞9500のとき： 上記（３）に同じ。
以上に説明した第２実施例の上記（３）および（４）
の動作によれば、第3c図に示すように３回タイマTMRが
走ってから、トライアック２がオントリガされる。位相
角制御の分解能は、クロックパルスφ12の分解能で定ま
り、クロックパルスφ12の周期が短いので、位相角制御
の分解能が高い。この分解能が高いクロックパルスφ12
をカウントするタイマを走らせるときには、該タイマが
８ビットでプリセット値を１〜255に設定できる所、223
〜254の範囲に制限している。これは前述のように、タ
イマTMR12をスタートして内部タイマ割込を許可するま
でにあるいはスタート直後にタイムオーバして、このタ
イムオーバに応答した内部タイマ割込の開始が遅れるの
を未然に防止するためである。
の動作によれば、第3c図に示すように３回タイマTMRが
走ってから、トライアック２がオントリガされる。位相
角制御の分解能は、クロックパルスφ12の分解能で定ま
り、クロックパルスφ12の周期が短いので、位相角制御
の分解能が高い。この分解能が高いクロックパルスφ12
をカウントするタイマを走らせるときには、該タイマが
８ビットでプリセット値を１〜255に設定できる所、223
〜254の範囲に制限している。これは前述のように、タ
イマTMR12をスタートして内部タイマ割込を許可するま
でにあるいはスタート直後にタイムオーバして、このタ
イムオーバに応答した内部タイマ割込の開始が遅れるの
を未然に防止するためである。
なお、第２実施例では、タイマを２回以上走らせると
きには、クロックパルスφ384をカウントするタイマを
先に走らせて、最終回にクロックパルスφ12をカウント
するタイマを走らせるようにしているが、まず最初にク
ロックパルスφ12をカウントするタイマを走らせるよう
にしてもよい。
きには、クロックパルスφ384をカウントするタイマを
先に走らせて、最終回にクロックパルスφ12をカウント
するタイマを走らせるようにしているが、まず最初にク
ロックパルスφ12をカウントするタイマを走らせるよう
にしてもよい。
本発明では、ゼロクロスパルスの周期よりも短い周期
のクロックパルス（φ12，φ384）をカウントする、カ
ウント最大値がゼロクロスパルスの周期分の該クロック
パルスカウント値よりも小さい、プリセットタイマ手段
（8:TMR）；および、導通位相指定手段（8:ランプ制御
演算50,100）が指定した位相（TFR）が所定値未満のと
きには該プリセットタイマ手段（8:TMR）を該位相（TF
R）に対応する値（TFR）に設定し、ゼロクロスパルスを
基点にプリセットタイマ手段（8:TMR）をスタートして
それがカウントオーバするとスイッチング素子（２）を
導通付勢し：導通位相指定手段（8:ランプ制御演算50,1
00）が指定した位相（TFR）が所定値以上のときにはゼ
ロクロスパルスを基点にプリセットタイマ手段（8:TM
R）をスタートしてそれがカウントオーバするとまたプ
リセットタイマ手段（8:TMR）をスタートしてプリセッ
トタイマ手段（8:TMR）を複数回連続して走らせ、各回
の設定値（PHR1,PHR2）は、それらの合計が導通位相指
定手段が指定した位相（TFR）に対応する値（TFR＝PHR1
＋PHR2）として、最終回のプリセットタイマ手段（8:TM
R）のカウントオーバに応答して前記スイッチング素子
（２）を導通付勢する：導通制御手段（８）；を備える
ので、 プリセットタイマ手段（TMR）のビット数に限定され
ず、ゼロクロスパルス周期の全区間０〜πの任意の位相
（TFR）でスイッチング素子（２）をオントリガするこ
とができ、従来に比較して広い制御幅を得ることができ
る。
のクロックパルス（φ12，φ384）をカウントする、カ
ウント最大値がゼロクロスパルスの周期分の該クロック
パルスカウント値よりも小さい、プリセットタイマ手段
（8:TMR）；および、導通位相指定手段（8:ランプ制御
演算50,100）が指定した位相（TFR）が所定値未満のと
きには該プリセットタイマ手段（8:TMR）を該位相（TF
R）に対応する値（TFR）に設定し、ゼロクロスパルスを
基点にプリセットタイマ手段（8:TMR）をスタートして
それがカウントオーバするとスイッチング素子（２）を
導通付勢し：導通位相指定手段（8:ランプ制御演算50,1
00）が指定した位相（TFR）が所定値以上のときにはゼ
ロクロスパルスを基点にプリセットタイマ手段（8:TM
R）をスタートしてそれがカウントオーバするとまたプ
リセットタイマ手段（8:TMR）をスタートしてプリセッ
トタイマ手段（8:TMR）を複数回連続して走らせ、各回
の設定値（PHR1,PHR2）は、それらの合計が導通位相指
定手段が指定した位相（TFR）に対応する値（TFR＝PHR1
＋PHR2）として、最終回のプリセットタイマ手段（8:TM
R）のカウントオーバに応答して前記スイッチング素子
（２）を導通付勢する：導通制御手段（８）；を備える
ので、 プリセットタイマ手段（TMR）のビット数に限定され
ず、ゼロクロスパルス周期の全区間０〜πの任意の位相
（TFR）でスイッチング素子（２）をオントリガするこ
とができ、従来に比較して広い制御幅を得ることができ
る。
第１図は、本発明の第１実施例の構成を示すブロック図
である。 第2a図，第2b図，第2c図および第2d図は、第１図に示す
CPU8の制御動作を示すフローチャートである。 第3a図は、交流電源電圧と、CPU8の制御動作により第１
図に示す回路各部に現われる電気信号の関係を示すタイ
マチャートである。 第3b図は、本発明の第１実施例の交流電圧と位相角タイ
マ制御の関係を示すタイムチャートである。 第3c図は、本発明の第２実施例の交流電圧と位相角タイ
マ制御の関係を示すタイムチャートである。 第4a図，第4b図および第4c図は、本発明の第２実施例の
CPU8の制御動作を示すフローチャートであり、第１実施
例と異なる制御動作部分を示す。 第5a図は、従来の位相角制御における、交流電圧と位相
角タイマ制御との関係を示すタイムチャートである。 第5b図は、従来の位相角制御範囲を示すグラフである。 1:露光ランプ（負荷）、2:トライアック（スイッチング
素子） 3:交流電源（交流電源）、4:トリガ回路 5:整流回路、6:2乗積算回路 7:ゼロクロス検出回路（ゼロクロスパルス発生手段） 8:マイクロプロセッサ（プリセットタイマ手段，導通制
御手段） 9:インターフェイス、10:メイン制御板
である。 第2a図，第2b図，第2c図および第2d図は、第１図に示す
CPU8の制御動作を示すフローチャートである。 第3a図は、交流電源電圧と、CPU8の制御動作により第１
図に示す回路各部に現われる電気信号の関係を示すタイ
マチャートである。 第3b図は、本発明の第１実施例の交流電圧と位相角タイ
マ制御の関係を示すタイムチャートである。 第3c図は、本発明の第２実施例の交流電圧と位相角タイ
マ制御の関係を示すタイムチャートである。 第4a図，第4b図および第4c図は、本発明の第２実施例の
CPU8の制御動作を示すフローチャートであり、第１実施
例と異なる制御動作部分を示す。 第5a図は、従来の位相角制御における、交流電圧と位相
角タイマ制御との関係を示すタイムチャートである。 第5b図は、従来の位相角制御範囲を示すグラフである。 1:露光ランプ（負荷）、2:トライアック（スイッチング
素子） 3:交流電源（交流電源）、4:トリガ回路 5:整流回路、6:2乗積算回路 7:ゼロクロス検出回路（ゼロクロスパルス発生手段） 8:マイクロプロセッサ（プリセットタイマ手段，導通制
御手段） 9:インターフェイス、10:メイン制御板
Claims (3)
- 【請求項１】負荷と交流電源の間に介挿されたスイッチ
ング素子を、導通位相指定手段が指定した位相で導通付
勢する交流負荷電力制御装置において： 前記交流電源のゼロクロス点でゼロクロスパルスを発生
するゼロクロスパルス発生手段； ゼロクロスパルスの周期よりも短い周期のクロックパル
スをカウントする、カウント最大値がゼロクロスパルス
の周期分の該クロックパルスカウント値よりも小さい、
プリセットタイマ手段；および、 導通位相指定手段が指定した位相が所定値未満のときに
は該プリセットタイマ手段を該位相に対応する値に設定
し、ゼロクロスパルスを基点にプリセットタイマ手段を
スタートしてそれがカウントオーバするとスイッチング
素子を導通付勢し：導通位相指定手段が指定した位相が
所定値以上のときにはゼロクロスパルスを基点にプリセ
ットタイマ手段をスタートしてそれがカウントオーバす
るとまたプリセットタイマ手段をスタートしてプリセッ
トタイマ手段を複数回連続して走らせ、各回の設定値
は、それらの合計が導通位相指定手段が指定した位相に
対応する値として、最終回のプリセットタイマ手段のカ
ウントオーバに応答して前記スイッチング素子を導通付
勢する：導通制御手段； を備えることを特徴とする交流負荷電力制御装置。 - 【請求項２】負荷と交流電源の間に介挿されたスイッチ
ング素子を、導通位相指定手段が指定した位相で導通付
勢する交流負荷電力制御装置において： 前記交流電源のゼロクロス点でゼロクロスパルスを発生
するゼロクロスパルス発生手段； それぞれがゼロクロスパルスの周期よりも短い周期の、
周期が異なるクロックパルスをカウントする、カウント
最大値がゼロクロスパルスの周期分の該クロックパルス
カウント値よりも小さい、複数のプリセットタイマ手
段；および、 導通位相指定手段が指定した位相が所定値未満のときに
は１つのプリセットタイマ手段を該位相に対応する値に
設定し、ゼロクロスパルスを基点に該プリセットタイマ
手段をスタートしてそれがカウントオーバするとスイッ
チング素子を導通付勢し：導通位相指定手段が指定した
位相が所定値以上のときにはゼロクロスパルスを基点に
１つのプリセットタイマ手段をスタートしてそれがカウ
ントオーバすると他のプリセットタイマ手段をスタート
して、複数のプリセットタイマ手段を連続して走らせ、
各プリセットタイマ手段の設定値は、それらの位相換算
の合計が導通位相指定手段が指定した位相に対応する値
として、最終回のプリセットタイマ手段のカウントオー
バに応答して前記スイッチング素子を導通付勢する：導
通制御手段； を備えることを特徴とする交流負荷電力制御装置。 - 【請求項３】導通制御手段は、導通位相指定手段が指定
した位相が所定値以上のときに走らせる複数のプリセッ
トタイマ手段の内の、最短周期のクロックパルスをカウ
ントするプリセットタイマ手段の設定値は２以上とす
る、前記特許請求の範囲第（２）項記載の交流負荷電力
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12653588A JP2708779B2 (ja) | 1988-05-24 | 1988-05-24 | 交流負荷電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12653588A JP2708779B2 (ja) | 1988-05-24 | 1988-05-24 | 交流負荷電力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01295315A JPH01295315A (ja) | 1989-11-29 |
| JP2708779B2 true JP2708779B2 (ja) | 1998-02-04 |
Family
ID=14937607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12653588A Expired - Fee Related JP2708779B2 (ja) | 1988-05-24 | 1988-05-24 | 交流負荷電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708779B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3942710A1 (de) * | 1989-12-22 | 1991-06-27 | Bosch Siemens Hausgeraete | Verfahren und schaltungsaufbau zur ansteuerung von mehreren triacs |
-
1988
- 1988-05-24 JP JP12653588A patent/JP2708779B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01295315A (ja) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5551044A (en) | Method and apparatus for interrupt/SMI# ordering | |
| JPH10115997A (ja) | 電力制御装置 | |
| JP2708779B2 (ja) | 交流負荷電力制御装置 | |
| JP2001231287A (ja) | Ｄｃブラシレスモータ装置 | |
| JPH0844594A (ja) | データ処理装置 | |
| JP2002272089A (ja) | 画像形成装置 | |
| JPH02246769A (ja) | 電力制御回路 | |
| JPH06301430A (ja) | 電力制御装置 | |
| JP2000100550A (ja) | 誘導加熱装置 | |
| JPS6214215A (ja) | ランプ制御方式 | |
| JPH0412798Y2 (ja) | ||
| JPH0328912B2 (ja) | ||
| JPH11318072A (ja) | 交流電源のゼロクロス検出装置 | |
| JPS6275724A (ja) | 定電圧装置 | |
| JP2000112539A (ja) | 負荷制御装置、負荷制御方法及び画像形成装置 | |
| JP2538349B2 (ja) | 電動機の位相制御方法 | |
| JP2739298B2 (ja) | 電力制御装置及び電力供給装置 | |
| JPH0449705Y2 (ja) | ||
| JPH0324158B2 (ja) | ||
| JPH0535359A (ja) | クロツク発振器 | |
| JPH0562186U (ja) | 電力制御回路 | |
| JPS6275723A (ja) | 定電圧装置 | |
| JPH0320984B2 (ja) | ||
| JPH0336334B2 (ja) | ||
| JP2000133414A (ja) | ヒータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |