JPS61289652A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61289652A
JPS61289652A JP60130893A JP13089385A JPS61289652A JP S61289652 A JPS61289652 A JP S61289652A JP 60130893 A JP60130893 A JP 60130893A JP 13089385 A JP13089385 A JP 13089385A JP S61289652 A JPS61289652 A JP S61289652A
Authority
JP
Japan
Prior art keywords
layer
metal layer
protective layer
pad metal
insulation protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60130893A
Other languages
English (en)
Other versions
JPH0652746B2 (ja
Inventor
Kazuo Matsumura
和夫 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60130893A priority Critical patent/JPH0652746B2/ja
Publication of JPS61289652A publication Critical patent/JPS61289652A/ja
Publication of JPH0652746B2 publication Critical patent/JPH0652746B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置に関し、詳しくはゾンデイング
ツ９ツドの工夫がなされた半導体装置に関する。
（従来の技術） 従来、ワイヤデンディングで用いる？ンディング／＃ツ
ドには、特公昭５５−３０３０１号公報、特公昭５７−
１６４９３号公報に記載されている様なものがある。こ
の様なゾンデイングツぐラドは、第２図（ａ）に示す様
に半導体基板２１の周辺部に並べられている。同図（ｂ
）は、このａｌ−ａ２断面図のＩンディングｔ４ツド２
２を拡大したもので、２１は半導体基板、２３はこの上
に形成された絶縁層、２４ａはこの上に形成されておシ
、これと同じ金属層で形成された配線層２４ｂに接続さ
れたパッド金属層、２５は表面保護のための絶縁保護層
で、Ｐ２Ｏ層等が用いられる。尚、２６＃′ｉこのパッ
ド金属層２４ｇの露出部であり、細線の接続のための接
続領域である。
半導体装置をパッケージに実装する際、ワイヤデンディ
ングを行なうが、これは上記の様なポンディングパッド
に金線あるいはアルミ線等の細線を特公昭５６−５０６
２号公報、特公昭５６−４６２６１号公報、実公昭５７
−２７１４４号公報に示す用なワイヤデンディング装置
でポンディングするものである。
（発明が解決しようとする問題点） この様に＆ンディングノヤツド２２にワイヤデンディン
グを行なうと、第２図（Ｃ）に示すような破損部２７が
生じる。この破損部２７が生じるのは、上記公報に示す
様なワイヤデンディング装置を用いてワイヤデンディン
グを行う際、上記公報に記載されている様なキャピラリ
によって受ける機械的衝撃に上記絶縁保護層２５が耐え
られないからである。この様な破損部２２が発生すると
、断線が起って半導体装置が不良となったシ、ここから
配線層が腐食したシする。
これを回避するためには、がンディングノクツド２２の
接続領域２６を十分大きくすればよいがこの接続領域２
６を大きくすると半導体基板２１の周囲に配置できるデ
ンディング・臂ツド２２の数に限界が生じたシ、又、こ
の大きな面積のために半導体基板２１上に形成できる能
動素子の数が減少して、高集積化の妨げとなる。例えば
、ワイヤデンディングに用いるワイヤを金線とすれば、
金球２７の直径は８０〜１００μｍであるのが通常であ
るから、接続領域２６は、この中心から左右半径分ずつ
ずれるのを最大として安全度を見込めば一辺１６０〜２
００μの矩形としなければならず、これが数十個の箇所
半導体基板２１に形成されると、このかなシの面積を占
めてしまうのである。
（問題点を解決するための手段） この発明は以上の様な問題点を解決するために絶縁保護
層のパッド金属層と重なる部分を接続領域よシ下方に設
けたものである。
（作用） この発明は以上の様に、絶縁保護層のパッド金属層と重
なる領域を接続領域よシ下方に設けたので、キャピラリ
からの機械的応力が絶縁保護層にかからないようになる
のである。
（実施例） 第１図（、）及び（ｂ）は、この発明の第１の実施例を
説明するための図で、（ａ）はこの半導体装置のゲンデ
ィングパッドの平面図、（ｂ）はとのａｌ−ａ２断面図
である。
第１図（ａ）　において、Ｌはがンディングパッドを示
し、２ｍは配線層２ｂに接続されアルミ等の金属層で形
成されたノクツド金属層、３はＰ２Ｏ層あるいは５ｔＯ
２あるいはこの複合層からなる絶縁保護層、４はパッド
金属層２ａの周囲を含む様な溝状に形成された凹部を示
す。なお図中左傾斜線部分は凹部４の内側で、凹んでい
ない部分を示す。
同図（ｂ）　において、その断面を説明する。これは、
同図（＆）の断面に金球５を有する金線６を接続した図
である。図に示す様に絶縁保護層３は、パッド金属層２
ａの端部に、一部室なる様に形成される。
このノクツド金属層２ａの表面が霧出した部分は接続領
域７として金線６の金球５が接続される。尚、配線層２
ｂは全域、この絶縁保護層３によシ被覆されている。又
、この重なった部分はＰ２Ｏ層からなる絶縁層８に形成
された凹部４中に設けられる。
凹部４はこの絶縁層８を、既知のエツチング技術によっ
て形成するとよい。又、この凹部４は絶縁層８に形成す
る他、半導体基板９をエツチングする工程があればこの
半導体基板９に形成しても良い。
この様に絶縁層８をエツチングすることによシパッド金
属層２ａと絶縁保護層３とが重なった部分と、金球５の
下端との間に隙間ｔがあく。この隙間ｔは凹部４のエツ
チング深さによって自由に一整することができる。この
隙間ｔがあることによシ、金球５から絶縁保護層３に受
ける応力を緩和し、又はなくすることができる。
ここで、アルミなどの金属層に受ける応力は、これら金
属の粘シ又は塑性によって吸収するので破損は生じない
。
尚、との凹部の壁面をステップカバー改良の為に階段状
にすると更に好ましい。
第３図はこの発明の第２の実施例を説明するための断面
図である。？ンディングノ４　ｙド３１の接続領域３２
は半導体装置の能動素子を形成する工程で選択的に形成
したフィールド酸化層３３上又は、ポリシリコン層３４
上又は、これらの複合層上に形成される。これら層を除
去せずに選択的に残しておいて、接続領域３２をこの上
に形成することによシこの接続領域３２は絶縁保護層３
５とｉＪ？ツド金属層３６の重なった部分より高い位置
に形成されることになシ、金球５の下端は絶縁保護層３
５に機械的圧力を与えない様になる。
（発明の効果） 以上詳細に説明した様にこの発明によれば、アルミ等の
金属層で形成された？ンディングノ４’ツドの接続領域
が、絶縁保護層とこの金属層との重なった部分よ）高い
位置に形成されるので、絶縁保護層はワイヤがンディン
グ装置より金球等を通した機械的応力を受けないか、受
けてもかなシ緩和されるのである。従って、この絶縁保
護層のワイヤゲンディングによる破損を避けることがで
き、この破損による断線あるいは腐食を避けることが出
来るようＫなる。そのため、半導体装置の信頼性を向上
させることが出来る様になるのである。
【図面の簡単な説明】
第１図はこの発明の一実施例を説明するための図で、（
ａ）はゲンディングノ４ツドの平面図、（ｂ）はそのａ
ｌ−ａ２断面図、第２図は従来技術を説明するための図
で（、）は半導体基板の平面図、（ｂ）はその＆１−＆
２断面の拡大図、（Ｃ）はそのワイヤピンディング後の
状態を示す図、第３図はこの発明の第２の実施例を説明
するための断面図。 １．３ノ・・・ゲンディングパッド、２ｍ、３６・・・
・ｆラド金属層、２ｂ・・・配線層、３．３５・・・絶
縁保護層、４・・・凹部、５・・・金球、６・・・金線
、７．３２・・・接続領域、８・・・絶縁層、９・・・
半導体基板。 特許出願人　　沖電気工業株式会社 ｑト。２鉗面図 第１図ｔｂ） 午創４版誂ＩｔＩｌ！Ｉ と１ ０１−０２紘艮断面回 第２図（Ｃ） 第２６＊施例、斡如図 第３図 手続補正書く自発） １、事件の表示 昭和６０年　特　許　願第１３０８９３号３、補正をす
る者

Claims (1)

  1. 【特許請求の範囲】 半導体基板上に配線層と接続したパッド金属層を有し、
    周辺がこのパッド金属層の周辺上に一部重なる様に形成
    された絶縁保護層と、このパッド金属層が露出した接続
    領域とを有するボンディングパッドを備えた半導体装置
    において、 前記接続領域は、前記ボンディングパッドのパッド金属
    層と絶縁保護層の重なる領域以上の高さの位置にある様
    に形成された半導体装置。
JP60130893A 1985-06-18 1985-06-18 半導体装置 Expired - Lifetime JPH0652746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60130893A JPH0652746B2 (ja) 1985-06-18 1985-06-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60130893A JPH0652746B2 (ja) 1985-06-18 1985-06-18 半導体装置

Publications (2)

Publication Number Publication Date
JPS61289652A true JPS61289652A (ja) 1986-12-19
JPH0652746B2 JPH0652746B2 (ja) 1994-07-06

Family

ID=15045174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60130893A Expired - Lifetime JPH0652746B2 (ja) 1985-06-18 1985-06-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH0652746B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974052A (en) * 1988-10-14 1990-11-27 Mitsubishi Denki Kabushiki Kaisha Plastic packaged semiconductor device
JP2020010018A (ja) * 2018-06-29 2020-01-16 キヤノン株式会社 半導体素子、半導体素子の製造方法、及び液体吐出ヘッド

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162666A (en) * 1974-11-13 1976-05-31 Suwa Seikosha Kk Handotaisochino seizoho
JPS5334466A (en) * 1976-09-10 1978-03-31 Mitsubishi Electric Corp Electrode construction of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162666A (en) * 1974-11-13 1976-05-31 Suwa Seikosha Kk Handotaisochino seizoho
JPS5334466A (en) * 1976-09-10 1978-03-31 Mitsubishi Electric Corp Electrode construction of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974052A (en) * 1988-10-14 1990-11-27 Mitsubishi Denki Kabushiki Kaisha Plastic packaged semiconductor device
JP2020010018A (ja) * 2018-06-29 2020-01-16 キヤノン株式会社 半導体素子、半導体素子の製造方法、及び液体吐出ヘッド

Also Published As

Publication number Publication date
JPH0652746B2 (ja) 1994-07-06

Similar Documents

Publication Publication Date Title
JPH01238148A (ja) 半導体装置
JP2001313349A (ja) 半導体装置及びその製造方法
JPH01260845A (ja) 半導体装置
JPS61289652A (ja) 半導体装置
JPH0697314A (ja) 半導体セラミックパッケージ基板
EP0902468A1 (en) Resin-sealed semiconductor device and method of manufacturing the device
JPH03116744A (ja) 半導体装置
JPH02129936A (ja) 半導体装置
JP2826432B2 (ja) 半導体装置
JP2704085B2 (ja) 半導体装置
JPH01259540A (ja) 半導体装置
JPH0416425Y2 (ja)
JPS6020937Y2 (ja) 混成集積回路用パツケ−ジ
JPS63143826A (ja) 半導体装置
JPH03278551A (ja) 半導体装置
JPH11186318A (ja) 半導体装置
JPH042130A (ja) 半導体装置
JPS5834953A (ja) 半導体装置
JPH1137873A (ja) 半導体圧力センサ
JPS62237737A (ja) 半導体集積回路装置
JPH02285649A (ja) 半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH06326235A (ja) 半導体装置
JPS62232940A (ja) 半導体装置
JPH04192421A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term