JPH0416425Y2 - - Google Patents
Info
- Publication number
- JPH0416425Y2 JPH0416425Y2 JP1988046333U JP4633388U JPH0416425Y2 JP H0416425 Y2 JPH0416425 Y2 JP H0416425Y2 JP 1988046333 U JP1988046333 U JP 1988046333U JP 4633388 U JP4633388 U JP 4633388U JP H0416425 Y2 JPH0416425 Y2 JP H0416425Y2
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- pattern
- electrode
- length measurement
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はバンプ電極を有する半導体装置の改良
に関する。
に関する。
(ロ) 従来の技術
半導体素子を、外部接続するための方法とし
て、ワイヤーボンデイング法・インナーリードボ
ンデイング法・フリツプチツプボンデイング法等
があるが、ボンデイング工程の経済性・信頼性か
ら、近年、半導体素子上にバンプ電極を形成し、
インナーリードボンデイング法あるいは、フリツ
プチツプボンデイング法等により外部接続する方
法が注目されている。
て、ワイヤーボンデイング法・インナーリードボ
ンデイング法・フリツプチツプボンデイング法等
があるが、ボンデイング工程の経済性・信頼性か
ら、近年、半導体素子上にバンプ電極を形成し、
インナーリードボンデイング法あるいは、フリツ
プチツプボンデイング法等により外部接続する方
法が注目されている。
第４図に外部取り出し用突起電極構造の一例を
示す。
示す。
第４図において、１１はシリコンウエハであ
り、１２はシリコン酸化膜（SiO2膜）である。
ウエハ１１上の各素子はアルミニウムAlを主成
分とした配線によつてパツド電極１３と接続され
ており、この電極１３によつて外部との電気的接
続がなされる。また上記各素子および配線はリン
ガラスあるいはポリイミド等の絶縁膜１４により
覆われ保護されている。さらに第４図において、
１５はバリアメタル層である。バリアメタル層１
５はアルミニウムAlからなるパツド電極１３と
半田からなるバンプ電極１６との相互拡散により
これらの結合強度が低下しないように施された金
属薄膜層であり、通常はクロム銅（Cr−Cu）／
銅メツキ（Cu）といつた多層金属薄膜構造とな
つている。バンプ電極１６は半田メツキ液内でバ
リアメタル層１５上に約40μｍの厚みに電解メツ
キされて形成され、加熱して溶融して球状に整形
される。
り、１２はシリコン酸化膜（SiO2膜）である。
ウエハ１１上の各素子はアルミニウムAlを主成
分とした配線によつてパツド電極１３と接続され
ており、この電極１３によつて外部との電気的接
続がなされる。また上記各素子および配線はリン
ガラスあるいはポリイミド等の絶縁膜１４により
覆われ保護されている。さらに第４図において、
１５はバリアメタル層である。バリアメタル層１
５はアルミニウムAlからなるパツド電極１３と
半田からなるバンプ電極１６との相互拡散により
これらの結合強度が低下しないように施された金
属薄膜層であり、通常はクロム銅（Cr−Cu）／
銅メツキ（Cu）といつた多層金属薄膜構造とな
つている。バンプ電極１６は半田メツキ液内でバ
リアメタル層１５上に約40μｍの厚みに電解メツ
キされて形成され、加熱して溶融して球状に整形
される。
なお斯るバンプ電極を有する半導体装置の先行
技術としては特開昭60−140737号公報
（H01L21／92）等が知られている。
技術としては特開昭60−140737号公報
（H01L21／92）等が知られている。
(ハ) 考案が解決しようとする課題
斯上したバンプ電極１６の外観検査は第３図に
示す如く、バンプ電極１６とパツド電極１３の大
きさにより良品判別をしていた。しかしながら、
この方法では同一半導体素子内においてもパツド
電極１３の大きさが設計上の理由から異なる場合
が多く、異なる機種間ではバンプ電極１６の管理
すべき大きさが異なり、検査者が夫々の機種の規
格に従つて判別するのは難しい問題点を有してい
た。
示す如く、バンプ電極１６とパツド電極１３の大
きさにより良品判別をしていた。しかしながら、
この方法では同一半導体素子内においてもパツド
電極１３の大きさが設計上の理由から異なる場合
が多く、異なる機種間ではバンプ電極１６の管理
すべき大きさが異なり、検査者が夫々の機種の規
格に従つて判別するのは難しい問題点を有してい
た。
(ニ) 課題を解決するための手段
本考案は斯上した問題点に鑑みてなされ、パツ
ド電極に隣接してバンプ電極の大きさをモニター
する測長パターンを設けることにより、従来の問
題点を大幅に改善したバンプ電極を有する半導体
装置を実現するものである。
ド電極に隣接してバンプ電極の大きさをモニター
する測長パターンを設けることにより、従来の問
題点を大幅に改善したバンプ電極を有する半導体
装置を実現するものである。
(ホ) 作用
本考案に依れば、パツド電極に隣接してバンプ
電極の大きさをモニターする測長パターンを設け
ているので、バンプ電極の大きさが所望の規格内
にあるか否かを瞬時に判別できる様になる。また
測長パターンを最小のパターンと最大のパターン
より構成することにより、バンプ電極が確実に規
格内にあるか否かを瞬時且つ正確に判別できる様
になる。
電極の大きさをモニターする測長パターンを設け
ているので、バンプ電極の大きさが所望の規格内
にあるか否かを瞬時に判別できる様になる。また
測長パターンを最小のパターンと最大のパターン
より構成することにより、バンプ電極が確実に規
格内にあるか否かを瞬時且つ正確に判別できる様
になる。
(ヘ) 実施例
本考案の第１の実施例を第１図を参照して詳述
する。第１図において、１はパツド電極、２はバ
ンプ電極、３は本考案の特徴とする測長パターン
である。パツド電極１およびバンプ電極２の構造
は第４図のものと同じであるので、説明は省略す
る。測長パターン３はパツド電極１の形成工程で
同時に形成され、各半導体素子のチツプの周辺に
位置し、パツド電極１に隣接してＸ方向とＹ方向
の２辺に形成される。更に測長パターン３は両端
をパツド電極１の方向に突出させ、バンプ電極２
との比較を容易にしている。
する。第１図において、１はパツド電極、２はバ
ンプ電極、３は本考案の特徴とする測長パターン
である。パツド電極１およびバンプ電極２の構造
は第４図のものと同じであるので、説明は省略す
る。測長パターン３はパツド電極１の形成工程で
同時に形成され、各半導体素子のチツプの周辺に
位置し、パツド電極１に隣接してＸ方向とＹ方向
の２辺に形成される。更に測長パターン３は両端
をパツド電極１の方向に突出させ、バンプ電極２
との比較を容易にしている。
本実施例ではバンプ電極２の大きさを外観検査
する場合、半田バンプ電極２のＸ方向およびＹ方
向の直径とそれと平行な測長パターン３とを目視
比較し、測長パターン３とほぼ同じときに良品と
判別する。
する場合、半田バンプ電極２のＸ方向およびＹ方
向の直径とそれと平行な測長パターン３とを目視
比較し、測長パターン３とほぼ同じときに良品と
判別する。
次に本考案の第２の実施例を第２図を参照して
詳述する。第２図に示す測長パターン３は最小の
パターン４と最大のパターン５から構成される点
に特徴を有する。最小のパターン４は中央部にそ
の両端を突出させて形成され、バンプ電極２の規
格の最小の径と一致している。最大のパターン５
は最小のパターン４より外側に離間して形成さ
れ、バンプ電極２の規格の最大の径と一致してい
る。従つて本実施例ではバンプ電極２の大きさを
外観検査する場合、半田バンプ電極２のＸ方向お
よびＹ方向の直径とそれと平行な測長パターン３
とを目視比較し、測長パターン３の最小パターン
４と最大のパターン５内にバンプ電極２の径があ
るとき良品と判別する。
詳述する。第２図に示す測長パターン３は最小の
パターン４と最大のパターン５から構成される点
に特徴を有する。最小のパターン４は中央部にそ
の両端を突出させて形成され、バンプ電極２の規
格の最小の径と一致している。最大のパターン５
は最小のパターン４より外側に離間して形成さ
れ、バンプ電極２の規格の最大の径と一致してい
る。従つて本実施例ではバンプ電極２の大きさを
外観検査する場合、半田バンプ電極２のＸ方向お
よびＹ方向の直径とそれと平行な測長パターン３
とを目視比較し、測長パターン３の最小パターン
４と最大のパターン５内にバンプ電極２の径があ
るとき良品と判別する。
(ト) 考案の効果
本考案に依れば、測長パターン３とバンプ電極
２とを目視比較するので、検査の中心基準値が明
白となり検査が極めて易しくなり、バラツキが低
減できる利点を有する。
２とを目視比較するので、検査の中心基準値が明
白となり検査が極めて易しくなり、バラツキが低
減できる利点を有する。
また本考案に依れば、測長パターン３の最小の
パターン４と最大のパターン５により、バンプ電
極２の大きさの管理範囲が明確となり、検査者に
よるバラツキも低く抑え込まれる利点を有する。
パターン４と最大のパターン５により、バンプ電
極２の大きさの管理範囲が明確となり、検査者に
よるバラツキも低く抑え込まれる利点を有する。
更に本考案に依れば、パツド電極１は比較の基
準とならないので、任意の形状に設計でき、設計
の自由度が増す利点を有する。
準とならないので、任意の形状に設計でき、設計
の自由度が増す利点を有する。
第１図及び第２図は本考案の実施例を説明する
上面図、第３図は従来の実施例を説明する上面
図、第４図は一般的なバンプ電極の構造を説明す
る断面図である。 １はパツド電極、２はバンプ電極、３は測長パ
ターン、４は最小のパターン、５は最大のパター
ンである。
上面図、第３図は従来の実施例を説明する上面
図、第４図は一般的なバンプ電極の構造を説明す
る断面図である。 １はパツド電極、２はバンプ電極、３は測長パ
ターン、４は最小のパターン、５は最大のパター
ンである。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体基板の絶縁膜上に複数のパツド電極を
設け前記パツド電極上にバンプ電極を形成する
半導体装置において、前記パツド電極に隣接し
て前記バンプ電極の大きさをモニターする測長
パターンを設けることを特徴とするバンプ電極
を有する半導体装置。 (2) 前記測長パターンを最小のパターンと最大の
パターンとより構成することを特徴とする請求
項１記載のバンプ電極を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988046333U JPH0416425Y2 (ja) | 1988-04-06 | 1988-04-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988046333U JPH0416425Y2 (ja) | 1988-04-06 | 1988-04-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01157433U JPH01157433U (ja) | 1989-10-30 |
| JPH0416425Y2 true JPH0416425Y2 (ja) | 1992-04-13 |
Family
ID=31272604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988046333U Expired JPH0416425Y2 (ja) | 1988-04-06 | 1988-04-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0416425Y2 (ja) |
-
1988
- 1988-04-06 JP JP1988046333U patent/JPH0416425Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01157433U (ja) | 1989-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590274B2 (en) | Semiconductor wafer and method for manufacturing semiconductor devices | |
| US4446477A (en) | Multichip thin film module | |
| US8067950B2 (en) | Semiconductor device including chip | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| US20060267222A1 (en) | Semiconductor element and manufacturing method thereof | |
| JPH1074800A (ja) | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 | |
| TWI243416B (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| JP2559977B2 (ja) | バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。 | |
| JPH0416425Y2 (ja) | ||
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JP2008027929A (ja) | 半導体装置、その製造方法および検査方法 | |
| JP2765567B2 (ja) | 半導体装置 | |
| KR100350936B1 (ko) | 반도체 장치 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JPS59169154A (ja) | 半導体装置の製造方法 | |
| JPS5815251A (ja) | 半導体装置 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| JPS6149452A (ja) | 半導体素子 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JPH02134857A (ja) | 半導体装置 | |
| JPH03256395A (ja) | 電子装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9922947B2 (en) | Bonding pad structure over active circuitry | |
| JPS61194744A (ja) | 半導体装置 |