JPS61288620A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPS61288620A JPS61288620A JP60131292A JP13129285A JPS61288620A JP S61288620 A JPS61288620 A JP S61288620A JP 60131292 A JP60131292 A JP 60131292A JP 13129285 A JP13129285 A JP 13129285A JP S61288620 A JPS61288620 A JP S61288620A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- voltage conversion
- shift circuit
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 7
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は２系統のハイレベルと、ローベルの異なるロ
ジック回路の間で電圧変換を行なう回路に関する。
ジック回路の間で電圧変換を行なう回路に関する。
従来技術による２系統の電源で動作するロジック回路は
、通常ハイレベルもしくはローレベルの何れか一方のみ
が異なっておシ、他方が共通となっている。このような
回路間における電圧変換には多くの種類の方法が考案さ
れている。−例として第５図はハイレベルの異なる電圧
変換を行なう７リツプフロツプ形レベルシフト回路であ
る０図において１は入力信号、２．３．４．５はＰチャ
ネルＦＥＴ、 ６．７．８．９はＮチャネルＦＥＴ、
１０は電圧変換前の人力信号、１１は電圧変換後の出力
信号である。ＰチャネルＦＥＴ２，３とＮチャネルＦＥ
Ｔ６，７とで構成されるインバータはＶ。
、通常ハイレベルもしくはローレベルの何れか一方のみ
が異なっておシ、他方が共通となっている。このような
回路間における電圧変換には多くの種類の方法が考案さ
れている。−例として第５図はハイレベルの異なる電圧
変換を行なう７リツプフロツプ形レベルシフト回路であ
る０図において１は入力信号、２．３．４．５はＰチャ
ネルＦＥＴ、 ６．７．８．９はＮチャネルＦＥＴ、
１０は電圧変換前の人力信号、１１は電圧変換後の出力
信号である。ＰチャネルＦＥＴ２，３とＮチャネルＦＥ
Ｔ６，７とで構成されるインバータはＶ。
−ｖｌの電圧範囲で動作し、ＰチャネルＦＥＴ４゜５と
ＮチャネルＦＥＴ８，９とで構成されるレベルシフト回
路によ、ｐ Ｖｏ−ｖｌのロジック信号を鳩−ｖ２に変
換する。この回路ではＰチャネルＦＥＴとＮチャネルＦ
ＥＴとが相補助動作を行ない消費電流が小さいのが特徴
である。この回路で相補助動作が行なえるのはローレベ
ルＶｏが共通であるためＮチャネル８，９を完全にＯＦ
Ｆ状態にできるためである。
ＮチャネルＦＥＴ８，９とで構成されるレベルシフト回
路によ、ｐ Ｖｏ−ｖｌのロジック信号を鳩−ｖ２に変
換する。この回路ではＰチャネルＦＥＴとＮチャネルＦ
ＥＴとが相補助動作を行ない消費電流が小さいのが特徴
である。この回路で相補助動作が行なえるのはローレベ
ルＶｏが共通であるためＮチャネル８，９を完全にＯＦ
Ｆ状態にできるためである。
第６図は負荷駆動形のレベルシフト回路で、１は入力信
号端子、１０は電圧変換前の入力信号、１１は電圧変換
後の出力信号、１２．１３はＰチャネルＦＥＴ、１４，
１５，１６はＮチャネルＦＥＴ。
号端子、１０は電圧変換前の入力信号、１１は電圧変換
後の出力信号、１２．１３はＰチャネルＦＥＴ、１４，
１５，１６はＮチャネルＦＥＴ。
１７は負荷抵抗体である０この回路もローレベルｖｏが
共通であるためＮチャネルＦＥＴ１５を完全にＯＦＦで
きることが重要である。
共通であるためＮチャネルＦＥＴ１５を完全にＯＦＦで
きることが重要である。
以上ト逆にローレベルが別個でハイレベルが共通の場合
も同様である。２系統の電源間で、ノ・イレベルもロー
レベルもと丸に別個であって共通でない場合は前述した
ようにＦＥＴを完全にＯＦＦ’状態とすることができな
いため、たとえば第７図に示すようにコンパレータ１８
を使用して電圧変換を行なうことが考えられる。第７図
ではｖＴが入力電圧のロジックのしきい値電圧に設定さ
れており、コンパレータ１８とバッファ回路１９の出力
は、電圧変換されたあとのロジック信号となる。しかし
ながらこのようなアナログ回路は、一般に消費電流が大
きいという欠点がある。
も同様である。２系統の電源間で、ノ・イレベルもロー
レベルもと丸に別個であって共通でない場合は前述した
ようにＦＥＴを完全にＯＦＦ’状態とすることができな
いため、たとえば第７図に示すようにコンパレータ１８
を使用して電圧変換を行なうことが考えられる。第７図
ではｖＴが入力電圧のロジックのしきい値電圧に設定さ
れており、コンパレータ１８とバッファ回路１９の出力
は、電圧変換されたあとのロジック信号となる。しかし
ながらこのようなアナログ回路は、一般に消費電流が大
きいという欠点がある。
この発明はハイレベルとローレベルのともに別個なロジ
ック回路の間の電圧変換を簡単な構成にし、しかも消費
電力の少ない回路を提供することを目的とする。
ック回路の間の電圧変換を簡単な構成にし、しかも消費
電力の少ない回路を提供することを目的とする。
この発明は上記目的達成のため、初めに第１のハイレベ
ルを第２のハイレベルに変換したのち次に第１のローレ
ベルを第２のローレベルに変換するか、あるいは初めに
第１０ローレベルを第２のローレベルに変換したのち次
に第１のハイレベルを第２のハイレベルに変換するとい
うようにハイレベルとローレベルを２段階に分けて順次
電圧変換することによって最終的にハイレベルもローレ
ベルも電圧変換しようとするものである。
ルを第２のハイレベルに変換したのち次に第１のローレ
ベルを第２のローレベルに変換するか、あるいは初めに
第１０ローレベルを第２のローレベルに変換したのち次
に第１のハイレベルを第２のハイレベルに変換するとい
うようにハイレベルとローレベルを２段階に分けて順次
電圧変換することによって最終的にハイレベルもローレ
ベルも電圧変換しようとするものである。
第１図はこの発明の実施例を示すもので、第１のロジッ
ク回路１００はハイレベルカＶＨｌローベルがｖＬであ
る。このロジック回路１００の信号を一段目のハイレベ
ルシフト回路１０１によ勺ハイレベルＶ、からＶＤＨに
変換する０２段目のハイレベルシフト回路１θ２で＃′
ｉローレベルをＶＬかうＶ、ＬＫ変換し、ＶＤＨ””−
ＶｌｉＬで動作する第２のロジック回路１０３の信号に
変換する。こζで、■、〈ｖＤＨ。
ク回路１００はハイレベルカＶＨｌローベルがｖＬであ
る。このロジック回路１００の信号を一段目のハイレベ
ルシフト回路１０１によ勺ハイレベルＶ、からＶＤＨに
変換する０２段目のハイレベルシフト回路１θ２で＃′
ｉローレベルをＶＬかうＶ、ＬＫ変換し、ＶＤＨ””−
ＶｌｉＬで動作する第２のロジック回路１０３の信号に
変換する。こζで、■、〈ｖＤＨ。
■ｌ、＞ＶＩＩＬとし、このように２段に分けて電圧変
換を行えば従来の一方のレベルが共通な場合のレベルシ
フト回路をそのまま使用することによってコンパレータ
など特別のアナログ回路を使わずに電圧変換を行なうこ
とができる。とこで使用するレベルシフト回路に、第５
図のようなフリップフロップ形で構造酸した例を第２図
に示す。図中１は入力信号端子、２０，２１，２２，２
３，２４．２５はＰチャネルＦＥＴ、２６，２７．２８
．２９，３０．３１はＮ４−？ネル、３２．３３はＶＬ
ＶＨｏシック信号、３４、３５ ｔｄ、 ＶＬ Ｖ
ｐＨｔ’ｌシック信号、５２はＶＳｔ、−ＶＤＨロジッ
ク信号であって消費電流の少ないレベルシフト回路が構
成できる。
換を行えば従来の一方のレベルが共通な場合のレベルシ
フト回路をそのまま使用することによってコンパレータ
など特別のアナログ回路を使わずに電圧変換を行なうこ
とができる。とこで使用するレベルシフト回路に、第５
図のようなフリップフロップ形で構造酸した例を第２図
に示す。図中１は入力信号端子、２０，２１，２２，２
３，２４．２５はＰチャネルＦＥＴ、２６，２７．２８
．２９，３０．３１はＮ４−？ネル、３２．３３はＶＬ
ＶＨｏシック信号、３４、３５ ｔｄ、 ＶＬ Ｖ
ｐＨｔ’ｌシック信号、５２はＶＳｔ、−ＶＤＨロジッ
ク信号であって消費電流の少ないレベルシフト回路が構
成できる。
第３図はこの発明の他の実施例を示すもので第１図の実
施例とは逆にまずローレベルを変換し、次にハイレベル
を変換するものでフリップ７０ツブ形レベルシフタによ
シ、これを構成した例を第４図に示す０図において１は
入力信号端子、３６゜３７．３８，３９，４０．４１Ｆ
ｉＰチヤネルＦ Ｅ Ｔ、４２゜４３．４４，４５，４
６，４７ｔｊ：ＮチャネルＦＥＴ、４８゜４９はＶＬ−
Ｖ、ロジック信号、５０．５１はｖ、Ｌ−ｖ。
施例とは逆にまずローレベルを変換し、次にハイレベル
を変換するものでフリップ７０ツブ形レベルシフタによ
シ、これを構成した例を第４図に示す０図において１は
入力信号端子、３６゜３７．３８，３９，４０．４１Ｆ
ｉＰチヤネルＦ Ｅ Ｔ、４２゜４３．４４，４５，４
６，４７ｔｊ：ＮチャネルＦＥＴ、４８゜４９はＶＬ−
Ｖ、ロジック信号、５０．５１はｖ、Ｌ−ｖ。
ロジック信号％ ５２ｔ′１Ｖｓｔ、 ＶＤＨロジッ
ク信号である０このように構成しても、第１図、第２図
で示す構成のものと同様な消費電流の少ないレベルシフ
ト回路が提供できる〇 〔発明の効果〕 この発明によればハイレベルとローレベル全２段階に分
けて順次電圧変換することによって最終的にハイレベル
もローレベルも電圧変換するようにしたので、従来の一
方のロジックレベルが共通の場合と同じレベルシフト回
路がそのまま使え、低消費電流化も可能で、ＩＣ化に好
適である〇
ク信号である０このように構成しても、第１図、第２図
で示す構成のものと同様な消費電流の少ないレベルシフ
ト回路が提供できる〇 〔発明の効果〕 この発明によればハイレベルとローレベル全２段階に分
けて順次電圧変換することによって最終的にハイレベル
もローレベルも電圧変換するようにしたので、従来の一
方のロジックレベルが共通の場合と同じレベルシフト回
路がそのまま使え、低消費電流化も可能で、ＩＣ化に好
適である〇
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図をフリップフロップ形レベル回路で構成した電
気回路図、第３図はこの発明の他の実施例を示すブロッ
ク図、第４図は第３図をフリップフロップ形レベル回路
で構成した電気回路図、第５図は従来技術によるフリッ
プフロップ形レベルジアド回路の電気回路図、第６図は
従来技術による負荷駆動形レベルシフト回路の電気回路
図、第７図はコンパレータを用いたレベルシフト回路の
ブロック図である。 １００：第１のロジック回路、１０３：第２のロジック
回路、１０１：第１のレベルシフト回路、１０２：第２
のレベルシフ）回路。 ７一
は第１図をフリップフロップ形レベル回路で構成した電
気回路図、第３図はこの発明の他の実施例を示すブロッ
ク図、第４図は第３図をフリップフロップ形レベル回路
で構成した電気回路図、第５図は従来技術によるフリッ
プフロップ形レベルジアド回路の電気回路図、第６図は
従来技術による負荷駆動形レベルシフト回路の電気回路
図、第７図はコンパレータを用いたレベルシフト回路の
ブロック図である。 １００：第１のロジック回路、１０３：第２のロジック
回路、１０１：第１のレベルシフト回路、１０２：第２
のレベルシフ）回路。 ７一
Claims (1)
- １）第１の電源から給電される第１のロジック回路と、
前記第１の電源のハイレベルより高いハイレベルおよび
ローレベルより低いローレベルを有する第２の電源から
給電される第２のロジック回路との間の信号レベルを変
換するレベルシフト回路において、前記第２の電源のハ
イレベルおよび第１の電源のローレベルの間、もしくは
第１の電源のハイレベルおよび第２の電源のローレベル
の間に接続されて給電されるとともに、前記第１のロジ
ック回路の出力が入力される第１のレベルシフト回路と
、前記第２の電源から給電されるとともに、前記第１の
ロジック回路の出力が入力され出力を前記第２のロジッ
ク回路に入力する第２のレベルシフト回路とを備えるこ
とを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131292A JPS61288620A (ja) | 1985-06-17 | 1985-06-17 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131292A JPS61288620A (ja) | 1985-06-17 | 1985-06-17 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61288620A true JPS61288620A (ja) | 1986-12-18 |
Family
ID=15054552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60131292A Pending JPS61288620A (ja) | 1985-06-17 | 1985-06-17 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61288620A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054886A (ja) * | 2004-08-09 | 2006-02-23 | Samsung Electronics Co Ltd | ロー漏洩電流を持つレベルシフタ |
| JP2009239705A (ja) * | 2008-03-27 | 2009-10-15 | Genusion Inc | レベル変換回路、高電圧ドライバ回路及び不揮発性半導体記憶装置 |
| JP2011091674A (ja) * | 2009-10-23 | 2011-05-06 | Toshiba Corp | 半導体スイッチ |
| JP2011176767A (ja) * | 2010-02-25 | 2011-09-08 | Icom Inc | レベル変換回路 |
| JP2014007761A (ja) * | 2013-09-09 | 2014-01-16 | Toshiba Corp | 半導体スイッチ |
| JP2014158285A (ja) * | 2014-04-24 | 2014-08-28 | Toshiba Corp | 半導体スイッチ |
-
1985
- 1985-06-17 JP JP60131292A patent/JPS61288620A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054886A (ja) * | 2004-08-09 | 2006-02-23 | Samsung Electronics Co Ltd | ロー漏洩電流を持つレベルシフタ |
| JP2009239705A (ja) * | 2008-03-27 | 2009-10-15 | Genusion Inc | レベル変換回路、高電圧ドライバ回路及び不揮発性半導体記憶装置 |
| JP2011091674A (ja) * | 2009-10-23 | 2011-05-06 | Toshiba Corp | 半導体スイッチ |
| JP2011176767A (ja) * | 2010-02-25 | 2011-09-08 | Icom Inc | レベル変換回路 |
| JP2014007761A (ja) * | 2013-09-09 | 2014-01-16 | Toshiba Corp | 半導体スイッチ |
| JP2014158285A (ja) * | 2014-04-24 | 2014-08-28 | Toshiba Corp | 半導体スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552698A (en) | Voltage supply system for IC chips | |
| JPS61120520A (ja) | 比較器 | |
| JPH01233756A (ja) | Ｍｏｓ型集積回路 | |
| JPS62109578A (ja) | 電圧レベルシフト装置 | |
| JPS61126686A (ja) | 半導体メモリのためのワ−ド線クロツク・ブ−スト回路 | |
| JPH0338873A (ja) | 集積回路 | |
| JPH10322192A (ja) | レベル変換回路 | |
| US20200075064A1 (en) | Latching sense amplifier | |
| JPS61288620A (ja) | レベルシフト回路 | |
| US5789956A (en) | Low power flip-flop | |
| US5587684A (en) | Power down circuit for use in intergrated circuits | |
| JPS62145906A (ja) | 増幅回路 | |
| JPS5926134B2 (ja) | ラツチ回路 | |
| US4496852A (en) | Low power clock generator | |
| US6049226A (en) | Level converter | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| TWI745245B (zh) | 電壓轉換器與使用其的電路系統 | |
| JPS6020618A (ja) | クロツク制御コンパレ−タ装置 | |
| JPH0774620A (ja) | バツフア回路 | |
| SU1247944A1 (ru) | Компаратор | |
| JPH02196519A (ja) | ドライバ回路 | |
| JPH01204520A (ja) | レベル変換回路 | |
| JPS63269617A (ja) | 電圧変換回路 | |
| JPH04264814A (ja) | 半導体装置 | |
| JPS637013A (ja) | Ｍｏｓヒステリシス回路 |