SU1247944A1 - Компаратор - Google Patents
Компаратор Download PDFInfo
- Publication number
- SU1247944A1 SU1247944A1 SU843695987A SU3695987A SU1247944A1 SU 1247944 A1 SU1247944 A1 SU 1247944A1 SU 843695987 A SU843695987 A SU 843695987A SU 3695987 A SU3695987 A SU 3695987A SU 1247944 A1 SU1247944 A1 SU 1247944A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- comparator
- input
- elements
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к области вычислительной техники, в частности к запоминающим устройствам, и может быть использовано при создании аналого-цифровых БИС в качестве компараторов , накопителей.и т.д. Цель изобретени - расширение области при- 1менени чейки пам ти, котора достигаетс введением новых элементов и новых св зей, позвол ющих увеличить ее динамический диапазон. Ячейка пац kl СО 4 «
Description
м ти содержит элементы НР, ключи, дифференциальные усилители (ДУ), шину питани , тактовые шины, шину нулевого потенциала. Первые и вторые входы ДУ вл ютс входами чейки пам ти. Третьи входы ДУ соединены с выходами ключей, входы которых соединены с шинами питани и с тактовыми
Изобретение относите; к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при создании аналого- цифровых больших интегральных схем, в Качестве компаратора, накопителей
и ТоПо
Цель изобретени - повьшение быстродействи и надежности компаратора.
На чертеже изображена функциональ на схема компаратора
Схема содержит элементы НЕ -4, ключи 1-4, ключи 5-7, дифференциальные усилители 8 и 9, шину 10 питани тактовые шины 11 и 12, шину 13 нуле- вого потенциала. Ключи 5-7 выполнены на транзисторах 14-17, дифференциальные усилители 8 и 9 - на транзисторах 18-21 о
Предлагаемый компаратор работает следующим образом.
При наличии тактового импульса Т на шине 12 ключи 5 и 6 закрыты, а ключ 7 открыт и на выходах компа- ратора поддерживаетс примерно половина напр жени питани +Е. С приходом отрицательного фронта импульса синхронизации ключи 5 и 6 открываютс , а ключ 7 закрываетс .
В зависимости от того, на каком входе (Вх.1 или Вх.2) выше потенциал , ток питани элементов НЕ 1 и 4, 2 и 3 оказываетс различным, поэто- му один из элементов НЕ 1 или 2 устанавливаетс в состо ние с высо- КИМ потенциалом на выходе, а тот из элементов НЕ 3 или 4, которьй питаетс большим током, устанавливаетс в состо ние с низким потенциалом на .выходе. В результате переходного прО цесса большее напр жение на входе
шинами. Выходы ДУ соединены с одними из входов элементов НЕ, причём элементы НЕ соединены перекрестными св з ми. Выходы элементов НЕ вл - ютс выходами устройства и соединены с выходами ключа, входы которого соединены с тактовыми шинами . 1 ил.
Вх.1 приводит к по влению на Вых.2 высокого потенциала, а на - низкого потенциала. Данное состо ние сохран етс до окончани тактового импульса Т О.
При Tf, I компаратор устанавливаетс в исходное состо ние.
Наличие ключа 7 способствует быстрому установлению исходного состо ни , т.е. повьш1ает и быстродействие , так как компаратор, тактируетс по отрицательному фронту импульса синхронизации.
Компаратор содержит два канала сравнени входных напр жений. Выход из стро одного из каналов не нарушает его ра боту в целом, при этом может сравнивать любые напр жени в диапазо не от О до напр жени питани , при этом его чувствительность на границах отпирани одного из каналов вьш1е за счет работы другого канала при больших токах стока (при
ЕП ОТр.И U(,-rn,p)
Компаратор обладает меньшим про- лезанием сигнала синхронизации на ее входы за счет наличи двух противоположных по знаку сигналов помехи от каждого канала, которые скла- дагваютс и взаимно компенсируют друг друга. В результате этого амплитуда помехи уменьшаетс в 2-10 раз- что приводит к повьш1ению надежности , .
Claims (1)
- Формула изобретениКомпаратор, содержащий первьй элемент НЕ, выход которого соединен с первым входом второго элемента НЕ, первый дифференциальный усилитель, выходы которого соединены соответст3венно с первым входом первого элемента НЕ и с вторым входом второго элемента НЕ, второй вход первого элемента НЕ соединен с выходом второго элемента НЕ, третьи входы элементов НЕ соединены с шиной нулевого потенциала, первый и второй входы дифференциального усилител вл ютс входами компаратора, выход первого элемента НЕ вл етс первым выходом компаратора, шину питани и тактовые шины, отличающий с тем, что, с целью повышени быстродействи и надежности компаратора , в него введены третий и четвертый элементы НЕ, второй дифферен- ццальный усилитель и ключи, выход первого из которых соединен с треть- входом первого дифференциального усилител , первый и второй входы первого ключа соединены соответственно с шиной питани и с первой тактовой шиной, первые входы третьего и четвертого элементов НЕ соединены с шиной питани , вторые входы479444третьего и четвертого элементов НЕ соединены соответственно с выходами, второго дифференциального усилител , первый и второй входы которого сое- 5 динены соответственно с первым ивторым входами первого дифференциального усилител , третий вход второго дифференциального усилител соединен с выходом второго ключа, первый и to второй входы которого соединены соот- ветственН9 с шиной нулевого потенциала и с второй тактовой шиной, третий вход третьего элемента НЕ соединен с выходом четвертого элемента НЕ и с выходом второго элемента. НЕ, третий вход которого соединен с выходами третьего и первого элементов НЕ, выход четвертого элемента НЕ вл етс вторым выходом компаратора и соединен с первым выходом третьего ключа, второй выход которого соединен с выходом первого элемента НЕ, первый и второй входы третьего ключа соеди- нены соответственно с первой и вто- 25 рой тактовыми шинами.1520Л.JВх.225 1 1- Лг-ь-лВ I-Я Гтг-: ,.sr±Л « ;j/J«Пб г«||1 | Н 1 12Г7Т IrVfu/IL....ZJBbix.JQ.sr±Л « ;jВНИИПИ Заказ 4131/52 Тираж 543ПодписноеПроизв.-т олигр. пр-тие, г. Ужгород, ул. Проектна , 4Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843695987A SU1247944A1 (ru) | 1984-01-26 | 1984-01-26 | Компаратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843695987A SU1247944A1 (ru) | 1984-01-26 | 1984-01-26 | Компаратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1247944A1 true SU1247944A1 (ru) | 1986-07-30 |
Family
ID=21101775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843695987A SU1247944A1 (ru) | 1984-01-26 | 1984-01-26 | Компаратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1247944A1 (ru) |
-
1984
- 1984-01-26 SU SU843695987A patent/SU1247944A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 771716, кло G 11 С 7/00, 1980. Авторское свидетельство СССР № 999103, кл. G 11 С 7/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4461965A (en) | High speed CMOS sense amplifier | |
US20060087470A1 (en) | High voltage level shifting by capacitive coupling | |
US4707624A (en) | Offset cancellation scheme for a differential reset stabilized latch | |
EP0675601B1 (en) | Circuit for enhancing logic transitions appearing on a line | |
US4912420A (en) | Comparator circuits | |
EP0483419A1 (en) | Fully differential sample and hold adder circuit | |
US5148054A (en) | High accuracy MOSFET-switched sampling circuit | |
JPH07115355A (ja) | 零検出回路におけるオフセット減少方法及び回路 | |
US5049761A (en) | CMOS pulse width modulator | |
SU1247944A1 (ru) | Компаратор | |
KR950016000A (ko) | 씨모스(cmos) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스 | |
JPS5899033A (ja) | 集積回路装置 | |
KR0146532B1 (ko) | 반도체 메모리 장치의 다이나믹 레벨 컨버터 | |
JPH0342910A (ja) | バッファ回路 | |
US4663546A (en) | Two state synchronizer | |
US6307416B1 (en) | Integrated circuit for producing two output clock signals at levels which do not overlap in time | |
SU1742993A1 (ru) | Логический элемент на полевых транзисторах с затвором Шотки ИСПЛ-типа | |
JPH0458207B2 (ru) | ||
KR19990052943A (ko) | 입력버퍼회로 | |
JP3211830B2 (ja) | Cmosレベル・シフタ回路 | |
JPH02186826A (ja) | レベルシフタ | |
JPS592202B2 (ja) | 差動増幅回路 | |
JP3235709B2 (ja) | 回路アイソレーション方式 | |
JPS6210446B2 (ru) | ||
SU1182665A1 (ru) | Элемент с трем состо ни ми |