JPS61282929A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS61282929A JPS61282929A JP60124664A JP12466485A JPS61282929A JP S61282929 A JPS61282929 A JP S61282929A JP 60124664 A JP60124664 A JP 60124664A JP 12466485 A JP12466485 A JP 12466485A JP S61282929 A JPS61282929 A JP S61282929A
- Authority
- JP
- Japan
- Prior art keywords
- section
- instruction
- data bus
- data
- controls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は半導体集積回路により成されたマイクロプロセ
ッサに関する。
ッサに関する。
第２図は従来のマイクロプロセッサの一例を示すブロッ
ク図である。
ク図である。
この種のマイクロプロセッサは、一般に、データバスか
ら命令及びデータの受信あるいは演算結果の送信を制御
するデータバス制御部１と、命令の解釈をする命令解析
部３と、算術論理演算を行う演算部４と、演算部４で利
用されるデータ及び演算結果並びにアドレス情報を保持
するレジスタ部５と、外部メモリや周辺機器のアドレス
データを制御するアドレスバス制御部２と、これらのデ
ータ制御部１、命令解析部３、演算部４．１／ジスタ部
５、アドレス制御部２の各部を制御する制御部６とから
構成されている。
ら命令及びデータの受信あるいは演算結果の送信を制御
するデータバス制御部１と、命令の解釈をする命令解析
部３と、算術論理演算を行う演算部４と、演算部４で利
用されるデータ及び演算結果並びにアドレス情報を保持
するレジスタ部５と、外部メモリや周辺機器のアドレス
データを制御するアドレスバス制御部２と、これらのデ
ータ制御部１、命令解析部３、演算部４．１／ジスタ部
５、アドレス制御部２の各部を制御する制御部６とから
構成されている。
スタンダード品の命令セットに−モニブク及びマシン語
）は、一般に開示されるのが常である。
）は、一般に開示されるのが常である。
従って、この種のマイクロプロセッサを利用したシステ
ムは、マイクロプロセッサの演算並びに制御手順を続出
し専用メモリに記憶させており、この記憶内容の解析は
比較的容易であって、最近問題となっているソフトウェ
アの保護が困難であるという問題があった。
ムは、マイクロプロセッサの演算並びに制御手順を続出
し専用メモリに記憶させており、この記憶内容の解析は
比較的容易であって、最近問題となっているソフトウェ
アの保護が困難であるという問題があった。
本発明の目的は、上記欠点を除去し、マイクロプロセッ
サは、データバスから命令及びデータの受信、あるいは
演算結果の送信を制御するデータバス制御部と、外部メ
モリや周辺機器のアドレスデータを制御するアドレス制
御部と、前記データバス制御部から送られる命令の解釈
を行う命令解析部と、前記命令及びデータを受信して算
術論理演算を行う演算部と、該演算部で利用されるデー
タ、演算結果及びアドレス情報等を保持するレジスタ部
と、前記各部を制御する制御部と、前記データバス制御
部を介して入力される前記データバスからの命令のコー
ドを変換して前記命令解析部に送出する命令コード変換
部とを含んで構成される。
サは、データバスから命令及びデータの受信、あるいは
演算結果の送信を制御するデータバス制御部と、外部メ
モリや周辺機器のアドレスデータを制御するアドレス制
御部と、前記データバス制御部から送られる命令の解釈
を行う命令解析部と、前記命令及びデータを受信して算
術論理演算を行う演算部と、該演算部で利用されるデー
タ、演算結果及びアドレス情報等を保持するレジスタ部
と、前記各部を制御する制御部と、前記データバス制御
部を介して入力される前記データバスからの命令のコー
ドを変換して前記命令解析部に送出する命令コード変換
部とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例のブロック図である。
この実施例は、データバスから命令及びデータの受信、
あるいは演算結果の送信を制御するデータバス制御部１
と、外部メモリや周辺機器のアドレスデータを制御する
アドレスバス制御部２と、データバス制御部１から送ら
れる命令の解釈を行う命令解析部３と、命令及びデータ
を受信して算術論理演算を行う演算部４と、演算部４で
利用されるデータ、演算結果及びアドレス情報等を保持
するレジスタ部５と、前記の各部を制御する制御部６と
、データバス制御部１を介して入力されるデータバスか
らの命令のコードを変換して命令解析部３に送出する命
令コード変換部７とを含んで構成される。
あるいは演算結果の送信を制御するデータバス制御部１
と、外部メモリや周辺機器のアドレスデータを制御する
アドレスバス制御部２と、データバス制御部１から送ら
れる命令の解釈を行う命令解析部３と、命令及びデータ
を受信して算術論理演算を行う演算部４と、演算部４で
利用されるデータ、演算結果及びアドレス情報等を保持
するレジスタ部５と、前記の各部を制御する制御部６と
、データバス制御部１を介して入力されるデータバスか
らの命令のコードを変換して命令解析部３に送出する命
令コード変換部７とを含んで構成される。
第２図に示した従来のマイクロプロセッサと異なる点は
、命令コード変換部７が付加されたことである。この命
令コード変換部７は、メーカーが定義した二−モニック
と、マシン語（命令解析部で解釈可能）とユーザが定義
したマシン語との論理の対応づけの動作し、命令解析部
３へとコードが出力され以後スタンダードなマイクロプ
ロセッサと同じ動作が実行される。
、命令コード変換部７が付加されたことである。この命
令コード変換部７は、メーカーが定義した二−モニック
と、マシン語（命令解析部で解釈可能）とユーザが定義
したマシン語との論理の対応づけの動作し、命令解析部
３へとコードが出力され以後スタンダードなマイクロプ
ロセッサと同じ動作が実行される。
命令コード変換部７は例えば、ＰＬ入或は几ＯＭが旋用
される。
される。
以上説明したように、本発明によればマシン語のセット
をユーザオリジナルなものとし命令及びソフトウェアの
秘匿が可能であるマイクロプロセッサが得られる。
をユーザオリジナルなものとし命令及びソフトウェアの
秘匿が可能であるマイクロプロセッサが得られる。
第１図は本発明の一実＾例のブロック図、第２図は従来
のマイクロプロセッサの一例のブロック図である。 １・・・・・・データバス制御部、２・・・・・・アド
レス制御部、３・・・・・・命令解析部、４・・・・・
・演算部、５・・・・・・レジスタ部、６・・・・・・
制御部、７・・・・・・命令コード変換部。 代理人 弁理士 内 原 ４・／ 、’、’：、
：、、’、＋３、′、−・
のマイクロプロセッサの一例のブロック図である。 １・・・・・・データバス制御部、２・・・・・・アド
レス制御部、３・・・・・・命令解析部、４・・・・・
・演算部、５・・・・・・レジスタ部、６・・・・・・
制御部、７・・・・・・命令コード変換部。 代理人 弁理士 内 原 ４・／ 、’、’：、
：、、’、＋３、′、−・
Claims (1)
- データバスから命令及びデータの受信、あるいは演算結
果の送信を制御するデータバス制御部と、外部メモリや
周辺機器のアドレスデータを制御するアドレス制御部と
、前記データバス制御部から送られる命令の解釈を行う
命令解析部と、前記命令及びデータを受信して算術論理
演算を行う演算部と、該演算部で利用されるデータ、演
算結果及びアドレス情報等を保持するレジスタ部と、前
記各部を制御する制御部と、前記データバス制御部を介
して入力される前記データバスからの命令のコードを変
換して前記命令解析部に送出する命令コード変換部とを
含むことを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124664A JPS61282929A (ja) | 1985-06-07 | 1985-06-07 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124664A JPS61282929A (ja) | 1985-06-07 | 1985-06-07 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61282929A true JPS61282929A (ja) | 1986-12-13 |
Family
ID=14890996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60124664A Pending JPS61282929A (ja) | 1985-06-07 | 1985-06-07 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61282929A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5189364A (ja) * | 1975-02-03 | 1976-08-05 | ||
| JPS5518797A (en) * | 1978-07-24 | 1980-02-09 | Best Robert M | Cipher microprocessor excuting cipher coded program |
| JPS583040A (ja) * | 1981-06-30 | 1983-01-08 | Nec Corp | 情報処理装置 |
-
1985
- 1985-06-07 JP JP60124664A patent/JPS61282929A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5189364A (ja) * | 1975-02-03 | 1976-08-05 | ||
| JPS5518797A (en) * | 1978-07-24 | 1980-02-09 | Best Robert M | Cipher microprocessor excuting cipher coded program |
| JPS583040A (ja) * | 1981-06-30 | 1983-01-08 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61282929A (ja) | マイクロプロセツサ | |
| JPH01188374A (ja) | プリントシステム | |
| JPS61255433A (ja) | 演算装置 | |
| JPH02140859A (ja) | 計算機システムにおける画面制御方式 | |
| JPH0337728A (ja) | オペレーティングシステム | |
| JPS6136846A (ja) | プログラム制御方式 | |
| JPH0262648A (ja) | 電子機器 | |
| JPH0675881A (ja) | 異機種端末制御および透過制御方式 | |
| JPS62162754U (ja) | ||
| JPS636555A (ja) | 組版システム | |
| JPS61163424A (ja) | キ−ボ−ド | |
| JPH05216822A (ja) | 計算機におけるコマンド入力方式 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JP2000333484A (ja) | モータ制御方法 | |
| JPS61223968A (ja) | マルチ・マイクロプロセツサ用デ−タ制御器 | |
| JPH0390923A (ja) | キーボード装置 | |
| JPS63106027A (ja) | リセツト制御回路 | |
| JPH0358136A (ja) | 文字コード系の異なるマシンでのコンパイラ動作方式 | |
| JPS6382527A (ja) | プログラム稼働状態表示方式 | |
| JPH0232154U (ja) | ||
| JPH02178803A (ja) | Ｐｃの結合方式 | |
| JPH0580998A (ja) | 翻訳処理方式 | |
| JPS62140123A (ja) | デ−タ入力装置 | |
| JPH04155504A (ja) | 数値制御用自動プログラミング装置 | |
| JPH0331935A (ja) | ジョブ実行方式 |