JPH0262648A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0262648A JPH0262648A JP21564288A JP21564288A JPH0262648A JP H0262648 A JPH0262648 A JP H0262648A JP 21564288 A JP21564288 A JP 21564288A JP 21564288 A JP21564288 A JP 21564288A JP H0262648 A JPH0262648 A JP H0262648A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- circuit
- cpu
- data
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、CPUとこれに機能的に係合するインターフ
ェイス回路をもった電子機器に間する。
ェイス回路をもった電子機器に間する。
[従来の技術]
CPUを持つ電子機器では、表示装置、印字装置等の出
力装置へのデータの出力を行なう回路、キーボード等の
人力装置からデータを受は取る回路、タイマ回路等の特
定の機能を持つ周辺回路を保持しており、これらの周辺
回路は、ソフトウェアの指示によりCPUから出力され
るデータを命令と解釈し、動作モードの設定等の処理が
行なわれていた。従って従来の技術では、第5図に示す
ように、CPU51のデータ・バス52が直接、あるい
はバッファ55のようにデータを加工しない回路を介し
て周辺回路53.54に接続されていた。
力装置へのデータの出力を行なう回路、キーボード等の
人力装置からデータを受は取る回路、タイマ回路等の特
定の機能を持つ周辺回路を保持しており、これらの周辺
回路は、ソフトウェアの指示によりCPUから出力され
るデータを命令と解釈し、動作モードの設定等の処理が
行なわれていた。従って従来の技術では、第5図に示す
ように、CPU51のデータ・バス52が直接、あるい
はバッファ55のようにデータを加工しない回路を介し
て周辺回路53.54に接続されていた。
特開昭63−100566号公報に開示されている技術
がその例である。
がその例である。
[発明が解決しようとする課題]
前述した従来の技術では、周辺回路53.54を設計変
更して機能の向上や機能の追加を図ったとしても、CP
U51を動作させるために外部から挿入するアプリケー
ション・ソフトウェアが変更前の機能に対応しており、
CPUを内蔵する本体は周辺装置を含め、あらゆる機能
を改善していながら、アプリケーション・ソフトとの関
連性で期待する機能の向上、例えばグラフィック画面の
描画速度等を高くすることは望めない、あるいは周辺装
置を高機能化することはできなかった。
更して機能の向上や機能の追加を図ったとしても、CP
U51を動作させるために外部から挿入するアプリケー
ション・ソフトウェアが変更前の機能に対応しており、
CPUを内蔵する本体は周辺装置を含め、あらゆる機能
を改善していながら、アプリケーション・ソフトとの関
連性で期待する機能の向上、例えばグラフィック画面の
描画速度等を高くすることは望めない、あるいは周辺装
置を高機能化することはできなかった。
本発明は上記欠点を解消するもので周辺回路に与える命
令を一旦解釈してから指令を与える高度なインターフェ
イスを備えた電子機器を提供することにある。
令を一旦解釈してから指令を与える高度なインターフェ
イスを備えた電子機器を提供することにある。
[課題を解決するための手段]
本発明は CPUと、特定の機能を有する周辺回路と、
前記CPUからの命令を解釈し変換して前記周辺回路に
与える動作を行なうインターフェース回路とを具備して
成ることを特徴とする電子機器にある。
前記CPUからの命令を解釈し変換して前記周辺回路に
与える動作を行なうインターフェース回路とを具備して
成ることを特徴とする電子機器にある。
[作用コ
本発明の上記の構成によれば、CPUIから周辺回路3
に対する命令となるデータがインターフェース回路5に
人力されると、インターフェース回路5の内部の命令解
釈部6で変換の必要な命令か否かを解釈し、変換が必要
であれば命令変換部7で所望の命令に変換したデータを
周辺回路3に与える。
に対する命令となるデータがインターフェース回路5に
人力されると、インターフェース回路5の内部の命令解
釈部6で変換の必要な命令か否かを解釈し、変換が必要
であれば命令変換部7で所望の命令に変換したデータを
周辺回路3に与える。
[実施例]
第1図は本発明の一実施例でCPUI、データ・バス2
、周辺回路3、バッファ5に対してインターフェイス回
路6.9が挿入されている。それぞれは命令解釈部8.
10と命令変換部7.11をもち、CPUからの命令を
その都度−旦解釈してから周辺回路あるいは表示回路に
伝達している。
、周辺回路3、バッファ5に対してインターフェイス回
路6.9が挿入されている。それぞれは命令解釈部8.
10と命令変換部7.11をもち、CPUからの命令を
その都度−旦解釈してから周辺回路あるいは表示回路に
伝達している。
第2図は、本発明の構成に基づいて、CPUI2と表示
制御回路13との間にインターフェース回路15を挿入
した機器の例である。16は命令解釈部、17は命令変
換部である。具体的な素子としてはμPD7220Aの
表示制御素子がある。
制御回路13との間にインターフェース回路15を挿入
した機器の例である。16は命令解釈部、17は命令変
換部である。具体的な素子としてはμPD7220Aの
表示制御素子がある。
第4図に示した命令は、この素子が保有しているコマン
ドで、1バイトの命令コードとこの命令に付随する8バ
イトのパラメータによりLS114の動作モードを設定
するrSYNCコマンド」と呼ばれるものである。
ドで、1バイトの命令コードとこの命令に付随する8バ
イトのパラメータによりLS114の動作モードを設定
するrSYNCコマンド」と呼ばれるものである。
ここで第2図と第4図に基づいて説明するとCPU12
からLS114の制御信号AOを”1”にしてデータを
送ると、L;5114はこのデータを命令コードと判断
し、続いてAOを”0゛′にしてデータを送ると、命令
コードに付随するパラメータと判断する。インターフェ
ース回路15は、第1のパラメータのビット4の値をC
PU12からのデータに拘らず、常にjlo++にする
機能を有する。このビットは、”0”に設定することに
よりLS114を高速動作モード(またはフラッシュ・
モード)にするものであるから、CPU12からrSY
NCコマンド」の第1パラメータのビット4を”・1″
とした命令が発行されても、このデータがインターフェ
ース回路15に与えられると、インターフェース回路1
5の命令解釈部16で5YNCコマンドの第1パラメー
タであることを検出し、第1パラメータがLS114に
書き込まれるときのみビット4を”0”にしたデータを
命令変換部17から出力する。従って、LSI(14)
は、CPU12から発行される第1パラメータのビット
4の値に拘らず高速動作モードに設定されるため、高速
動作モードに対応していないソフトウェアを使用した場
合であっても表示機能の高速化が犠牲になることはない
。
からLS114の制御信号AOを”1”にしてデータを
送ると、L;5114はこのデータを命令コードと判断
し、続いてAOを”0゛′にしてデータを送ると、命令
コードに付随するパラメータと判断する。インターフェ
ース回路15は、第1のパラメータのビット4の値をC
PU12からのデータに拘らず、常にjlo++にする
機能を有する。このビットは、”0”に設定することに
よりLS114を高速動作モード(またはフラッシュ・
モード)にするものであるから、CPU12からrSY
NCコマンド」の第1パラメータのビット4を”・1″
とした命令が発行されても、このデータがインターフェ
ース回路15に与えられると、インターフェース回路1
5の命令解釈部16で5YNCコマンドの第1パラメー
タであることを検出し、第1パラメータがLS114に
書き込まれるときのみビット4を”0”にしたデータを
命令変換部17から出力する。従って、LSI(14)
は、CPU12から発行される第1パラメータのビット
4の値に拘らず高速動作モードに設定されるため、高速
動作モードに対応していないソフトウェアを使用した場
合であっても表示機能の高速化が犠牲になることはない
。
従前の機器の表示制御回路13の場合は高速動作モード
に対応しておらず、ソフトウェアは必ず前記のビット4
を”1”にして(フラッシュレス・モード)に設定して
いた。従って、表示制御回路13を高速動作に対応させ
ても、同じソフトウェアを使用するとLS114は高速
動作を行なわない。
に対応しておらず、ソフトウェアは必ず前記のビット4
を”1”にして(フラッシュレス・モード)に設定して
いた。従って、表示制御回路13を高速動作に対応させ
ても、同じソフトウェアを使用するとLS114は高速
動作を行なわない。
第3図は、CPU12とインターフェース回路15との
間にバッファ回路22を挿入した場合の実施例であり、
インターフェース回路15の構成及び動作は第2図の例
と同様である。
間にバッファ回路22を挿入した場合の実施例であり、
インターフェース回路15の構成及び動作は第2図の例
と同様である。
以上の実施例は具体的に表示部分について説明したがそ
の他、本発明はプリンタの制御部分、RAMディスクな
ど周辺装置に応用できる。
の他、本発明はプリンタの制御部分、RAMディスクな
ど周辺装置に応用できる。
[発明の効果]
以上述べたように、本発明によれば、機器を動作させる
ソフトウェアの機能に関わらずある周辺回路の動作をハ
ードウェアで変更できるため、古いソフトウェアを使用
しても機器の設計時に期待した機能の向上が実現できる
という効果がある。
ソフトウェアの機能に関わらずある周辺回路の動作をハ
ードウェアで変更できるため、古いソフトウェアを使用
しても機器の設計時に期待した機能の向上が実現できる
という効果がある。
第1図は本発明の電子機器の原理図、第2図は本発明の
第1の実施例の構成図、第3図は本発明の第2の実施例
の構成図、第4図は第1と第2の実施例で使用している
LSIのコマンドの一つの説明図。 第5図は従来例を示す図。 12はCPU、13は表示制御回路、14はLSI、1
5はインターフェース回路、16はインターフェース回
路内の命令解釈部、17はインターフェース回路内の命
令変換部、18はCPUからのコマンドをデコードする
デコーダ、19はLSIの制御信号A0,20はデコー
ダ18によりデコードされたLSIに対するデータ書き
込み信号、21はデコーダ18によりデコードされたL
SIに対するデータ読みだし信号。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 it
第1の実施例の構成図、第3図は本発明の第2の実施例
の構成図、第4図は第1と第2の実施例で使用している
LSIのコマンドの一つの説明図。 第5図は従来例を示す図。 12はCPU、13は表示制御回路、14はLSI、1
5はインターフェース回路、16はインターフェース回
路内の命令解釈部、17はインターフェース回路内の命
令変換部、18はCPUからのコマンドをデコードする
デコーダ、19はLSIの制御信号A0,20はデコー
ダ18によりデコードされたLSIに対するデータ書き
込み信号、21はデコーダ18によりデコードされたL
SIに対するデータ読みだし信号。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 it
Claims (1)
- CPUと、特定の機能を有する周辺回路と、前記CPU
からの命令を変換して前記周辺回路に与える動作を行な
うインターフェース回路と、を具備して構成したことを
特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21564288A JPH0262648A (ja) | 1988-08-30 | 1988-08-30 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21564288A JPH0262648A (ja) | 1988-08-30 | 1988-08-30 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0262648A true JPH0262648A (ja) | 1990-03-02 |
Family
ID=16675786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21564288A Pending JPH0262648A (ja) | 1988-08-30 | 1988-08-30 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0262648A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6347416A (ja) * | 1986-12-17 | 1988-02-29 | Yasuyuki Yoshida | 鋼管杭の埋設工法 |
JPH04108622U (ja) * | 1991-03-01 | 1992-09-21 | 株式会社世古工務店 | 無排土式の回転圧入杭 |
JPH08209690A (ja) * | 1995-02-06 | 1996-08-13 | Kokudo Kiso:Kk | 鋼管杭及び鋼管杭の埋設方法 |
-
1988
- 1988-08-30 JP JP21564288A patent/JPH0262648A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6347416A (ja) * | 1986-12-17 | 1988-02-29 | Yasuyuki Yoshida | 鋼管杭の埋設工法 |
JPH0458850B2 (ja) * | 1986-12-17 | 1992-09-18 | Yasuyuki Yoshida | |
JPH04108622U (ja) * | 1991-03-01 | 1992-09-21 | 株式会社世古工務店 | 無排土式の回転圧入杭 |
JPH08209690A (ja) * | 1995-02-06 | 1996-08-13 | Kokudo Kiso:Kk | 鋼管杭及び鋼管杭の埋設方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0262648A (ja) | 電子機器 | |
JPH01188374A (ja) | プリントシステム | |
JPS6319275A (ja) | 印刷装置 | |
JPH0542749A (ja) | 印刷中断処理装置 | |
JP2778532B2 (ja) | プリンタ装置および文書作成装置 | |
JP4170446B2 (ja) | データ転送方法 | |
JPH08161258A (ja) | データ処理装置 | |
JP3254758B2 (ja) | 印刷システム | |
JPH02135513A (ja) | データ処理装置 | |
JPH11296269A (ja) | 入力変換装置 | |
JPS61282929A (ja) | マイクロプロセツサ | |
JPS60105007A (ja) | 入出力制御実行方式 | |
JPH0394355A (ja) | マイクロプロセッサ | |
JPS58103033A (ja) | タ−ミナル制御方式 | |
JPH0271326A (ja) | 演算処理方法 | |
JPH052494A (ja) | 割込制御方式 | |
JPH0511818B2 (ja) | ||
JPH0542795A (ja) | プロツタ装置 | |
JPS6214866B2 (ja) | ||
JPH0546437A (ja) | エミユレータ | |
JPH04260970A (ja) | アプリケーションプログラムにおける日本語入力方法 | |
JPS63116255A (ja) | マイクロプロセツサ | |
JPS6250152A (ja) | 印字制御装置 | |
JPH10207711A (ja) | シーケンス制御方法および装置 | |
JPH01261098A (ja) | ディジタル・リードブレイク回路 |