JPH0542795A - プロツタ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ラスター型プロッタ装置において、符号デー
タの復号を行うことによりプロッタ装置特有の作図デー
タフォーマット以外の圧縮型ラスターデータの作図も行
うことを目的とする。 【構成】 ラスター型プロッタ装置において、符号化さ
れた圧縮型ラスターデータをホストマシンから受信して
トリプルポートメモリ５に格納する通信プロセッサ１
と、圧縮型ラスターデータの復号を行う伸長プロセッサ
７、および伸長プロセッサ７により復号された復号デー
タを後段のプロッタエンジン９に転送するトラバースプ
ロセッサ３と、圧縮型ラスターデータの格納と復号デー
タの再格納を行うトリプルポートメモリ５とその制御回
路６を備え、ホストマシンから送られてくる圧縮型ラス
ターデータの受信時に、トリプルポートメモリ５に格納
された圧縮型ラスターデータを伸長プロセッサ７が復号
することにより、プロッタ装置特有の作図データフォー
マット以外のデータの作図を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリに蓄えられた作
図データを出力するラスター型プロッタ装置において圧
縮型ラスターデータを復号する機能を有するプロッタ装
置に関する。

【０００２】

【従来技術】図２に従来技術によるラスター型プロッタ
装置の一般的なハードウェア構成図を示す。以下、図２
を参照して従来技術について説明する。従来のラスター
型プロッタ装置では、プロッタ装置特有の作図データフ
ォーマットで記述された作図データ１２がホストマシン
１０から通信回線を介してプロッタ装置に転送される。

【０００３】ホストマシン１０からラスター型プロッタ
装置に転送されてくる作図データは、通信プロセッサバ
ス１１上のリソースであるプログラムメモリ２に蓄えら
れたインストラクションにより動作する通信プロセッサ
１により受信され、通信プロセッサバス１１とデュアル
ポートメモリバス５４を介して、デュアルポートメモリ
制御回路６０が発生する制御信号６７のタイミングによ
りデュアルポートメモリ５０に書き込まれる。

【０００４】そして、該デュアルポートメモリ５０に保
持された作図データは、デュアルポートメモリバス５４
とトラバースプロセッサバス３３を介して、デュアルポ
ートメモリ制御回路６０が発生する制御信号６７のタイ
ミングによりトラバースプロセッサ３によって読み出さ
れる。読み出された作図データは、トラバースプロセッ
サバス３３上のリソースであるプログラムメモリ４に蓄
えられたインストラクションにより動作するトラバース
プロセッサ３により、後段のプロッタエンジン９が認識
できるラスターデータに変換されて、作図メモリバス８
８を介してラスターデータの格納メモリである作図デー
タメモリ８に転送される。

【０００５】後段のプロッタエンジン９は、このような
フォーマット変換の施された作図データを作図データメ
モリ８から順次読み出すことにより作図を実現してい
る。このように、従来のラスター型プロッタ装置ではプ
ロッタ装置側で圧縮型ラスターデータの復号を行うハー
ドウェアを有していなかったため、ファクシミリ等で使
用されているＭＨ符号、ＭＲ符号、ＭＭＲ符号で圧縮さ
れたラスターデータをプロッタ装置側で受信してもハー
ドウェアによりプロッタエンジンが認識できるラスター
データに変換することはできなかった。

【０００６】そのため、ファクシミリ等で使用されてい
る符号に圧縮された作図データを作図する場合には、あ
らかじめホストマシン側で圧縮データの復号処理を施し
たデータをプロッタ装置に転送するか、もしくはプロッ
タ装置のソフトウェアにより圧縮データの復号をエミュ
レートすることにより作図を実現していた。

【０００７】

【発明が解決しようとする課題】従来の技術では、通信
プロセッサがホストマシンから受信する作図データは、
プロッタ装置特有のデータフォーマットで決められたも
ののみであり、プロッタ装置側ではこのデータフォーマ
ットで記述された作図データを、プロッタ装置側の後段
に位置するプロッタエンジンが認識できるラスターデー
タに変換して転送する機能しか有していなかった。

【０００８】そのため、上記従来技術ではデータ圧縮技
術により符号化された作図データをプロッタ装置側で復
号できないため、圧縮型ラスターデータの作図ができな
いという問題があった。この問題の解決策としてプロッ
タ装置が作図データを受信する前段階のホストマシン側
で圧縮型ラスターデータの復号処理を行うことも考えら
れるが、この方式では通信回線上の転送データの量が膨
大になってしまい、回線ネックが無視できなくなってし
まうという問題があり現実的ではなかった。

【０００９】さらに、プロッタ装置側のソフトウェアで
圧縮データの復号をエミュレートすることも考えられる
が、この方式では復号処理に多大な時間を要してしまい
実用に耐えないものであった。本発明は以上の点に着目
してなされたもので、プロッタ装置側で圧縮型ラスター
データの復号をサポートするハードウェアを持つことに
より、スキャナー等で符号化された圧縮型ラスターデー
タの復号と作図を行うことを目的とするものである。

【００１０】

【課題を解決するための手段】従来の課題を解決するた
めに、本発明ではホストマシンから送られてくる圧縮型
ラスターデータの受信制御を行う通信プロセッサと、受
信された作図データを後段のプロッタエンジンに転送す
るトラバースプロセッサと、その共有メモリであるデュ
アルポートメモリに圧縮型ラスターデータの復号を行う
伸長プロセッサを付加し、該デュアルポートメモリをト
リプルポートメモリとして機能させ、該トリプルポート
メモリに対する上記３プロセッサからの書き込み・読み
出し制御とアクセス調停はトリプルポートメモリ制御回
路で行うハードウェア構成にすることにより、圧縮型ラ
スターデータの復号を行うようにした。

【００１１】

【作用】上記構成により、ラスター型プロッタ装置に送
られてくる圧縮型ラスターデータを通信プロセッサとト
ラバースプロセッサの共有メモリに格納し、この共有メ
モリをアクセスすることのできる第３のプロセッサであ
る伸長プロセッサにより圧縮データの復号を行わせる。
これにより、伸長プロセッサ以外に新たなハードウェア
を設けることなく最小限の構成で圧縮型ラスターデータ
の復号と作図を行うことができる。

【００１２】

【実施例】以下本発明の実施例を図１に基づいて説明す
る。図１において、ラスター型プロッタ装置により作図
される圧縮型ラスターデータ（以下、符号データと呼
ぶ）１２は、通信プロセッサバス１１上のリソースであ
るプログラムメモリ２に蓄えられたインストラクション
で動作する通信プロセッサ１の制御によりホストマシン
１０から受信され、通信プロセッサバス１１とトリプル
ポートメモリバス５５を介して、トリプルポートメモリ
制御回路６が発生する制御信号66のタイミングによりト
リプルポートメモリ５に蓄えられる。

【００１３】トリプルポートメモリ５に蓄えられた符号
データは、通信プロセッサ１からのコマンド７７により
制御される符号データ伸長プロセッサ７の復号処理によ
り、後段のプロッタエンジン９が認識できるラスターデ
ータに変換され、再度伸長プロセッサ７によりトリプル
ポートメモリ５に格納される。次に、トラバースプロセ
ッサバス３３上のリソースであるプログラムメモリ４に
蓄えられたインストラクションにより動作するトラバー
スプロセッサ３はトリプルポートメモリ５に格納された
ラスターデータ（以下、作図データと呼ぶ）を、作図デ
ータメモリバス８８を介して作図データメモリ８に格納
する。作図データメモリ８に作図データが格納される
と、プロッタエンジン９は作図データメモリ８から順次
作図データを読み出して作図処理を行う。

【００１４】このようにして、ホストマシンから送られ
てきた符号データをプロッタ装置側で復号処理すること
により、通常の作図データとして作図することができ
る。ここで、ホストマシン１０からプロッタ装置に転送
されてくる符号データは通信プロセッサ１の受信制御に
よりトリプルポートメモリ５に転送されるわけである
が、このトリプルポートメモリ５は通信プロセッサ１だ
けでなく符号データの復号処理を行う伸長プロセッサ７
と復号処理された作図データを後段のプロッタエンジン
９に転送するトラバースプロセッサ３により共有されて
いる。そのため、通信プロセッサ１と伸長プロセッサ
７、およびトラバースプロセッサ３からのトリプルポー
トメモリ５に対するアクセスを調停する必要が生じる。
トリプルポートメモリ制御回路６は、このアクセス調停
と通信プロセッサ１と伸長プロセッサ７、およびトラバ
ースプロセッサ３からのトリプルポートメモリ５に対す
るアクセスタイミングを発生する。これによりトリプル
ポートメモリ５は通信プロセッサ１と伸長プロセッサ
７、およびトラバースプロセッサ３からの時分割による
共有化が図られ、効率的なメモリアクセスが実現される
ことになる。

【００１５】このように、本発明では通信プロセッサ１
とトラバースプロセッサ３との共有メモリを伸長プロセ
ッサ７も共有するハードウェア構成にすることにより圧
縮型ラスターデータの復号と作図を最小限のハードウエ
アで実現することができる。

【００１６】

【発明の効果】以上説明したように、本発明の圧縮型ラ
スターデータを復号するプロッタ装置によれば、通信プ
ロセッサとトラバースプロセッサとの共有メモリをアク
セスすることのできる符号化データの伸長プロセッサを
設けることにより、共有メモリに格納された圧縮データ
を容易に復号して後段の作図データメモリに保持し、プ
ロッタエンジンがこの作図データメモリから順次作図デ
ータを読みだすことにより圧縮されてプロッタ装置に送
られてきた作図データを作図することができるようにな
る。

【００１７】また、圧縮データ用の格納メモリとして通
信プロセッサとトラバースプロセッサとの共有メモリを
使用できるハードウェア構成により、復号化のためのメ
モリを新たに設ける必要がなくなり実装ＩＣの削減と部
品コストの軽減を図ることができる。

【図面の簡単な説明】

【図１】本発明のプロッタ装置の実施例を示すハードウ
ェア構成図である。

【図２】従来のプロッタ装置のハードウェア構成図あ
る。

【符号の説明】

１ 通信プロセッサ ２ プログラムメモリ ３ トラバースプロセッサ ４ プログラムメモリ ５ トリプルポートメモリ ６ トリプルポートメモリ制御回路 ７ 伸長プロセッサ ８ 作図データメモリ ９ プロッタエンジン １０ ホストマシン ５０ デュアルポートメモリ ６０ デュアルポートメモリ制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリに蓄えられた作図データを出力す
   るラスター型プロッタ装置において、ホストマシンから
   送られてくる圧縮型ラスターデータの受信制御を行う通
   信プロセッサと、圧縮型ラスターデータの復号を行う伸
   長プロセッサと、該伸長プロセッサにより復号されたラ
   スターデータを後段のプロッタエンジンに転送するトラ
   バースプロセッサと、圧縮型ラスターデータの格納およ
   び復号されたラスターデータの再格納を行うトリプルポ
   ートメモリと、該トリプルポートメモリに対する通信プ
   ロセッサと伸長プロセッサおよびトラバースプロセッサ
   からのアクセス調停とタイミング発生を行うトリプルポ
   ートメモリ制御回路とから構成され、圧縮型ラスターデ
   ータをプロッタ装置側で復号して作図することを特徴と
   するラスター型プロッタ装置。