JPS6127665A - メタルコア配線基板 - Google Patents
メタルコア配線基板Info
- Publication number
- JPS6127665A JPS6127665A JP14827084A JP14827084A JPS6127665A JP S6127665 A JPS6127665 A JP S6127665A JP 14827084 A JP14827084 A JP 14827084A JP 14827084 A JP14827084 A JP 14827084A JP S6127665 A JPS6127665 A JP S6127665A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- core wiring
- conductive
- metal core
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はハイブリッドＩＣ等の製造に利用するメタルコ
ア配線基板、殊に多数のリードを有する所謂ＤＩＰ或は
ＳＩＰ型■Ｃｆ、製造するに適した配線基板に関する。
ア配線基板、殊に多数のリードを有する所謂ＤＩＰ或は
ＳＩＰ型■Ｃｆ、製造するに適した配線基板に関する。
（従来技術）
従来ハイブリッドＩＣ等の基板としてはセラ基板上に形
成する導体パターンも銀−パラジウム・ペース）ｔ−必
要とする等高価なものであった。又配線密度向上の為基
板両面を使用する場合にはスルーホールを必要とするが
この加工はかなりめんどうなものであった。
成する導体パターンも銀−パラジウム・ペース）ｔ−必
要とする等高価なものであった。又配線密度向上の為基
板両面を使用する場合にはスルーホールを必要とするが
この加工はかなりめんどうなものであった。
一方、後者即ちプラスチックス積層基板には上述の如き
問題はないがいずれもリード端子を接続固定する工程が
必要であり相当の工数を要するものであった。
問題はないがいずれもリード端子を接続固定する工程が
必要であり相当の工数を要するものであった。
（発明の目的）
本発明は上述した如き従来のハイブリッドＩＣ等に用い
る基板の加工々程及びコスト上の欠陥を除去することを
目的とする。
る基板の加工々程及びコスト上の欠陥を除去することを
目的とする。
（発明の概要）
上述の目的を達成する為本発明に係るメタルコア配線基
板は以下の如き構成をとる。即ち。
板は以下の如き構成をとる。即ち。
エツチング等の手法によって導体薄板全リード端子を含
む所要の形状に成形し該導体基板表面を絶縁物質で被覆
した後読被覆上に導体パターンを形成したものである。
む所要の形状に成形し該導体基板表面を絶縁物質で被覆
した後読被覆上に導体パターンを形成したものである。
（発明の実施例）
以下本発明を図面に示す実施例に基づいて詳細に説明す
る。
る。
第１図及び第２図は夫々本発明に係るメタルコア配線基
板の斜視図及び断面図である。
板の斜視図及び断面図である。
本図に於いて１は基板のコアとなる導体薄板であって該
薄板１の側縁にリード端子となる突条２，２．・・・・
・・・・・及び３，３．・・・・・・・・・を後述する
手法によって前記薄板１と電気的に絶縁し、た状態にて
形成しこれらを一体的に絶縁被覆４にて固定する。然る
後に前記被覆４表面に導体パターン５．５．・・・・・
・・・を印刷等の手法で形成し更に該パター７５．５
、・・・・・・・・・の所要の位置に電子部品を接続す
る為のハンダ参ベース）６，６．・・・・・・・・・全
付着せしめ最后にこれを所要の形状１例えば前記リード
端子２，２．・・・・・・・・・及び３，３．・・・・
・・・・・が並列する所ｉｌ ＤＩＰ型となるエリコの
字形に加工したものである。
薄板１の側縁にリード端子となる突条２，２．・・・・
・・・・・及び３，３．・・・・・・・・・を後述する
手法によって前記薄板１と電気的に絶縁し、た状態にて
形成しこれらを一体的に絶縁被覆４にて固定する。然る
後に前記被覆４表面に導体パターン５．５．・・・・・
・・・を印刷等の手法で形成し更に該パター７５．５
、・・・・・・・・・の所要の位置に電子部品を接続す
る為のハンダ参ベース）６，６．・・・・・・・・・全
付着せしめ最后にこれを所要の形状１例えば前記リード
端子２，２．・・・・・・・・・及び３，３．・・・・
・・・・・が並列する所ｉｌ ＤＩＰ型となるエリコの
字形に加工したものである。
上述の如きメタルコア配線基板は例えば第３図に示す工
程を採用することによって容易に製造可能である。即ち
、第３図（ａｔに示す如く所要の厚さの鉄、銅或はリン
青銅板等の導体薄板１を用意しその表面にフォトレジス
ト７を塗布するかドライフィルムを貼着しく同図（ｂｌ
） 、これを所要のマスクを用いて露光した後感光部
を除去しく同図（Ｃ））然る後にエツチングを行う（同
図（ｄ））。この際前記リード端子２，２．・自利・・
が基板１と分離しないよう適当なリードフレーム８にて
接続しておき（同図（ｄ））次の絶縁物質４被覆工程（
同図（ｅ））終了後前記図（ｄ）′の一点鎖線部Ｂ及び
Ｃで前記リードフレーム８金切り離せばよい。
程を採用することによって容易に製造可能である。即ち
、第３図（ａｔに示す如く所要の厚さの鉄、銅或はリン
青銅板等の導体薄板１を用意しその表面にフォトレジス
ト７を塗布するかドライフィルムを貼着しく同図（ｂｌ
） 、これを所要のマスクを用いて露光した後感光部
を除去しく同図（Ｃ））然る後にエツチングを行う（同
図（ｄ））。この際前記リード端子２，２．・自利・・
が基板１と分離しないよう適当なリードフレーム８にて
接続しておき（同図（ｄ））次の絶縁物質４被覆工程（
同図（ｅ））終了後前記図（ｄ）′の一点鎖線部Ｂ及び
Ｃで前記リードフレーム８金切り離せばよい。
前記絶縁物質４としては接着性のある高分子誘電体物質
を適宜選択しこれ全塗布するがスフリーフ印刷すればよ
いであろう。
を適宜選択しこれ全塗布するがスフリーフ印刷すればよ
いであろう。
次いで前記絶縁被覆４表面に導体インクを用いて所望の
パターン５全印刷すると共に前記パターン５上所要の位
置にハンダペース）６全印刷しく同図（ｆｌ ） 、前
記基板１両側縁を屈曲してＤＩＰ状となしく同図（ω）
メタルコア配線基板を完成する。このようにして製造し
た配線基板上に所要の電子部品９を接続しく同図（ｈ）
）、ここれを一体的にプラスチックス等のモールド材１
０でモールドすればＤＩＰ型ハイブリッドＩ。
パターン５全印刷すると共に前記パターン５上所要の位
置にハンダペース）６全印刷しく同図（ｆｌ ） 、前
記基板１両側縁を屈曲してＤＩＰ状となしく同図（ω）
メタルコア配線基板を完成する。このようにして製造し
た配線基板上に所要の電子部品９を接続しく同図（ｈ）
）、ここれを一体的にプラスチックス等のモールド材１
０でモールドすればＤＩＰ型ハイブリッドＩ。
Ｃが完成する（同図（ｉ））。伺、前記（ｇ）に示した
屈曲１糧と（ｈ）に示した電子部品９の装着玉稿とは逆
にしてもよいことは自明であり設計に応じて適宜工Ｓｔ
−交換することができる。
屈曲１糧と（ｈ）に示した電子部品９の装着玉稿とは逆
にしてもよいことは自明であり設計に応じて適宜工Ｓｔ
−交換することができる。
以上１本発明の基本的な構成について説明したが本発明
に係るメタルコア配線基板は電子部品の実装面積を増大
する為以下の如くして両面実装を可能ならしめることも
できる。
に係るメタルコア配線基板は電子部品の実装面積を増大
する為以下の如くして両面実装を可能ならしめることも
できる。
第４図はその一実施例を示す基板製造工程図であるが１
両面実装を行う場合には一般にスルーホールを必要とす
るので導体コア１の両面に７オトレジスト７を付着せし
め（同図（ａｌ 、 （ｂｌ ）所要パターンのマスク
を介しての感光工程（同図（Ｃ））の後エツチングによ
ってスルーホール絶縁被覆４上に導電ペースト５全印刷
して所要の導電パターンを形成すると同時に前記スルー
ホール１１．１１ 、・・・・・・・・・をも導電ペー
ストで埋め基板両面の導通を確保する（同図（ｆ））よ
う構成すればよい。
両面実装を行う場合には一般にスルーホールを必要とす
るので導体コア１の両面に７オトレジスト７を付着せし
め（同図（ａｌ 、 （ｂｌ ）所要パターンのマスク
を介しての感光工程（同図（Ｃ））の後エツチングによ
ってスルーホール絶縁被覆４上に導電ペースト５全印刷
して所要の導電パターンを形成すると同時に前記スルー
ホール１１．１１ 、・・・・・・・・・をも導電ペー
ストで埋め基板両面の導通を確保する（同図（ｆ））よ
う構成すればよい。
更に図示は省略するが前記リード端子２，２゜・・・・
・・・・・或は３，３．・・・・・・・・・の少なくと
も一本を前記導体基板１と切り離すことなく作成すれば
該リード端子を介して導体基板の接地を容易ならしめる
ことができる。
・・・・・或は３，３．・・・・・・・・・の少なくと
も一本を前記導体基板１と切り離すことなく作成すれば
該リード端子を介して導体基板の接地を容易ならしめる
ことができる。
伺、上述の実施例に於いてはＤＩＰ型の基板についての
み説明したが本発明をリード端子が単列のＳＩＰ型に適
用可能であることも自明であろう。
み説明したが本発明をリード端子が単列のＳＩＰ型に適
用可能であることも自明であろう。
（発明の効果）
本発明は以上説明した如く構成するので従来のセラミク
ス基板或はプラスチックス積層基板の如く別個にリード
端子を接続固定する工程をかう 必要としない傘＃製造コストを低減することが可能であ
るのみならずセラミクス基板の如く高価な材料を使用す
る必要がなくスルーホール等の加工も簡単であるので総
合的に安価な配線基板を提供することが可能となるから
ハイブリッドＩＣ等を安価に製造する上で著しい効果を
発揮する。
ス基板或はプラスチックス積層基板の如く別個にリード
端子を接続固定する工程をかう 必要としない傘＃製造コストを低減することが可能であ
るのみならずセラミクス基板の如く高価な材料を使用す
る必要がなくスルーホール等の加工も簡単であるので総
合的に安価な配線基板を提供することが可能となるから
ハイブリッドＩＣ等を安価に製造する上で著しい効果を
発揮する。
第１図及び第２図は夫々本発明に係るメタルコア配線基
板の一実施例を示す斜視図及び八−Ａ断面図、第３図（
ａｔ乃至（ｄ）はその製造工程の一実施例を示す図、第
４図（ａｔ乃至（ｉ）は本発明に係る他のメタルコア配
線基板の製造工程を示す図である。 １−−−−−−−−−４イ１ｔ−！シ、ＴＬ、２Ａ（）
−３−−−−−−−−Ｉｌ−ドｎ＼＋７斗−−−−−−
−１色１ｋＪＪ ｆＬ、 ターーー−−・−−
４イ寿゛バ９−ン特許出願人 東洋通信機株式会社 （（Ｌ”）
板の一実施例を示す斜視図及び八−Ａ断面図、第３図（
ａｔ乃至（ｄ）はその製造工程の一実施例を示す図、第
４図（ａｔ乃至（ｉ）は本発明に係る他のメタルコア配
線基板の製造工程を示す図である。 １−−−−−−−−−４イ１ｔ−！シ、ＴＬ、２Ａ（）
−３−−−−−−−−Ｉｌ−ドｎ＼＋７斗−−−−−−
−１色１ｋＪＪ ｆＬ、 ターーー−−・−−
４イ寿゛バ９−ン特許出願人 東洋通信機株式会社 （（Ｌ”）
Claims (4)
- （１）導体基板表面の所要部分を絶縁物質にて被覆し該
被覆を利用して前記導体基板端縁に該基板と電気的に絶
縁したリードを所望の数だけ整列固定せしめると共に前
記被覆表面に所望の配線パターンを付着し該配線パター
ンと前記リードとを電気的に接続したことを特徴とする
メタルコア配線基板。 - （２）前記導体基板の両面所要部分を絶縁物質にて被覆
すると共に前記基板に所要のスルーホールを設け該スル
ーホールを介して前記基板両面の絶縁被覆上に設けた配
線パターンを接続することによって基板両面に電子部品
を実装し得るようにしたことを特徴とする特許請求の範
囲１記載のメタルコア配線基板。 - （３）前記基板端縁に整列するリードが前記基板素材の
端縁部の打抜き或はエッチング等の加工々程によって前
記基板と一体的に形成されたことを特徴とする特許請求
の範囲１又は２記載のメタルコア配線基板。 - （４）前記リードの少なくとも一と前記導体基板との電
気的接続を保持せしめることによってこのリードを介し
て前記導体基板を接地し得るようにしたことを特徴とす
る特許請求の範囲１、２又は３記載のメタルコア配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14827084A JPS6127665A (ja) | 1984-07-17 | 1984-07-17 | メタルコア配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14827084A JPS6127665A (ja) | 1984-07-17 | 1984-07-17 | メタルコア配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6127665A true JPS6127665A (ja) | 1986-02-07 |
| JPH0224395B2 JPH0224395B2 (ja) | 1990-05-29 |
Family
ID=15449008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14827084A Granted JPS6127665A (ja) | 1984-07-17 | 1984-07-17 | メタルコア配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127665A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990007857A1 (en) * | 1985-07-22 | 1990-07-12 | Satoru Endoh | Metal core wiring board |
| EP0784418A2 (de) * | 1996-01-15 | 1997-07-16 | Fela Holding AG | Verfahren zur Herstellung von spritzgegossenen dreidimenssionalen Leiterformkörpern, sogenannten 3-D MID |
| JP2011014639A (ja) * | 2009-06-30 | 2011-01-20 | Yazaki Corp | メタルコア基板用基材及び該メタルコア基板用基材を用いたメタルコア基板の製造方法 |
| KR101231296B1 (ko) | 2006-09-25 | 2013-02-07 | 엘지이노텍 주식회사 | 인텔리전트 파워 모듈 |
-
1984
- 1984-07-17 JP JP14827084A patent/JPS6127665A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990007857A1 (en) * | 1985-07-22 | 1990-07-12 | Satoru Endoh | Metal core wiring board |
| EP0784418A2 (de) * | 1996-01-15 | 1997-07-16 | Fela Holding AG | Verfahren zur Herstellung von spritzgegossenen dreidimenssionalen Leiterformkörpern, sogenannten 3-D MID |
| EP0784418A3 (de) * | 1996-01-15 | 1999-09-08 | Fela Holding AG | Verfahren zur Herstellung von spritzgegossenen dreidimenssionalen Leiterformkörpern, sogenannten 3-D MID |
| KR101231296B1 (ko) | 2006-09-25 | 2013-02-07 | 엘지이노텍 주식회사 | 인텔리전트 파워 모듈 |
| JP2011014639A (ja) * | 2009-06-30 | 2011-01-20 | Yazaki Corp | メタルコア基板用基材及び該メタルコア基板用基材を用いたメタルコア基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0224395B2 (ja) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684916A (en) | Chip resistor | |
| EP0250006A1 (en) | Printed polymer circuit board method and apparatus | |
| US4845313A (en) | Metallic core wiring substrate | |
| JPH04346289A (ja) | 印刷配線板 | |
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| JPS6127665A (ja) | メタルコア配線基板 | |
| WO1990007857A1 (en) | Metal core wiring board | |
| JPS5814621Y2 (ja) | プリント配線基板 | |
| JPH0528918B2 (ja) | ||
| EP0835046B1 (en) | Component mounting board, process for producing the board, and process for producing the module | |
| JPH10116861A (ja) | キャリアテープ、及びキャリアテープ製造方法 | |
| JPS58207693A (ja) | 抵抗体を含む電路形成方法 | |
| JP2891938B2 (ja) | 電気部品の接続方法 | |
| JP3110329B2 (ja) | 電子部品の半田付け方法 | |
| JPH039343Y2 (ja) | ||
| JPS61194795A (ja) | プリント配線板の製造方法 | |
| JPS59232491A (ja) | 多層印刷配線板の製造方法 | |
| JPS63244696A (ja) | 複合回路基板の製造方法 | |
| JPH0327588A (ja) | 回路基板の製造方法 | |
| JPS635916B2 (ja) | ||
| JPS587075B2 (ja) | インサツハイセンバン | |
| JPH0426185A (ja) | フレキシブル部分を有するプリント配線板及びその製造方法 | |
| JPH11145602A (ja) | プリント配線基板 | |
| JPH0389589A (ja) | プリント配線板 |