JPS6125254A - プログラムのデバツグ方式 - Google Patents
プログラムのデバツグ方式Info
- Publication number
- JPS6125254A JPS6125254A JP14428984A JP14428984A JPS6125254A JP S6125254 A JPS6125254 A JP S6125254A JP 14428984 A JP14428984 A JP 14428984A JP 14428984 A JP14428984 A JP 14428984A JP S6125254 A JPS6125254 A JP S6125254A
- Authority
- JP
- Japan
- Prior art keywords
- program
- fault
- produced
- time
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はコンピュータラフ。トウエアのデバッグにおけ
るデバッグトレース時間を削減することＫよってデバッ
グ効率を向上させる方式に関するものである。
るデバッグトレース時間を削減することＫよってデバッ
グ効率を向上させる方式に関するものである。
従来のプログラムデバッグ方式では、特願昭５７−８５
０２５や特願昭５７−１２５６６７などがあるがプログ
ラムに異常が発生した場合、異常が発生する前のプログ
ラムの状態がどういう状態で実行されたのかの軌跡を知
名ために、プログラムの状態を知りたいポイントでプロ
グラムの状態を８力する等の処理ルーチンを追加する等
゛の方法があるが、次の欠点がある。
０２５や特願昭５７−１２５６６７などがあるがプログ
ラムに異常が発生した場合、異常が発生する前のプログ
ラムの状態がどういう状態で実行されたのかの軌跡を知
名ために、プログラムの状態を知りたいポイントでプロ
グラムの状態を８力する等の処理ルーチンを追加する等
゛の方法があるが、次の欠点がある。
Ｏプ胃グラマーに余分なブリグラミング負担をかける。
■あらかじめ準備された処理ポイントのプログラムの状
態の情報のために、きめ細かさ、柔軟さに欠ける。
態の情報のために、きめ細かさ、柔軟さに欠ける。
本発明の目的は、上述した従来技術の欠点をなくし、プ
ログラムデバッグに好適なプログラム動作状態情報を効
率良く得る方式を提供することである。
ログラムデバッグに好適なプログラム動作状態情報を効
率良く得る方式を提供することである。
プログラム開発工程の中でもデバッグ工程は全工程の約
半分の畷間を費やすこともあることからプログラム開・
発期間の短縮を図ってゆく上でデバッグ効率を向上させ
ることは有益である。
半分の畷間を費やすこともあることからプログラム開・
発期間の短縮を図ってゆく上でデバッグ効率を向上させ
ることは有益である。
そこで本発明はプログラムデバッグ工程で良く使用する
プログラムトレースの効率向上を、同一プログラムを時
間差を持たせて並行処理さ、せることによって実現した
ものである。
プログラムトレースの効率向上を、同一プログラムを時
間差を持たせて並行処理さ、せることによって実現した
ものである。
、〔発明の実施例〕
以下本発明の一実施例を図により説明する□本発明は図
に示す通り論理装置ＰＩと論理装置Ｐ！で構成している
。デバッグしようとするプログラムは、最初、先行プロ
グラム２として論理装置Ｐ１で実行開始される。その後
を時間経過後、論理装置Ｐ１で追随プログラム６として
実行開始される・先行プログラム２の実行がＸ地点に達
したとき異常が発生したとすると先行プログラム異常発
生通知６が発生し、論理装置鳥に伝えられる。論理装Ｗ
Ｐ、では上記通知６を受けると実行中の追随プログラム
３のプログラム動作状態情報収得７を追随プログラム異
常発生地点５まで続けるように制御される。先行プログ
ラム２と追随プログラム６の実行時間差ｔを変化させる
ことにより、プログラム動作状態情報収得７０期間が追
随プログラム異常発生地点５を基点に遡って連続的に変
化することから、異常の発生時刻が予期できない場合で
も効率良く、プログラム動作状態情報収得７ができる口
必要となる装置の機能として、論理装置Ｐ１とＰ２を同
一速度で運転させる為の共通りロック発生機能がある。
に示す通り論理装置ＰＩと論理装置Ｐ！で構成している
。デバッグしようとするプログラムは、最初、先行プロ
グラム２として論理装置Ｐ１で実行開始される。その後
を時間経過後、論理装置Ｐ１で追随プログラム６として
実行開始される・先行プログラム２の実行がＸ地点に達
したとき異常が発生したとすると先行プログラム異常発
生通知６が発生し、論理装置鳥に伝えられる。論理装Ｗ
Ｐ、では上記通知６を受けると実行中の追随プログラム
３のプログラム動作状態情報収得７を追随プログラム異
常発生地点５まで続けるように制御される。先行プログ
ラム２と追随プログラム６の実行時間差ｔを変化させる
ことにより、プログラム動作状態情報収得７０期間が追
随プログラム異常発生地点５を基点に遡って連続的に変
化することから、異常の発生時刻が予期できない場合で
も効率良く、プログラム動作状態情報収得７ができる口
必要となる装置の機能として、論理装置Ｐ１とＰ２を同
一速度で運転させる為の共通りロック発生機能がある。
先行プログラム２を実行する論理装置Ｐ１においては、
異常発生検出機能および異常発生を検出した場合にその
旨を登録する割り込みフラグ設定機能が設けられている
。
異常発生検出機能および異常発生を検出した場合にその
旨を登録する割り込みフラグ設定機能が設けられている
。
また論理装置Ｐ２においては、上記割り込みフラグが設
定された場合に１割り込みを実際に起こさせる割り込み
発生機能が設けられている。
定された場合に１割り込みを実際に起こさせる割り込み
発生機能が設けられている。
割り込み状態下では゛、論理装置Ｐ２から動作状態情報
格納ファイル８へ、追随プログラム５の実行ステップ毎
に１ブｐダラムアドレスとオペランド変数の実態値が、
実行ステップの順に自動的に転送される。これらの一連
の機能は既知の技術の組み合わせで実現することができ
る。
格納ファイル８へ、追随プログラム５の実行ステップ毎
に１ブｐダラムアドレスとオペランド変数の実態値が、
実行ステップの順に自動的に転送される。これらの一連
の機能は既知の技術の組み合わせで実現することができ
る。
また、論理装置を一式とし、マルチプログラミングの手
法で並行処理させる場合には、上記の諸機能を基本ソフ
トウェアにゆだねることも可能である。
法で並行処理させる場合には、上記の諸機能を基本ソフ
トウェアにゆだねることも可能である。
プログラム動作状態情報群９をデバッグに活用する為に
は、プログラム動作状態情報群９を適宜編集し表示され
るが、これらも既知のオンラインテストデバッグシステ
ムに類する既存技術により本発明の実施例により開示さ
れたことに従って実現できるので詳述は省略する・活用
できるためデバッグ効率を向上させる効果がある◎ なお論理装置は一式とし、マルチプログラミングの手法
で先行プログラムと追随プログラムを時間差をもって並
行処理することＫよつても本発明の目的を達する・ 〔発明の効果〕 以上説明したごとく本発明の方式によれば、プログラム
に異常が発生した場合に、異常が発生したプログラムの
変更を行なわすに、異常発生以前のプログラムの動作状
態の情報を収得することができるためプログラマに余分
なプログラミング負担がかからない。又、プログラムの
動作状態の情報を収得する期間を異常が発生した時刻よ
り遡って連続的に指定できるため、異常の発生時刻が予
期できない場合でも、柔軟に効率良く、プログラムの動
作状態の情報を収得することができる。このように従来
方式に比べて、デバッグ効率を向上させる効゛果がある
０
は、プログラム動作状態情報群９を適宜編集し表示され
るが、これらも既知のオンラインテストデバッグシステ
ムに類する既存技術により本発明の実施例により開示さ
れたことに従って実現できるので詳述は省略する・活用
できるためデバッグ効率を向上させる効果がある◎ なお論理装置は一式とし、マルチプログラミングの手法
で先行プログラムと追随プログラムを時間差をもって並
行処理することＫよつても本発明の目的を達する・ 〔発明の効果〕 以上説明したごとく本発明の方式によれば、プログラム
に異常が発生した場合に、異常が発生したプログラムの
変更を行なわすに、異常発生以前のプログラムの動作状
態の情報を収得することができるためプログラマに余分
なプログラミング負担がかからない。又、プログラムの
動作状態の情報を収得する期間を異常が発生した時刻よ
り遡って連続的に指定できるため、異常の発生時刻が予
期できない場合でも、柔軟に効率良く、プログラムの動
作状態の情報を収得することができる。このように従来
方式に比べて、デバッグ効率を向上させる効゛果がある
０
図は本発明の一実施例の概略図である。
１・・・プシグラム実行順序、
２・・・先行プログラム、
３・・・追随プログラム、
４・・・先行プログラム異常発生地点、５・・・追随プ
ログラム異常発生地点、６・・・先行プログラム異常発
生通知、７・・・プログラム動作状態情報収得、手続補
正書（方式） 事件の表示 昭和５９ 年特許願第 １４４２８９号補正をする
者 事件上の関係 特 許 出願 人 名 称 ＜Ｓ＋Ｏ＋株式会叶 日 立 製
作 所ｃＩ勧＼１ 代 理 人 １、 明細書第６頁１５行目「図は」を「第１図は」と
訂正する。 ２、 図面を別紙朱書で示すように「第１図」を加入す
る如く訂正する。 以上
ログラム異常発生地点、６・・・先行プログラム異常発
生通知、７・・・プログラム動作状態情報収得、手続補
正書（方式） 事件の表示 昭和５９ 年特許願第 １４４２８９号補正をする
者 事件上の関係 特 許 出願 人 名 称 ＜Ｓ＋Ｏ＋株式会叶 日 立 製
作 所ｃＩ勧＼１ 代 理 人 １、 明細書第６頁１５行目「図は」を「第１図は」と
訂正する。 ２、 図面を別紙朱書で示すように「第１図」を加入す
る如く訂正する。 以上
Claims (1)
- 同一プログラムを任意の時間差を持たせて並行処理させ
る手段と、先行する側のプログラムの異常状態を検知す
る手段と、追随する側のプログラムの動作状態の情報を
収得する手段とより成り、上記先行する側のプログラム
の異常状態を検知した時から上記追随する側のプログラ
ムの動作状態の情報を収得することを開始することを特
徴とするプログラムデバッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59144289A JPH0750445B2 (ja) | 1984-07-13 | 1984-07-13 | プログラムのデバツグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59144289A JPH0750445B2 (ja) | 1984-07-13 | 1984-07-13 | プログラムのデバツグ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6125254A true JPS6125254A (ja) | 1986-02-04 |
| JPH0750445B2 JPH0750445B2 (ja) | 1995-05-31 |
Family
ID=15358604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59144289A Expired - Lifetime JPH0750445B2 (ja) | 1984-07-13 | 1984-07-13 | プログラムのデバツグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750445B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146116A (ja) * | 2014-02-03 | 2015-08-13 | 富士通株式会社 | 制御プログラム、制御方法および情報処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553747A (en) * | 1978-10-13 | 1980-04-19 | Nec Corp | Computer of order pre-fetch system |
-
1984
- 1984-07-13 JP JP59144289A patent/JPH0750445B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553747A (en) * | 1978-10-13 | 1980-04-19 | Nec Corp | Computer of order pre-fetch system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146116A (ja) * | 2014-02-03 | 2015-08-13 | 富士通株式会社 | 制御プログラム、制御方法および情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750445B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE113399T1 (de) | Verfahren und gerät zur fehlererkennung und - korrektur in einem nach dem überlappten steuerungsverfahren arbeitenden rechnersystem. | |
| JPS6482258A (en) | Apparatus and method for restoring page missing disturbance for vector data processing computation | |
| JPS6125254A (ja) | プログラムのデバツグ方式 | |
| CN107315685A (zh) | 一种非侵入式程序实时调试方法 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JPH03113648A (ja) | プログラムデバツグ方式 | |
| JP2738360B2 (ja) | マルチタスクプログラムのデバッグ方法およびデバッグシステム | |
| JPH0340143A (ja) | パイプライン方式計算機におけるデバッグ方式 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS63289654A (ja) | プログラム分岐命令モニタ方式 | |
| JPH0210442A (ja) | ブレークポイント命令制御方式 | |
| JPS63208134A (ja) | ソフトウエア異常検出方式 | |
| JPS6376053A (ja) | マルチコンピユ−タ装置 | |
| JPH0384633A (ja) | プログラムエラー検出装置 | |
| JPS603757A (ja) | デバツグ装置 | |
| JPS63231640A (ja) | プログラムデバグ方式 | |
| JPS598068A (ja) | マルチプロセツサデバツグ装置 | |
| JPS6349249B2 (ja) | ||
| JPS63104150A (ja) | プログラムデバツグ方式 | |
| JPS60254251A (ja) | デバツク方式 | |
| JPH03252769A (ja) | 論理シミュレーション方式 | |
| JPS62217332A (ja) | 電子計算機制御方式 | |
| JPS6388650A (ja) | プログラムパス・モニタ方式 | |
| JPS61286936A (ja) | ステップ動作制御方式 | |
| JPH10260863A (ja) | プログラム・デバッグ方法及び装置 |