JPS62217332A - 電子計算機制御方式 - Google Patents
電子計算機制御方式Info
- Publication number
- JPS62217332A JPS62217332A JP61061408A JP6140886A JPS62217332A JP S62217332 A JPS62217332 A JP S62217332A JP 61061408 A JP61061408 A JP 61061408A JP 6140886 A JP6140886 A JP 6140886A JP S62217332 A JPS62217332 A JP S62217332A
- Authority
- JP
- Japan
- Prior art keywords
- address
- break
- data
- register
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機制御方式に関し、特にソフトウェア
のデバグの為の機能に関する。
のデバグの為の機能に関する。
従来のソフトウェアのデバグに関する電子計算機制御方
式は、ブレイクポイント検出に当って、実行アドレスと
指定アドレスとの比較のみで行うか、または、指定アド
レスをブレイクポイント命令にメモリ上置換えることに
よって行なわれていた。
式は、ブレイクポイント検出に当って、実行アドレスと
指定アドレスとの比較のみで行うか、または、指定アド
レスをブレイクポイント命令にメモリ上置換えることに
よって行なわれていた。
上述した従来の電子計算機制御方式では、一つのメモリ
アドレスに、いくつかの異なるプログラムモジュールを
オーバレイするような場合には、実行アドレスと指定ア
ドレスの比較のみでは、ブレイクすべき特定のオーバレ
イモジュールが実行された時でもブレイクすることがで
きず意図しないブレイクポイントでブレイクすることが
ある。
アドレスに、いくつかの異なるプログラムモジュールを
オーバレイするような場合には、実行アドレスと指定ア
ドレスの比較のみでは、ブレイクすべき特定のオーバレ
イモジュールが実行された時でもブレイクすることがで
きず意図しないブレイクポイントでブレイクすることが
ある。
また指定アドレスをブレイクポイント命令でメモリ上装
置き換える方式では、オーバレイが行われた後では、そ
のブレイクポイント命令も他のデータに置き換えられて
しまうという欠点がある。
置き換える方式では、オーバレイが行われた後では、そ
のブレイクポイント命令も他のデータに置き換えられて
しまうという欠点がある。
本発明の目的は、オーバレイ等においても確実にブレイ
クを行なうことのできる電子計算機制御方式を提供する
ことにある。
クを行なうことのできる電子計算機制御方式を提供する
ことにある。
本発明の電子計算機制御方式の構成は、利用者の指定す
るアドレスを格納する第１の手段と、利用者の指定する
データを格納する第２の手段と、前記第１の手段によっ
て格納されたアドレスと電子計算機の実行アドレスとの
比較一致検出を行なう第１の比較手段と前記第２の手段
によって格納されたデータと電子計算機の実行アドレス
の内容との比較一致検出を行なう第２の比較手段と、前
記第１および第２の比較手段の比較結果が共に一致した
ときにその検出情報を出力する手段とを備え、前記第１
および第２の比較手段が同時に一致を検出した場合に前
記電子計算機の命令実行を中断させるよう制御すること
を特徴とする。
るアドレスを格納する第１の手段と、利用者の指定する
データを格納する第２の手段と、前記第１の手段によっ
て格納されたアドレスと電子計算機の実行アドレスとの
比較一致検出を行なう第１の比較手段と前記第２の手段
によって格納されたデータと電子計算機の実行アドレス
の内容との比較一致検出を行なう第２の比較手段と、前
記第１および第２の比較手段の比較結果が共に一致した
ときにその検出情報を出力する手段とを備え、前記第１
および第２の比較手段が同時に一致を検出した場合に前
記電子計算機の命令実行を中断させるよう制御すること
を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の方式を回路で実現した一実施例のブロ
ック図、第２図及び第３図は本発明の方式を一般によく
知られている、命令を１つ実行するたびに自動的に割込
を発生する機能、以下これをトレース機能と呼ぶ、を待
った電子計算機に適用し、ソフトウェアの制御によシ実
施した例の流れ図でおる。
ック図、第２図及び第３図は本発明の方式を一般によく
知られている、命令を１つ実行するたびに自動的に割込
を発生する機能、以下これをトレース機能と呼ぶ、を待
った電子計算機に適用し、ソフトウェアの制御によシ実
施した例の流れ図でおる。
第１図は、利用者の指定するアドレスのブレイクアドレ
スを格納する第１のレジスタ３６、利用者の指定するデ
ータのブレイクアドレスで指定されるデータを格納する
第２のレジスタ３７と、レジスタ３６のブレイクアドレ
スと命令カウンタ３３との比較一致検出を行なう第１の
比較器３８、レジスタ３６のブレイクアドレスで指定さ
れるアドレスで指定されるデータを格納する第２のレジ
スタ３７、 ゛ のデータと命令レジスタ３４
の実行アドレスのデータとの比較一致検出を行なう第２
の比較器３９、比較器３８および３９の一致が同時に検
出された時検出情報を出力するアンド回路４０から構成
される。尚、データバス３１、アドレスバス３２、デコ
ーダ３５、タイミング制御部４１は従来と同様である。
スを格納する第１のレジスタ３６、利用者の指定するデ
ータのブレイクアドレスで指定されるデータを格納する
第２のレジスタ３７と、レジスタ３６のブレイクアドレ
スと命令カウンタ３３との比較一致検出を行なう第１の
比較器３８、レジスタ３６のブレイクアドレスで指定さ
れるアドレスで指定されるデータを格納する第２のレジ
スタ３７、 ゛ のデータと命令レジスタ３４
の実行アドレスのデータとの比較一致検出を行なう第２
の比較器３９、比較器３８および３９の一致が同時に検
出された時検出情報を出力するアンド回路４０から構成
される。尚、データバス３１、アドレスバス３２、デコ
ーダ３５、タイミング制御部４１は従来と同様である。
本例ではレジスタ３６にブレイクアドレスを、レジスタ
３７にブレイクアドレスのデータを格納する。ブレイク
アドレスは比較器３８によって命令カウンタ３３と比較
され、ブレイクアドレスのデータは比較器３９によって
命令レジスタ３４と比較される。アンドゲート４０は比
較器３８と３９の比較結果がともに 一致 であること
を検出し、タイミングｌ制御り奨〒≠に送信し、所定の
ブレイクポイント動作を行なうように制御する。
３７にブレイクアドレスのデータを格納する。ブレイク
アドレスは比較器３８によって命令カウンタ３３と比較
され、ブレイクアドレスのデータは比較器３９によって
命令レジスタ３４と比較される。アンドゲート４０は比
較器３８と３９の比較結果がともに 一致 であること
を検出し、タイミングｌ制御り奨〒≠に送信し、所定の
ブレイクポイント動作を行なうように制御する。
第２図はブレイクポイントを指定する手順の流処
れであシ手順１２によシブレイクアドレスの指定を行な
い、手順１３によってブレイクアドレスのデータの指定
をも行い、トレース機能を有効にして、被デバグプログ
ラムへ戻ル。
い、手順１３によってブレイクアドレスのデータの指定
をも行い、トレース機能を有効にして、被デバグプログ
ラムへ戻ル。
第３図はトレース機能によ多発生する割込に対する処理
の流れ図でおる。手順２２によって実行アドレスと手順
１２で指定したブレイクアドレスを比較して、一致しな
い場合は、本処理を終了し被デバグプログラムの次の命
令へと進む。一致した場合は、手順２３によって実行ア
ドレスの内容と手順１３で指定したブレイクアドレスの
データとを比較する。一致しない場合は手順２２で不一
致の場合と同様に本処理を終了する。一致した場合は、
本方式によるブレイクポイントを検出したことになるの
で操作者にその旨を通知し、操作者の指示に従う。
の流れ図でおる。手順２２によって実行アドレスと手順
１２で指定したブレイクアドレスを比較して、一致しな
い場合は、本処理を終了し被デバグプログラムの次の命
令へと進む。一致した場合は、手順２３によって実行ア
ドレスの内容と手順１３で指定したブレイクアドレスの
データとを比較する。一致しない場合は手順２２で不一
致の場合と同様に本処理を終了する。一致した場合は、
本方式によるブレイクポイントを検出したことになるの
で操作者にその旨を通知し、操作者の指示に従う。
以上説明したように本発明は、指定アドレスと実行アド
レスとの比較および指定データと実行アドレスの内容と
の比較の２つの比較をすることによシ、いくつかの異な
るデータを同一メモリアドレスにオーバレイするような
場合にも意図したプル レイクポイント検出することができるという効果がある
。
レスとの比較および指定データと実行アドレスの内容と
の比較の２つの比較をすることによシ、いくつかの異な
るデータを同一メモリアドレスにオーバレイするような
場合にも意図したプル レイクポイント検出することができるという効果がある
。
第１図は本発明の方式を回路で実現した一実施例のブロ
ック図、第２図および第３図は本発明の方式をソフトウ
ェアによシ実施した例の流れ図である。 １１〜１５．２１〜２５・・・・・・流れ図の手順番号
、３１・・・・・・データハス、３２・・・・・・アド
レスバス、３３・・・・・・命令カウンタ、３４・・・
・・・命令レジスタ、３５・・・・・・デコーダ、３６
・・・・・・アドレスレジスタ、３７・・・・・・デー
タレジスタ、３８．３９・・・・・・比較器、４０・・
・・・・アンド回路、４１・・・・・・タイミング制御
部。
ック図、第２図および第３図は本発明の方式をソフトウ
ェアによシ実施した例の流れ図である。 １１〜１５．２１〜２５・・・・・・流れ図の手順番号
、３１・・・・・・データハス、３２・・・・・・アド
レスバス、３３・・・・・・命令カウンタ、３４・・・
・・・命令レジスタ、３５・・・・・・デコーダ、３６
・・・・・・アドレスレジスタ、３７・・・・・・デー
タレジスタ、３８．３９・・・・・・比較器、４０・・
・・・・アンド回路、４１・・・・・・タイミング制御
部。
Claims (1)
- 利用者の指定するアドレスを格納する第１の手段と、利
用者の指定するデータを格納する第２の手段と、前記第
１の手段によって格納されたアドレスと電子計算機の実
行アドレスとの比較一致検出を行なう第１の比較手段と
、前記第２の手段によって格納されたデータと電子計算
機の実行アドレスの内容との比較一致検出を行なう第２
の比較手段と、前記第１および第２の比較手段の比較結
果が共に一致したときにその検出情報を出力する手段と
を備え、前記第１および第２の比較手段が同時に一致を
検出した場合に前記電子計算機の命令実行を中断させる
よう制御することを特徴とする電子計算機制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061408A JPS62217332A (ja) | 1986-03-18 | 1986-03-18 | 電子計算機制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061408A JPS62217332A (ja) | 1986-03-18 | 1986-03-18 | 電子計算機制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62217332A true JPS62217332A (ja) | 1987-09-24 |
Family
ID=13170272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61061408A Pending JPS62217332A (ja) | 1986-03-18 | 1986-03-18 | 電子計算機制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62217332A (ja) |
-
1986
- 1986-03-18 JP JP61061408A patent/JPS62217332A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| US5280626A (en) | Multi-process emulator suitable for testing software under multi-process environments | |
| JPS62217332A (ja) | 電子計算機制御方式 | |
| KR102603835B1 (ko) | 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPH03113648A (ja) | プログラムデバツグ方式 | |
| JPH0675819A (ja) | マイクロプロセッサ | |
| JP2570108B2 (ja) | ソフトウェアデバッグ方法 | |
| JP2800577B2 (ja) | デバッグ装置 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JPH06324911A (ja) | プログラム実行の中断方法 | |
| JPH06348543A (ja) | 入出力シミュレータとの接続方法 | |
| JPH0210442A (ja) | ブレークポイント命令制御方式 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPS63231640A (ja) | プログラムデバグ方式 | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 | |
| JPH0149975B2 (ja) | ||
| JPS63143636A (ja) | ブレ−クポイント制御装置 | |
| JPH01161544A (ja) | プログラムトレース方式 | |
| JPS6376053A (ja) | マルチコンピユ−タ装置 | |
| JPH03141436A (ja) | デバッグ装置 | |
| JPH01114945A (ja) | データ処理装置のトレース方式 |