JPS61245720A - ランレングス制限コ−ドにおけるｄｃ成分を除去する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明を以下の順序で説明する。

Ａ、産業上の利用分野 Ｂ、従来技術 Ｃ１発明が解決しようとする問題点 り０問題点を解決するための手段 Ｅ、実施例 Ｆ９発明の効果 Ａ、産業上の利用分野 本発明はランレングス制限コードのＤＣ成分を除去する
技術に関する。

Ｂ、従来技術 ２値形式の情報は、各ビットの情報が２つの論理状態の
一方（論理的な１または論理的な０）で表されるような
データビットから成る。ピットは通信チャネルを介して
伝送されることもあるし、記憶媒体、特に、磁気媒体に
記憶されることもある。磁気媒体に記憶する場合、論理
的な１および論理的な０は磁化の極性で表されるか、ま
だは磁化状態の遷移の有無で表される。後者の方法では
、一方の論理状態は磁化状態の遷移で表されもう一方の
論理状態は所定の時間枠において磁化状態の遷移がない
ことによって表される。

一連のデータビットとしてディジタル化されたデータを
伝送する場合、信号の形式はいろいろなものが利用でき
る。たとえば、論理的な１を比較的大きい正の電圧で表
し論理的な０を比較的小さい正の電圧で表すことができ
る。こうした信号の波形は明らかにＤＣ成分を含んでい
る。あるいは、論理的な１を正電圧のパルスとして表し
論理的な０を負電圧のパルスとして表すこともできる。

このように正電圧および負電圧が存在する波形の場合は
、ＤＣレベルは論理信号１の続く期間と論理信号０の続
く期間との比に依存する。

個々のデータビットを表す波形の一部（そのような部分
は正電圧と負電圧との間の遷移のところ、正電圧のとこ
ろ、または負電圧のところである）を識別するのにクロ
ック信号を使うようなディジタル通信システムでは、受
信側においてデータの波形に同期するクロックを使用し
なければならない。この同期は波形の正の部分および負
の部分のランレングスに制限を与えるような形式でディ
ジタル波形を構成することから得られる。正電圧および
負電圧の遷移はクロックの同期に利用され、かくして、
波形に関する上記の制限により、クロックと波形を正確
に同期するようにそのような遷移が時間的に十分近接す
ることが保証される。

ＲＬＬ（Ｒｕｎ−Ｉｅｎｇｔｈ　　ｌ１ｍ１ｔｅｄ　）
に基づいて構成したデータビットでコード化されたディ
ジタル波形は、論理的な１の間に現れるゼロの最小数を
表す第１の数と論理的な１の間に現れるゼロの最大数を
表す第２の数の２つの数を用いて識別されることが多い
。そのようなランレングス制限を行うと一連のデータビ
ットの十分な長さにわたってＤＣレベルが存在するよう
になることがあるので、信号の波形が通信回線または１
碌回路における容量結合または誘導結合を通る際に歪み
が生じる。たとえば、ＤＣレベルにょ多結合コンデンサ
に電荷が除々に蓄積されると結合コンデンサの平均的な
電荷をゼロにするような放電を生じさせる波形が後に続
くことでもない限シ、最終的には信号が歪む。また誘導
結合の場合も同様に、電圧のＤＣ成分が累積されて磁束
が増加すると、コノ磁束を打ち消すようなピットシーケ
ンスカ後に続くことでもない限シ、最終的には信号が歪
む。

ランレングス制限に基づいて構成されたコードは過度の
ＤＣ成分を有することがある。これまで、ディジタルデ
ータをコード化するための利用可能なディジタル波形の
概念ではこのＤＣ成分を除去することはできなかった。

コード化された波形からＤＣ成分または他の周波数成分
の除去は米国特許第３８１０１１１号、第３９９５２６
４号、および第４０２８５３５号に開示されている。

ごく最近、もとのコードから、もとのコードのＬ／−ト
２／３で（１，７）コードを生成するための方法および
装置がアドラーらによる米国特許４４１３２５１号（以
下、文献（１）という）に開示された。ランレングス制
限のない形でコード化されたデータが上記文献（１）に
開示される方法および装置によってランレングス制限を
有するコードに変換される。この装置は入力コードを一
時に２ビツトずつ受け取って、各２ビツトシーケンスを
３ビツトシーケンスに変換する。その後、この変更され
たコードは通信チャネルを介して伝送されるか、または
磁気媒体に記憶される。受信部またはディスプレイ装置
等がこのコードを利用する前にこれはもとの形式に復元
され、最終的にデコードされて、ディスプレイ上での表
示または他の目的で、そこからデータが抽出される。

文献（１）に開示されたコーディング手法およびそれに
よシ得られるコードは最も有益であるはずだが、実用的
には極端に大きくなる可能性のあるＤＣレベルが存在す
るので、ＤＣ成分を処理することのできない通信システ
ムにおいて歪を生じ、さらに磁気媒体に記録するデータ
に歪を生ずる。

Ｃ０発明が解決しようとする問題点 本発明の解決しようとする問題は以上に示した、ＲＬＬ
コードにおけるＤＣ成分の問題である。

したがって本発明の目的はＲＬＬコードにおけるＤＣ成
分を除去することにある。

Ｄ０問題点を解決するための手段 この目的を達成するため、ランレングス制限コードにお
けるＤＣ成分を除去する本発明の方法は、（ａ）　　所
定のランレングス制限および所定の形式を有するコード
の連続的なブロックを受け取るステラフト、（ｂ）各ブ
ロックを検査してチャージの累積を判定するステップと
、（Ｃ）ランレングス制限を維持しながら、現ブロック
の前に累積されたチャージを相殺するよう上記現ブロッ
クにおけるチャージの累積の方向を変えるステップと、
を有することを特徴とする。

Ｅ、実施例 はじめに本発明の実施例を概説する。本実施例は、たと
えば前記文献（１）に開示されるようなＲＬＬ（ランレ
ングス制限）コードを、ＤＣ成分を持たず且つもとのコ
ードのランレングス制限を維持した形に変換しようとす
るものである。本実施例では、もとのコードを複数のブ
ロックに分けて、各ブロックの間に付加的なビットを挿
入する。場合によっては、この挿入だけでなく、もとの
コードにＤＣ成分が存在することによって累積されるで
あろう６チヤージ＃　（この用語については後で定義す
るが、これは１電荷”または６磁束”の両方を含む概念
である）のその累積の方向性をより確実に調整するよう
ブロックの始端部の４ビツトおよび終端部の４ビツトの
うちの所定のビットを変更することもある。

実施例によれば、データは初めに標準的なコードにコー
ド化され次にランレングス制限コードに変換される。そ
うしてランレングス制限コードは、このコードの複数の
ブロックにわたって延在する長期的なりＣ成分を除去す
るため変更される。変更されたコードは記憶媒体に記憶
してもよいし、受信側に伝送してもよい。その後、これ
は必要に応じて元の信号形式に復元される。

本実施例は、文献（１）に開示されるようなランレング
ス制限コードの１つのブロックの始端部と終端部はその
ランレングスの制限があるが故にその個々のビットの論
理状態の組合せの数には制限があるという認識に基づい
ている。したがって、文献（１）に開示されるようなコ
ードの連続する３０ビツトのブロックにおいて先行のブ
ロックの終端部の４ビツトと後続のブロックの始端部の
４ビツトとの各組合せごとに、先行のブロックにおける
チャージの累積を相殺するよう後続のブロックのＤＣ成
分に関するチャージの累積の方向性を調整するための付
加的な２ビツトの論理状態を全て定めることができる。

１つのブロックの始端部および終端部のビットを変更し
なくてもよいという意味から、各ブロック間に挿入する
ビットを２ビツトより多くすればより高い隔週性が得ら
れる。しかしながら、挿入ビットを多くすると、データ
レートがさらにそれだけ落ちるということ、またこのデ
ータを記憶するのに必要な記憶容量が増えるということ
を考えると、挿入するビットをあまシ多くするのは好ま
しいことではない。データレートの低下をできるだけ少
なくすること、およびブロックの始端部および終端部の
ビットの論理状態の変更を最小限に抑えることの相反す
る２つの要件を最適に満たすのは、実施例によれば、上
記挿入ビットを２ビツトにしたときである。しかしなが
ら、要件に応じて挿入ビットの数を増やしてもよいこと
はもちろんである。ＤＣ成分を相殺するためチャージ累
積の方向を反転させるかどうかの判断は、実施例では、
先行のブロックによって累積されたチャージと現ブロッ
クによって累積されるチャージの寄与とに基づいてなさ
れる。

以下５図面を参照して実施例を詳説する。

第２図は本発明を利用することのできる通信システム２
０の簡単な構成を示す図である。ライン２２を介してデ
ータがエンコーダ２４に入力される。エンコーダ２４は
ＲＬＬに基づいてデータをコード化する。エンコーダ２
４は前掲の米国特許第４４１３２５１号に開示されたも
のでもよい。

エンコーダ２４の出力信号はエンコーダ２６に印加され
る。エンコーダ２６は本発明に基づいて動作して平均的
なりＣレベルを除去するようエンコ−ダ２４から出力さ
れるコードを変更する。ライン２８に出力される変更さ
れたコードは通信リンク３０を介してデコーダ３２に接
続される。デコーダ３２は本発明に基づいて動作してＤ
Ｃレベルを復元しこのコードをエンコーダ２４の出力に
現われるコード化データに復元する。デコーダ３２の出
力信号はさらにデコーダ３４に印加される。

デコーダ３４はエンコーダ２４と逆に働いてライン２２
のところの入力データと同じ形のデータをライン３６に
送出する。ライン３６を介するデータはこれを利用する
ディスプレイ３８のような他の装置に印加される。ライ
ン２２およびライン３６のところに現われるデータは情
報交換用米国標準コードのような英数字の形でコード化
されたものでもよいし、Ａ／Ｄコンバータによって供給
されるサンプルされたアナログデータをディジタル化し
たものでもよい。

通信リンク３０は無線送受装置または電話回線でもよい
。通信リンク３０は図示のように記録ヘッド４２および
再生ヘッド４４の接続された磁気媒体４０を含むことが
できる。ライン２８の信号は記録ヘッド４２を介して磁
気媒体４０に印加され記憶される。記憶されたデータは
再生ヘッド４４によって磁気媒体４０から読み取られデ
コーダ３２に印加される。

通信システム２０の動作において本発明が関係するのは
主にエンコーダ２６およびデコーダ３２のところである
。エンコーダ２６はディジタル化された入力信号をＤＣ
成分を除去するように変更し、これによシ、容量結合ま
たは磁気媒体４０による通信用のディジタル信号を供給
する。磁気媒体４０からディジタル化された信号が検索
されるとき、デコーダ３２はそのディジタル信号を元の
形式に復元するので、それをディスプレイ３８のような
他の装置で利用することができる。ＤＣ成分の除去は、
現コードのブロックおよびそのコードに先行す−る１以
上Ｏブロックのコードの検査に基づいて行われる。この
検査で現ブロックおよび先行ブロックのチャージのそれ
ぞれの寄与を判定する。こζに使用した１チヤージ（ｃ
ｈａｒｇｅ　）”という用語は前掲の米国特許第３８１
０１１１号における用法と同じで、そのコードがコンデ
ンサを介して伝送される際に充電される電荷と、コード
化された波形が通る積分器によってなされる電圧（また
は電流）のアナログ的な増加におけるこの電圧（または
電流）との両方のを意味するものとして使用する。値ゼ
ロからのチャージのドリフトをみて（正のドリフト、負
のドリフトのいずれもあシ得る）、値ゼロからのチャー
ジのドリフトを相殺するように、対応するシフトすなわ
ち負のシフトまたは正のシフトを行わしめることＫよっ
て補整を遂行する。これは、コードの各ブロック間に付
加的なビットを挿入すること、コード化された信号の順
次的なブロックの終端部および始端部を変更すること（
後者は必要に応じてなされる）、によって行われる。

前述の如く、コードの構成がＲＬＬに基づいているため
、コードのブロックの両端部および挿入ビットを含むデ
ィジタルワードに関する構成可能な組合せの数は比較的
少ない。したがってデコーダ３２の復元プロセスにおい
て、変更されたブロックをもとの形式に戻すことは比較
的簡単な論理手順で行うことができる。

第１図はライン４６を介してエンコーダ２４の出力端子
に接続され且つライン２８を介してＤＣ成分のないコー
ドを供給するエンコーダ２６の構成を示す図である。４
８はライン４６を介して伝搬される信号の形を示してい
る。エンコーダ２６はアップダウン式のカウンタ５０と
、信号４８の波形の正遷移および負遷移に応答してライ
ン５４ａおよび５４ｂに交互的な出力信号を供給するト
グル式の７リツプフロツプ５２と、カウンタ５８と、ア
キュムレータ６０と、周波数スケーラ６２と、バッファ
６４と、コード変更部６６と、２つの符号検出器７０お
よび７２からの信号を受け取る論理ユニット６８とを有
する。

カウンタ５０はクロック５６のクロックパルスをカウン
トする積分器として機能する。フリップフロップ５２は
、信号４８の波形における正遷移を検知するたびにライ
ン５４ａに出力を出す部分と、信号４８の波形における
負遷移を検知するたびにライン５４ｂに出力を出す部分
とから成る。

ライン５４ａおよびライン５４ｂに出力される信号は上
記の遷移があるたび交互的に送出される。

カウンタ５０はライン５４ａおよびライン５４ｂからの
交互的な出力にそれぞれ応答して、前者に対してはカウ
ントを進め、後者に対してはカウントを逆進する。こう
して、信号４８の波形が相対的に大きいレベルにある間
はカウントが進行され、逆に信号４８の波形が相対的に
小さいレベルにある間はカウントが逆進されることにな
るので、カウンタ５０は信号４８の波形に関する積分器
として働く。エンコーダ２４とエンコーダ２６の動作を
同期させるため、クロック５６のパルスはエンコーダ２
４を駆動するのにも使用される。カウンタ５８は信号４
８で表されるコードワードの長さを示すカウント値を供
給するようクロック５６のパルスをカウントする。カウ
ンタ５８は信号４８で表されるコードの１つのブロック
が終結するたびにライン７４に出力信号を供給するよう
セットされる。たとえば前掲の米国特許第４４１３２５
１号に示されたコードの場合、コードの各ブロックは３
０ビツトであるからカウンタ５８は値３０にセットされ
る。こうしてカウンタ５８のカウント値が３０に達する
と、カウンタ５８はライン７４にパルスを送出し、これ
によシカウンタ５８がリセットされさらにカウンタ５０
もリセットされ、アキュムレータ６０が付勢される。

コードの各ブロックが終結するたびにカウンタ５０がリ
セットされるので、カウンタ５０のカウント値は現ブロ
ックで累積されるチャージの大きさを表すものとなる。

累積されるチャージの大きさはゼロの値、正または負の
非ゼロの値のいずれもあシ得る。カウンタ５０のカウン
ト値はアキュムレータ６０にライン７４を介する信号に
よる付勢の際に記憶される。これによシ、アキュムレー
タ６０は過去に累積されたチャージの総計を記憶し、一
方、カウンタ５０の出力が最新のブロックの累積チャー
ジの大きさを表す。カウンタ５０のカウント値は符号検
出器７０に印加される。符号検出器７０はカウンタ５０
のカウント値で表される累積されるチャージの大きさが
正であるのか負であるのかを検出するものである。累積
されるチャージの大きさの符号を表す信号は論理ユニッ
ト６Ｂに印加される。同様に、アキュムレータ６０のカ
ウント値が符号検出器７２に印加されてそのチャージの
大きさの符号を表す信号が論理ユニット６８に印加され
る。

バッファ６４はライン４６を介してエンコーダ２４から
信号を受け取る。ライン４６を介するコード化された信
号はクロック５６のクロックパルスでクロックされてバ
ッファ６４に記憶される。

このコード化された信号のビットは、周波数スケーラ６
２から供給されるクロックパルスによってさらに高いク
ロックレートでバッファ６４から読み取られる。周波数
スケーラ６２はクロック５６のパルスで駆動されるもの
であるが、これはよく知られたカウント回路および周波
数スケーラ６２のカウンタのパルスで同期化される付加
的なりロックを含む。必要なら、周波数スケーラ６２と
クロック５６とを組み合わせて高いクロック周波数およ
び低いクロック周波数の両方のクロックパルスを一つの
クロック回路で出力させるようにしてもよい。

バッファ６４は２つの機能を提供する。１つは、カウン
タ５０で現コードに関する累積チャージが利用できるよ
うになるまで、ライン４６を介する入力信号を記憶する
こと、もう１つは、コード変更部６６での付加的なビッ
トの挿入に適応するようクロックレートを上げることで
ある。第３図を参照してこれを説明する。第３図の上部
に示したタイミング図はライン４６を介して伝搬される
３０ビツトコードワードのブロックを表わし、下部に示
したタイミング図は上記ライン２８に現れる上記ブロッ
クに対応する３２ビツトのブロックを表すものである。

第３図に示す如く、３０ビツトのブロックの期間と３２
ビツトのブロックの期間は同じ長さである。したがって
これを実現するための前述のクロックレートの高低の比
は３２／３０である。

論理ユニット６８は１つのブロックにおけるチャージの
累積の方向を変更するか、またはそれを現状維持するよ
うコード変更部６６に指令する。

符号検出器７０および７２で検出された符号が互いに反
対であれば、累積されるチャージは修正されＤＣ成分が
減少することを意味するから、論理ユニット６８は現ブ
ロックのチャージ累積の方向性を維持するようコード変
更部６６に指令する。

カウンタ５０の出力値の符号とアキュムレータ６０の出
力値の符号が同じ場合は、現ブロックのチャージの累積
によシＤＣ成分が増加することを意味するので、論理ユ
ニット６８は現ブロックのチャージの累積の方向性を反
対にするようコード変更部６６に指令する。こうして、
コード変更部６６から出力されるブロックのチャージの
累積はＤＣ成分を除去するよう常に適切な方向に向けら
れたものとなる。

第４図に示すように、コード変更部６６はメモリ７６と
、タイミングユニット７８と、ゲートユニット８０とを
有する。メモリ７６は読取シ専用メモリでもよい。バッ
ファ６４に記憶されたコードはゲートユニット８０に印
加され論理ユニット６８の出力信号とで１つのアドレス
としてメモリ７６にも印加される。タイミングユニット
７８は周波数スケーラ６２の高レートのクロックパルス
で駆動されメモリ７６およびゲートユニット８０のオペ
レーションに関するタイミング信号を供給する。たとえ
ば前掲の米国特許第４４１３２５１号に開示されたコー
ドのブロックの場合、各々６ビツトを有する始端部およ
び終端部はメモリ７６のアドレス指定に用いられる。タ
イミングユニット７８はブロックの始端部および終端部
のビットの組合せに応答するメモリ７６を作動させる。

タイミングユニット７８は、ゲートユニット８０がその
ブロックのうち始端部および終端部のビット以外の全て
のビットをバッファ６４から受け取ジブロック間に挿入
される付加的な２ピツトを加えて変更されたビットのセ
ットで上記両端部を置き換えるよう作動させる。

他の実施例によれば、コード変更部６６はプログラマブ
ル・ロジック・アレイ（（ｖ７ｔ　Ａ　）の形で構成す
ることができる。ＰＬＡで構成すると、入力されるコー
ドのビットはＰＬＡの入力ラインのセットに印加され、
変更された出力のビットはＰＬＡの出力ラインのセット
から送出される。バッファ６４および論理ユニット６日
の信号でなされるアドレス指定に応答してメモリ７６お
よびゲートユニット８０が遂行するのと同じ機能を遂行
するように入力ラインのセットと出力ラインのセットと
が相互接続される。

したがってコード変更部６６０機能は、要約すれば、エ
ンコーダ２．４．Ａ＞らのブロックを受け取って、２つ
の連続するブロックの前半の方のブロックの終端部と、
後半の方のブロックの始端部と、論理ユニット６８から
のチャージ累積の方向性変更に関する判断を表す信号と
から、必要に応じてこれら終端部および始端部の所定の
ビットを変更し且つその間に所定の２ピツトを挿入した
ブロックを出力することである（この際、これら２ピツ
トを挿入しなければならないから、ビットレートはその
分だけ高いものが必要である）。前述の如くコードの構
成はＲＬＬに基づいているため、これらの終端部、挿入
される２ピツト、および始端部の組合せの数は限定され
、本実施例でいうと具体的には後の第１表に示す通シで
ある。したがって上記のような変更は簡単なハードウェ
アで遂行することができる。

上述のオペレーションがさらによく理解できるよう後で
数学的な解析を行う。特にコードの各々のブロックが３
０ピツトから成るＲＬＬ（１，７）コードについて、本
実施例に基づきブロック間に２ピツトを挿入したものを
例にとって説明する。

この場合、累積されるチャージの絶対値は６ｏを超える
ことはない。３０ピツトの１つのブロックは２０ビツト
のデータビットを含んでいるので、データの伝搬レート
は付加的な２ピツトを挿入する前は２／３である。した
がって付加的な２ピツトを挿入すると、このデータレー
トは２０／３２＝　０．６２５に下がる。ノイズや他の
原因によって１つのブロックの成るビットにエラーが生
じた場合、デコーダの誤り伝搬は制限される；コード化
されたビットの１つ誤シはデコードされたビットにおい
てわずか１０個の誤シしか生じさせない。

後述する数学的な解析からも明らかなように、ブロック
の端部におけるビットを変更することでもチャージの累
積の方向性を変えることができる。

そのようなチャージ累積の方向性の変更は、変更前の入
力ブロックに基づくカウンタ５０のカウント値だけでは
うまく制御できないこともある。したがって論理ユニッ
ト６８の累積方向変更に関する判断にさらに基準を与え
らることか望ましい。

この基準はコード変更部６６からライン８２を介して供
給される。メモリ７６は、チャージ累積の方向を維持す
る場合および反転する場合のいずれの場合でもブロック
の抽出された端部を出力する。

抽出された端部はライン８４を介してチャージ増分計算
部８６に供給される。チャージ増分計算部８６はチャー
ジの増分に関する２つの値を出力する。１つはチャージ
累積方向反転の場合に対応するものであシ、もう１つは
反転のない場・金に対応するものである。コード変更部
６６はさらに平均化ユニット８８および符号検出器９０
を有する。

チャージ増分に関する２つの可能な値はライン９２およ
び９４を介して平均化ユニット８８に供給される。平均
化ユニット８８は２つのチャージ増分についての平均値
を供給する。符号検出器９０はこの平均値の符号を検出
して、メモリ７６へのアドレスラインに指令されるチャ
ージ累積の方向性に関する最終的な判断（反転するか否
か）のため、ライン８２を介して論理ユニット６８に上
記平均値を供給する。このプロセスにおける後者のステ
ップの意味は以下の数学的解析によシ明らかとなる。

エンコーダ２６は（１，７）エンコータカラノ出力であ
る各々３０ビツト（ｎｌ、・・・・％　”３０　）から
成る連続するブロック間に２ビツト（ｒｌ、ｒ２）を挿
入する。３０ビツトのブロックの両端部の各々の４ビツ
トの値が変わることもあるので３０ビツトの新しいブロ
ックの値をａｌ、・・・・’３０で表すことにする。

ｎｓ・・・・ｎ　およびα−５・・・・ａＯを先行ブロ
ックの最後のディジット（前述の終端部）であるとする
と、ｎ−５・・・・ｎ□、ｎｌ・・・・ｎ６の各々の値
に対し１　ａ−５°””０−’１　　’２・・ａｌ・・
・・ａ６に関して２つの選択が存在する。便宜上、これ
ら２つの選択を＠０＃および′１”で区別する。選択″
０”は変更の前後で同じパリティを有する場合であシ：
ａ−５＋・・・・十（ｌｏ＋　１１　＋１２＋α１＋・
・・・＋’６””−５＋・・・・＋ｎｏ＋ｎ１十ｎ６（
モジュロ２）、選択“１＃は変更の前後でパリティが異
なる場合である。パリティの変化はチャージ累積方向性
の変化と一致する。すなわち、選択″″１＃はチャージ
累積の方向を変える場合であシ、選択”０″はチャージ
累積の方向を維持する場合である。

以下に必要な幾つかの定義を列挙する。

シーケンスＸ１Ｘ２・・・・Ｘｎで累積されるチャージ
は、仮シにＸｌを書き込む前に累積されたチャージがゼ
ロであシそれが増加するものとすれば、シーケンスＸ　
・・・・Ｘ　を書き込んだ後の累積的ｎ なチャージである。そこで任意のストリングＸに対して
（ただしφは空のス）　ＩＪングである）：チャージ（
φ）＝０ チャージ（０，Ｘ）＝１＋チャージ（Ｘ）チャージ（１
，Ｘ）＝−１−チャージ＜Ｘ＞と表すことにする。

６チヤージ（０，Ｘ）　＝　１＋チヤージ（Ｘ）＃はチ
ャージ（Ｘ）の累積の方向性を維持する場合、１チヤー
ジ（１，Ｘ）＝−１−チャージ（Ｘ）”はチャージ（Ｘ
）の累積の方向性を変える場合のそ、れぞれの累積チャ
ージである。

所与の値ｎｓ・・・・ｎ□、ｎｌ・・・・ｎ６に対して
、選択０の場合のストリングをα９５・・・・ａ８゜ｒ
９ｒ９．α？・・・・α２と表し、選択１の場合のスト
リングをａ−Ｌｌ・・ａ己、ｒ１ｒ３．ａｌ・・・・ａ
λと表す。

さらにｅＯがシーケンスａ９３・・・・ａ８．ｒ’ｉ’
ｒ９．α９・・・・ａｒｉの累積チャージを表すものと
する。肩数字０はインデックスである（指数ではない）
。同様に０１がシーケンスａ１　・・・・αトｒ？ｒ、
４・、ａｌ・・・・αＡの累積チャージを表すものとす
る。ここでさらに変数ｎを用いてｅｏ（ｎ）がたとえば
ブロックｎとブロックｎ＋１との境界のところで計算さ
れるものであるように、変数ｎはこの関数の計算の行わ
れる場所を示すものとする。ｅ（ｎ）はｎ番目のブロッ
クの終端部の最後の４ピツトのところの累積的なチャー
ジを表し、ｒ（ｎ）はそのときのチャージ累積の方向性
（＋１−！たは−１）を表すものとする。

エンコーダをたとえばＰＬＡまたは実時間計算機で実現
すれば、そのエンコーダは２つの量Ｅ（ｎ）＝（ｅｏ（
ｎ）＋ｅ１（ｎ））／２およびＦ（ｎ）＝（ｅｏ（ｎ）
−ｓｌ（ｎ））／２を利用するものである。

ｍ（ｎ）はブロックｎにおけるシーケンスｎ５・・・・
”２６の累積チャージを表すものとする。

８はｎ−３・・・・ｎｏ、ｎｌ・・・・ｎ４のパリティ
を表すものとする。たとえばこのシーケンスア１の個数
が偶数なら３＝＋１とし、それが置数なら５＝−１とす
る。これはα旦、・・・・・−α８．、ｒ’ｉ’ｒＦ、
ａ？・・・・α２のパリティと同じである。同様Ｋｔが
シーケンスα５・・・・α２６のパリティを表すものと
する。

ｎ〉０に対し、ｄ（”　）　＝　ｃ　（ｎ　）　＋　ｒ
　（ｎ　）Ｅ（ｎ）とする。かくしてｄ（ｒｒ＋））ま
ブ日ツクｎ十′１の始端部の最初の４ピツトのところの
累積的なチャージに関する２つの可能な値についての平
均を表す。これら２つの可能な値はブロックｎとブロッ
クｎ＋１との間の選択“０＃および“１＃にそれぞれ対
応するものである。

Δ（ｎ）＝ｒ（ｎ−１）Ｆ（ｎ−１）＋ｒ（ｎ−１）ｓ
（ｎ−１）ｍ（ｎ） ＋ｒ（ｎ−１）ｓ（ｎ−ｊ＞ ｔ（ｎ）Ｅ（ｎ）と定める。

もしブロックｎ−１，１間で選択０が行われているなら
ｄ（ｎ）＝ｄ（ｎ−１）十Δ（ｎ）であυ、逆に選択１
が行われているならａ（ｎ）＝ｄ（ｎ−１）−Δ（ｎ）
であることに留意されたい。

さらに、選択０ならｒ（ｎ）＝ｒ（ｎ−１）ｓ（ｎ−１
）ｔ（ｎ）であり、選択１ならｒ（ｎ）＝−ｒ　（ｎ−
１）　ｓ　（ｎ−１）　ｔ　（ｎ　）である。

選択１の場合を考える。そうすると、ｄ（ｎ）＝ｄ　（
ｎ−１）−ｒ　（ｎ　−１）　Ｆ　（ｎ−１）−ｒ（ｎ
−１）ｓ（ｎ−１）ｍ（ｎ）　−ｒ（ｎ−１）ｓ（ｎ−
１）ｔ（ｎ）Ｅ（ｎ）である。第１項は、ｄ（ｎ−１）
＝ｃ（ｎ−１）＋ｒ（ｎ　　１）Ｅ（ｎ−１）＝ｅ（ｎ
　　１）＋ｒ（ｎ−１）（ｅＯ（ｎ−１）十ｅ１（ｎ　
　１　）　）／２である。第２項は、−ｒ　（ｎ−１）
　Ｆ　（ｎ−１）＝−ｒ（ｎ−１）（ｅＯ（ｎ７１　）
−ｅ　’　（ｎ−１））／２である。

したがってｅＯ（ｎ−１）が相殺されるので、ｒ（ｎ−
１）ｅ’　　（ｎ−１）は選択１の下でのαユ。

・・・・−ａ、　　ｒＬ　　ｒＬ　　α１・−・・αＪ
の１０ビツトの実際の累積チャージの寄与度を与える。

第３項は正しい符号を有するｎ番目のブロックのビット
５ないし２６の寄与度を与える。最後の項はｒ（ｎ）Ｅ
（ｎ）である。したがって最初の３項はｎ番目のブロッ
クの終端部の最後の４ピツトのところの累積的なチャー
ジ（すなわちＣ（ｎ））を与えるもので、最終項がこれ
を補正するものである。

ｄ（ｎ）の絶対値を最小にするため、ブロックｎ　−１
，１間の選択を０″または１１ｎとする。

ｄ（ｎ−１）およびΔ（ｎ）が同じ符号なら１″を選択
しくｄ（ｎ−１）からΔ（ｎ）を減することによってそ
の大きさを減らすため）、ｄ（ｎ−１）およびΔ（ｎ）
の符号が異なれば”０”を選択する。ｄ（ｎ−１）およ
びΔ（ｎ）の一方が値０を有するなら、どちらでも選択
できる。

Δ（ｎ）には限界があることに留意されたい；その絶対
値ば１９を超えることはできない。

このため、ｄ（ｎ）にも限界があ）、その絶対値は１９
を超えることはできない。というのは、もしそうでなけ
れば、ｄ（ｎ）が１９を超えた最初のとき、１△（ｎ）
１≦１９であることから１ｄ（ｎ−１）ｌが１ｄ（ｎ）
ｌよシ大きくなってしまうかまたはｄ（ｎ−１）と〔ｄ
（ｎ）−ｄ（ｎ）−ｄ（ｎ−１）］の符号が同じになっ
てしまうからである。前者はＩｄ（ｎ）Ｉが１９を超え
る最初の値であることから不可能であシ、後者は上記選
択が′０”または′１＃であることから不可能である。

任意の時間における実際の累積的チャージは最も近いブ
ロックの境界のところのｄ（ｎ）の値に“近い”。した
がってこれは３０に制限される。

下記の第１表は、連続する２つのブロックの前半のブロ
ックの終端部のビットと後半のブロックの始端部のビッ
トが、エンコーダ２６によってどのように変換されるの
かを示すものである。左の列が変換前の状態、中央の列
がパリティ変更なしくすなわち、チャージ累積方向維持
）の場合の変換後の状態、右の列がパリティ変更あシ（
すなわち、チャージ累積方向反転）の場合の変換後の状
態をそれぞれ表す。表かられかるようにこの変換は、ブ
ロック間へのビット挿入を伴い且つ必要に応じて終端部
および始端部の所定のビットを変更するものである。前
述の如（ａＲＬＬコードであヘ　ヤｊ −〇−〇− ロロロロロ ロロロロロ ロー〇−ロ ロー〇、ロ　轡−・ ロロロロロ　、ＣＩＩ＋ ローローロ ー　。。。。　　＃ｉ州 ｊ　＠　足　シ Ｐ６噂哨　ヘロへ　　め哨　　ロヘ　　　ヘ　　　−１
１１１＋　　　　　　　　　　　　　　　　　　　１０
ロロｖ＋？　Ｆ！−一〇ロ　　−−−　　　　　ロロロ
　１−ｑ−一ロロロロロロ―ロ　　ロロロ　　　　　ロ
ロロ　州ロロロロロロ―−−〇ロ　　−ロー　　　　　
〇〇ロロ　　　　　　　ロロロ デコーダ３２はエンコーダ２６によって所定の変換のな
されたコードからもとのＲＬＬコードを復元する。それ
は、３０個のデータビットと２個の挿入ビットから成る
３２ビツトのブロックａ１ａ２°””２９　”３０　　
ｒｌ　ｒ２を受け取って、それを３０ビツトのＲＬＬコ
ードｎ１ｎ２°””２９　”！１０ に変換するものである。ただし下記の如く中央の２２ビ
ツトは変更されない。

ｎｋ＝αに％　ｋ＝５．６、・・・・２６前掲の第１表
に示した如く、特定のものに対しては、始端部４ビツト
および終端部の４ビツトにおいて変更が行われる場合も
ある。１つのブロックの始端部（または終端部）の４ビ
ツトにおける変更はそのブロックの最初（または最後）
の６ビツトおよび先行（または後続）のブロックの最後
（または最初）の６ピツトに依存する。すなわち、”−
５“−４”−３”−２”−１’０ が、 ｎ　　３ｎ　　ｚｎ　　１　　ｎＯ”１”２ｎ３を定め
る。

変更の規則は以下の第３表で与えられ 第 “−５ａ−４“−３ａ−２″−１”０・ｒ１ｒ２・１“
１、−一、１ １、−一、１ １０１００１、−−．１０ ＱＯｌ、−−，１０ ００１、−−，１０ １０１，０００，−−，００ １０１００１、−−，１０ ｏｏｏ、−−、ｏ。

る。ここに示す以外のものは変更を受けない。

３表 ２”３”４“５″６　　”−３ｎ−２”−１”Ｏ°ｎ１
ｎ２ｎ３ｎ４０・ ・０ Ｑ　　　　　、−−−０ ０・−１ ０１０１、−１ 変更なしの場合も含めて、これらの変更を実行する論理
機能は下記の通シである。

ｎｏ＝ａＯ“１　ｎ１＝“０″１ ｎ−３＝“−３″−５“Ｏ”１“２ ｎ４＝“４ａ−２“０“１′６ ｊｌ−＝１１　２　ａ　ｏ　ａ　１　ｅｌ　１ｇ１４１
１６α−５”−３”−１’０　”１　’２　”３Ｖ”−
１”２　＝’−５”−３”Ｏ”１　”３Ｖ”−２ｇ−１
ａ　ｏ　Ｅｌ　１６２　ｅｌ　４ａ　６Ｖａ　２以上の
数学的な式で記述されるプロセスは第５図に示すデコー
ダ３２で実現される。ＤＣ成分の除去されたコードは通
信リンク３０からデコーダ３２の入力レジスタ９６に印
加される。デコーダ３２はさらに出力レジスタ９Ｂ、Ａ
ＮＤゲート１００．１０２．１０４、・・・・、１１４
、ＯＲゲート１１６．１１８を有する。これらのＡＮＤ
ゲートへの入力信号は入力レジスタ９６から供給される
。ＯＲゲートにはそれぞれ３つの入力信号が供給される
。そのうちの２つはＡＮＤゲートからのもので、もう１
つは入力レジスタ９６からのものである。入力レジスタ
９６とゲートとの間の接続は上記の式に従う。−例をあ
げれば、最後の式はＡＮＤゲート１１０および１１２な
らびにＯＲゲート１１８によって実現される。

本実施例に基づくコードでは誤シ伝搬が制限される。本
実施例に基づくコードにおいて１つのビットに誤シが生
じた場合、ＲＬＬコードにおいては誤シはわづか８つで
ある。ところで前掲の米国特許第４４１３２５１号に説
明されているデコーダは６ビツトの誤り伝搬を有する。

本実施例に基づくコードがデコーダ３２によってＲＬＬ
コードにデコードされさらにデコーダ３４によってもと
のデータにデコードされた場合、誤シ伝搬は再び制限さ
れる。本実施例に基ずくコードにおいて１つのビットに
誤シが生じた場合、最終のデータビットにおいてはわず
か１０個の誤〕しか発生しない。

他の実施例によれば、チャージ累積の方向を反転するか
否かに関する判断のプロセスは第１図および第４図を参
照して説明したのとは別のやシ方で実現することもでき
る。符号検出器７０を介してカウンタ５０を論理ユニッ
ト６８に接続する代わシに、ライン１２０を介してカウ
ンタ５０をコード変更部６６の平均化ユニット８８に接
続することができる。そうすると平均化ユニット８８は
ライン９２および９４の各々の信号とカウンタ５０のカ
ウント値とを合計してそのコードの全体のブロック（両
端部の可能な変更を含む）の期間に生ずる全体の累積チ
ャージを供給することになる。

この場合、平均化ユニット８８の回路構成を、２つの信
号の平均を符号検出器９０に印加する代わシに平均化ユ
ニット８８が２つの信号の大きい方（絶対値で）だけを
符号検出器９０に印加するように変更する。符号検出器
９０は符号検出器７０の代わシに接続されて、コード変
更部６６による変更の後現在のブロックから得られる可
能最大のチャージ累積の符号を供給する。

以上に説明した実施例およびそのコーディングプロセス
は、コード化された信号をＤＣ成分に応答しない通信リ
ンクを介して伝送できるように、また、コード化された
信号を磁気媒体に記憶できるようにＤＣ成分の平均値を
ゼロにする有益なＲＬＬコードを提供する。これまでの
説明では例として（１，７）コードを取シ扱ったが、本
発明は、論理的な１の間に置くことのできる論理的な０
の数について他の制限を与えるコードにも適用できるこ
とは言うまでもない。

Ｆ０発明の詳細 な説明したように本発明によれば、ランレングス制限コ
ードのＤＣ成分が除去されるので磁気媒体への歪の少な
い記録、および通信リンクを介する歪の少ないデータ伝
送が可能となる。

【図面の簡単な説明】

第１図は本発明の詳細な説明に供する図、第２図は本発
明を適用することのできる通信システムの構成を示す図
、第３図は同じ長さを有する３０ビツトのブロックおよ
び３２ビツトのブロックのタイミングを示す図、第４図
は第１図に示したエンコーダ２６におけるコード変更部
６６の実施例を示す図、第５図は第２図に示した通信シ
ステムにおけるデコーダ３２の実施例を示す図である。 出願人　　インターナシラカル・ビジネス・マシ―Ｚズ
・コ一幀々→ダン代理人　弁理士　　頓　　　宮　　　
孝　　　−（外１名） モーケ 第４図 コーＦ＊臣郁６６

Claims (1)

1. 【特許請求の範囲】 （ａ）所定のランレングス制限および所定の形式を有す
   るコードの連続的なブロックを受け取るステップと、 （ｂ）前記ブロックの各々を検査してチャージの累積を
   判定するステップと、 （ｃ）前記ランレングス制限を維持しながら、現ブロッ
   クの前に累積されたチャージを相殺するよう前記現ブロ
   ックにおけるチャージの累積の方向を変えるステップと
   、 を有することを特徴とする、ランレングス制限コードに
   おけるＤＣ成分を除去する方法。