KR0135793B1

KR0135793B1 - (4,20)런렝쓰 리미티드 코드 생성방법 및 장치

Info

Publication number: KR0135793B1
Application number: KR1019940031848A
Authority: KR
Inventors: 이재홍; 김민구; 옥광만; 이윤우
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1994-11-29
Filing date: 1994-11-29
Publication date: 1998-05-15
Also published as: US5812073A; JP2887227B2; JPH08161833A; KR960019244A

Abstract

본 발명에 의한 (4, 20) RLL 코드 생성방법 및 장치에서 생성된 변조코드의 검출창폭은 기존의 (1, 7) RLL 변조코드(2/3Tb)에 비하여 46% 감소한 반면 기록밀도비는 37% 증가함으로써 기존의 (1, 7) RLL 변조코드보다 고밀도의 기록이 가능하고, 스펙트럼이 (1, 7) RLL 변조코드에 비해 저주파 대역에 집중해 있기 때문에 높은 신호대 잡음비(SNR)를 갖게 된다. 또한, 가변부호어길이를 갖는 VFM과는 달리 고정보호어길이의 변조코드이므로 엔코더와 디코더의 하드웨어 구현이 용이하다.

Description

(4, 20) 런렝쓰 리미티드(RLL) 코드 생성방법 및 장치

제1도는 본 발명에 의한 (4,20) RLL 코드 생성장치의 개략적인 구성을 나타낸 블럭도.

제2도는 제1도에 도시된 엔코더의 상세블럭도.

제3도는 제2도에 도시된 엔코더에 있어서 d=4를 위반하는 코드가 발생하였을 경우 그 코드를 대치코드인 코드2로 바꿔주기 위한 대치제어신호 발생부의 상세회로도.

제4도는 제1도에 도시된 디코더의 상세블럭도.

제5도는 제4도에 도시된 디코더에 있어서 대치된 코드가 발생하였을 경우 그 코드를 원래코드인 코드2로 바꿔주기 위한 대치제어신호 발생부의 상세회로도.

본 발명은 광자기디스크 시스템에 적합한 런렝쓰 리미티드(Run-Length Limited ; 이하 RLL이라 약함) 코드 생성방법 및 장치에 관한 것으로서, 특히 인접하는 1 사이에 최소한 4개의 0과 최대 20개의 0을 갖는 코드를 발생시키며, 4개의 데이타 비트를 11개의 코드 비트로 생성하기 위한 (4, 20) RLL 코드 생성방법 및 장치에 관한 것이다.

자기디스크나 테이프 또는 광자기 디스크와 같은 기록매체에 높은 기록밀도로 데이타를 기록하기 위한 다양한 방법들이 연구/개발되고 있는데, 이 중 한가지로서 여러가지 RLL 코드가 개발되었다. RLL 코드는 코드 비트 시퀀스에서 인접하는 1 사이에 반드시 특정 갯수의 0이 존재하는 코드인데, 이 수는 심볼간 간섭(Inter Symbol Interference)를 방지하기 위해서 최소한 d 갯수만큼 존재해야 하며, 셀프-클러킹(self-clocking)을 위해서 최대 k를 넘어서는 안된다. 이러한 형태의 코드를 (d,k) RLL 코드라고 한다. 이 RLL 코드는 m개의 데이타 비트를 n개의 코드 비트로 맵핑하는데 이때 m과 n은 mn인 조건을 만족해야 하며, 밀도비(DR)는 m X (d + 1) / n 으로 정의된다.

한편, (1, 7) RLL 변조코드는 채널용량의 한계에 매우 가까이 근접해 있는데 이는 (1, 7) RLL 변조코드가 매우 효율적인 것을 의미한다. 그러나, (1,7) RLL 변조코드의 DR은 4/3 이므로 자기디스크나 테이프 시스템에는 적합하나 고밀도의 광자기디스크 시스템에 사용하기에는 기록밀도비가 다소 낮은 문제점이 있다.

반면, 소니사에서 개발한 컴팩트디스크 시스템용 VFM(Variable Five Modulation) 변조코드는 부호화율이 2.5, DR이 2.0의 가변부호어길이의 (4,22,2,5;5) Rll 변조코드인데, 이 코드는 d 증가에 따른 검출창폭 감소를 보완하기 위해서 기존의 레이저에 비해 파장이 짧은 SHG 녹색 레이저와 NA가 높은 범위를 사용하여 채널의 차단주파수를 기존의 CD 시스템의 2배 가까이 증가시켰다. 또한, 우수한 성능의 등화기와 검출기를 사용하고 CD 시스템에 지닌 높은 CNR 특성을 이용하여 검출창폭 감소에 따른 문제점을 해결하였다. 그러나 이 VFM 변조코드는 가변부호어길이의 변조코드이며 재생전용 변조코드로 높은 CNR이 확보되어야만 하기 때문에 기록/재생용의 광자기디스크 시스템에는 적절하지 못한 단점이 있다. 또한, 가변부호어길이의 변조코드이므로 하드웨어 구현이 용이하지 못한 단점이 있다.

따라서 광자기디스크 시스템을 위한 변조코드는 (1, 7)과 (4, k) RLL 변조코드 사이에서 양자를 보완하고 광자기디스크 시스템 채널의 주파수 특성을 반영하여야 한다.

따라서 본 발명의 목적은 상기 (1, 7) RLL 코드와 VFM 변조코드의 단점을 극복하기 위해서 기록밀도비(DR)는 20/11로 높이고, 고정부호어길이 변조코드로 하여 엔코더와 디코더의 하드웨어 구현을 용이하도록 하기 위한 (4, 20) RLL 코드를 생성하기 위한 방법을 제공하는데 있다.

본 발명의 다른 목적은 상기 RLL 코드 생성방법을 실현하는데 가장 적합한 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 RLL 코드 생성방법은 부호어 시퀀스에서 1과 1 사이에 최소 4개 이상의 0과 최대 20개 이하의 0을 갖는 (4, 20) RLL 변조코드에 있어서,

4비트 단위로 공급되는 소스 데이타 시퀀스를 11비트의 채널 데이타 시퀀스로 변환하여 소정의 기록매체에 저장되는 엔코딩과정 ; 및

상기 기록매체로부터 재생된 11비트의 채널 데이타 시퀀스를 4비트의 소스 데이타 시퀀스로 변환하는 디코딩과정을 포함하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위하여 본 발명에 의한 RLL 코드 생성장치는 부호어 시퀀스에서 1과 1 사이에 최소 4개 이상의 0과 최대 20개 이하의 0을 갖는 (4, 20) RLL 변조코드에 있어서,

4비트 단위로 공급되는 소스 데이타 시퀀스를 11비트의 채널 데이타 시퀀스로 변환하여 소정의 기록매체에 저장되는 엔코더 ; 및

상기 기록매체로부터 재생된 11비트의 채널 데이타 시퀀스를 4비트의 소스 데이타 시퀀스로 변환하는 디코더를 포함하는 것을 특징으로 한다.

이하, 본 발명에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

RLL 변조코드가 구현가능한 변조코드가 되기 위해서는 변조코드의 부호화율 m/n은 변조코드의 채널용량보다 작아야 하며, 부호화율이 채널용량과 일치하는 변조코드가 최적의 변조코드이다. 그러나 채널용량에 매우 가까운 변조코드를 고안하는 경우, 이 변조코드는 유리수비의 부호화율을 가질 뿐 아니라 가변부호어길이 변조코드가 되므로 구현이 매우 어렵게 된다. 따라서 구현가능한 변조코드의 부호화율은 정수비가 되어야 하고 고정부호어길이 변조코드가 되어야 한다. (d, ∞) RLL 변조코드의 채널용량(C)은 0.4056이며, 이러한 제한 조건에서 d=4를 만족하는 부호화율은 4/10, 4/11, 4/12, ... 등이 있다.

다음 표1은 11비트로 구성되며 단일 부호어내에서 d=4를 만족하는 (4, 20) RLL 변조코드의 부호화표를 나타낸다.

표1에 나타난 부호어들은 하나의 부호어 내에서 d=4인 조건을 만족하나 서로 다른 부호어들이 연접할 때는 d=4의 제한조건을 위반하는 경우가 발생한다. 다음 표2는 제한조건 d=4를 위반하는 3가지 경우에 대한 대치표를 나타낸 것이다. 즉, 이 대치표를 이용하여 주어진 부호어 시퀀스를 새로운 부호어 시퀀스로 대치하도록 한다. 표2에서 pk ( 여기서 1≤k≤11)는 두개의 부호어 Ci와 Cj가 연접할 때, 선행하는 부호어 Ci에서 부호어를 구성하는 배트들의 위치를 나타내며, s1 (여기서 1≤1≤11)은 후속하는 부호어 Cj에서 부호어를 구성하는 각 비트들의 위치를 나타낸다. 또한, 'x'는 1 또는 0이 될 수 있는 don't care 비트를 나타낸다.

한편, 표2의 각 대치규칙은 다음과 같다.

규칙 I

p9, p10, p11 : 1 0 0 → 0 0 1

s1 ... s11 s*1 ... s*11

c5 : 01000 000000 → 00001 000000

c12 : 01000 001000 → 00000 100000

c14 : 01000 000100 → 00000 010000

규칙 II

p9, p10, p11 : 1 0 0 → 0 1 0

s1 ... s11 s*1 ... s*11

c6 : 10000 000000 → 00010 000000

c10 : 10000 100000 → 00001 000000

c15 : 10000 001000 → 00000 100000

c16 : 10000 000100 → 00000 010000

규칙 III - 1 d3=0 인 경우

p7, p8, p9, p10, p11 : 0 1 0 0 0 → 1 0 0 0 0

s1 ... s11 s*1 ... s*11

c6 : 10000 000000 → 01000 000000

c10 : 10000 100000 → 00100 000000

c15 : 10000 001000 → 00010 000000

c16 : 10000 000100 → 00001 000000

규칙 III-2 d3=1 인 경우

p7, p8, p9, p10, p11 : 0 1 0 0 0 → 1 0 0 0 0

p3 : 1 → 0

s1 ... s11 s*1 ... s*11

c6 : 10000 000000 → 10000 100000

c10 : 10000 100000 → 10000 010000

c15 : 10000 001000 → 00000 100000

c16 : 10000 000100 → 00000 010000

제1도는 본 발명에 의한 RLL 코드 생성장치의 구성을 나타낸 블럭도이다.

제1도에 도시된 RLL 코드 생성장치는, 크게 소스(10), 엔코더(12)와 디코더(14)로 구성된다.

구성에 따른 동작을 살펴보면, 소스(10)로 부터 4비트 단위로 공급되는 데이타 시퀀스는 엔코더(12)로 공급되고, 엔코더(12)에서 11비트의 채널 데이타 시퀀스로 바뀐다. 이때 채널 데이타 시퀀스는 d=4와 k=20를 만족하는 데이타 시퀀스가 된다. 이 채널 데이타 시퀀스는 광자기디스크와 같은 저장매체에 기록되었다가 재생되는데, 재생된 11비트의 채널 데이타 시퀀스는 디코더(14)에 공급되고, 디코더(14)에서 4비트의 소스 데이타 시퀀스로 바뀌게 된다.

제2도는 제1도에 도시된 엔코더(12)의 상세블럭도로서, 크게 입력되는 4비트의 소스 데이타 시퀀스를 11비트의 채널 데이타 부호어(S)로 변조하기 이한 변조수단 예컨데 코드1 롬(21)과, 코드 1롬(21)에서 변조된 11비트의 채널 데이타 부호어에 d=4를 위반하는 경우가 있는지를 검사하여, 위반한 경우에 대하여 소정의 대치규칙에 의해 부호어를 대치하여 출력하기 위한 부호어 대치수단(200)으로 구성된다.

또한, 부호어 대치수단(200)은 래치(22, 30), 코드2 대치제어신호 발생부(23), P^*제어신호 엔코더(24), S^*제어신호 엔코더(25), P^*코드2 롬(26), S^*코드2 롬(27), 제1 내지 제3멀티플렉서 (28, 29, 31)로 구성된다.

제3도는 제2도에 도시된 엔코더(12)에 있어서 d=4를 위반하는 코드가 발생하였을 경우 그 코드를 대치코드인 코드2로 바꿔주기 위한 대치제어신호 발생부(23)의 상세회로도로서, 선행코드(P코드) 제어신호 발생기(33), 후행코드(S코드) 제어신호 발생기(34)와 선택신호 발생기(35)로 구성된다.

제1도에 도시된 엔코더(12)의 동작을 제2와 제3도를 참조하여 설명하면 다음과 같다.

제2도에 있어서, 입력되는 4비트의 소스 데이타 시퀀스가 래치(20)를 통해 코드1 롬(21)을 거치면서 11비트의 채널 데이타 부호어(S)로 변조되어 코드2 대치제어신호 발생부(23)와 제2멀티플렉서(29)로 공급된다. 한편, 래치(22)를 거친 11비트의 채널 데이타 부호어(P)는 코드2 대치제어신호 발생부(23)와 제1멀티플렉서(28)로 공급된다.

코드2 대치제어신호 발생부(23)에서는 코드1 롬(21)에서 출력되는 11비트의 채널 데이타 부호어(S) 중 5비트와 래치(22)에서 출력되는 채널 데이타 부호어(P) 사이에 d=4를 위반하는 경우가 있는지를 검사하여, 위반하지 않았을 경우에는 채널 데이타 부호어(S)를 그대로 출력한다. 한편, 위반하였을 경우에는 상기 표2와 같은 대치규칙에 의해 부호어를 대치하기 위한 제어신호를 발생한다.

코드2 대치제어신호 발생부(23)를 제3도를 참조하여 좀 더 상세히 설명하면, P코드 제어신호 발생기(33)에서는 P코드를 대치하기 위한 제어신호 EIp,...,EIIIp2를 발생시키고, S코드 제어신호 발생기(34)에서는 S코드를 대치하기 위한 제어신호 EIs1,...EIII-2s4를 발생시키고, 선택신호 발생기(35)에서는 코드1 롬(21)에서 출력되는 채널 데이타 부호어(s)와 래치(22)에서 출력되는 채널 데이타 부호어(P)사이에 있어서 d=4의 위반여부에 따른 선택신호(SEL)를 발생하여 제1 및 제2멀티플렉서 (28,29)로 인가한다.

코드2 대치제어신호 발생부(23)에서 발생된 제어신호는 각각 P^*제어신호 엔코더(24)와 S^*제어신호 엔코더(25)에서 엔코딩되어 P^*코드2 롬(26)과 S^*코드2 롬(27)의 어드레스로 입력된다.

상기 각각의 어드레스에 대응하여 P^*코드2 롬(26)과 S^*코드2 롬(27)으로 부터 독출되는 대치 부호어는 각각 제1멀티플렉서(28)와 제2멀티플렉서(29)로 인가된다.

제1멀티플렉서(28)에서는 코드2 대치제어신호 발생부(23)에서 출력되는 선택신호(SEL)에 따라서 래치(22)에서 출력되는 채널 데이타 부호어(P)와 P* 코드2 롬(26)에서 출력되는 채널 데이타 부호어( P^*) 중 하나를 선택하여 제3멀티플렉서(31)로 출력한다.

제2멀티플렉서(29))에서는 코드2 대치제어신호 발생부(23)에서 출력되는 선택신호(SEL)에 따라서 코드1 롬(21)에서 출력되는 채널데이타 부호어(S)와 S^*코드2 롬(27)에서 출력되는 채널 데이타 부호어( S^*) 하나를 선택하여 래치(30)를 통해 제3멀티플렉서(31)로 출력한다.

제3멀티플렉서(31)에서는 제1멀티플렉서(28)에서 출력되는 P코드와 래치(30)에서 출력되는 S코드 중 하나를 선택하여 11비트의 채널 데이타 시퀀스로 출력한다.

제4도는 제1도에 도시된 디코더(14)의 상세블럭도로서, 크게 11비트의 채널 데이타 부호어에 소정의 대치규칙에 의해 대치된 코드인지를 검사하여, 대치한 경우에 대하여 원래의 부호어로 대치하여 출력하기 위한 부호어 대치수단(400)과, 부호어 대치수단(400)에서 출력되는 11비트의 채널 데이타 시퀀스를 4비트의 소스 데이타 부호어로 복조하기 위한 복조수단 예컨데 코드1 롬(51)으로 구성된다.

또한, 부호어 대치수단(400)은 래치(40, 41, 49), 코드2 대치제어신호 발생부(42), P^*제어신호 엔코더(43), S^*제어신호 엔코더(44), P^*코드2 롬(45), S^*코드2 롬(46), 제1 내지 제3멀티플렉서(47, 48, 50)로 구성된다.

제5도는 제4도에 도시된 디코더(14)에 있어서 대치된 코드가 발생하였을 경우 그 코드를 다시 원래코드인 코드2로 바꿔주기 위한 제어신호 발생부(42)의 상세회로도로서, P코드 제어신호 발생기(52), S코드 제어신호 발생기(53)와 선택신호 발생기(54)로 구성된다.

제1도에 도시된 디코더(14)의 동작을 제4와 제4도를 참조하여 설명하면 다음과 같다.

제4도에 있어서, 저장매체(미도시)로부터 재생되는 11비트의 채널 데이타 시퀀스가 래치(40)를 통해 코드2 대치제어신호 발생부(42)와 제2멀티플렉서(48)로 공급된다. 한편, 래치(41)를 거친 채널 데이타 부호어(P)는 코드2 대치제어신호 발생부(42)와 제1멀티플렉서(47)로 공급된다.

코드2 대치제어신호 발생부(42)에서는 래치(40)에서 출력되는 채널 데이타 부호어(S) 중 7비트와 래치(41)에서 출력되는 채널 데이타 부호어(P)로부터 표2에서 나타난 바와 같은 규칙 I 에서 규칙 III-2 까지의 각각의 규칙에 의해 대치된 코드인지를 검사하여, 이러한 코드들에 의해 대치된 코드라는 것이 판명되면 이를 다시 원래의 코드로 바꿔주기 위한 제어신호를 발생한다.

코드2 대치제어신호 발생부(42)를 제5도를 참조하여 좀 더 상세히 설명하면, P코드 제어신호 발생기(52)에서는 P코드를 대치하기 위한 제어신호 EIp,...,EIIIp2를 발생시키고, S코드 제어신호 발생기(53)에서는 S코드를 대치하기 위한 제어신호 E I s 1, .... EIII-2s4를 발생시키고, 선택신호 발생기(54)에서는 래치(40)에서 출력되는 채널 데이타 부호어(S) 중 7비트와 래치(41)에서 출력되는 채널 데이타 부호어(P)로부터 표2에서 나타난 바와 같은 규칙 I 에서 규칙 III-2까지의 각각의 규칙에 의해 대치된 코드인지의 여부에 따른 선택신호(SEL)를 발생하여 제1 및 제2멀티플렉서(47, 48)로 인가한다.

코드2 대치제어신호 발생부(42)에서 발생된 제어신호는 각각 P^*제어신호 엔코더(43)와 S^*제어신호 엔코더(44)에서 엔코딩되어 P^*코드2 롬(45)과 S^*코드2 롬(46)의 어드레스로 입력된다.

상기 각각의 어드레스에 대응하여 P^*코드2 롬(45)과 S^*코드2 롬(46)으로 부터 독출되는 대치 부호어는 각각 제1멀티플렉서(47)와 제2멀티플렉서(48)로 인가된다.

제1멀티플렉서(47)에서는 코드2 대치제어신호 발생부(42)에서 출력되는 선택신호(SEL)에 따라서 래치(41)에서 출력되는 채널 데이타 부호어(P)와 P^*코드2 롬(46)에서 출력되는 채널 데이타 부호어 ( P^*) 중 하나를 선태갛여 제3멀티플렉서(50)로 출력한다.

제2멀티플렉서(48)에서는 코드2 대치제어신호 발생부(42)에서 출력되는 선택신호(SEL)에 따라서 래치(40)에서 출력되는 채널 데이타 부호어(S)와 S^*코드2 롬(46)에서 출력되는 채널 데이타 부호어( S^*) 중 하나를 선택하여 래치(49)를 통해 제3멀티플레서(50)로 출력한다.

제3멀티플렉서(50)에서는 제1멀티플렉서(47)에서 출력되는 P코드와 래치(39)에서 출력되는 S코드 중 하나를 선택하여 코드 1 롬(51)으로 출력한다.

코드 1 롬(51)에서는 입력된 11비트의 부호어 시퀀스를 4비트의 소스 데이타 시퀀스로 복조하여 출력한다.

본 발명에 의한 (4, 20) RLL 코드 생성방법 및 장치에서 제안한 (4, 20) RLL 변조코드의 특성변수는 다음과 같다.

d = 4, k = 20 ...(1)

m/n = 4/11 ...(2)

Tw = (4/11)Tb ...(3)

DR = 4 X 5/11 ≒ 1.82 ...(4)

d는 코드의 생성과정에서 정해진 4이다. 이 변조코드의 검출창폭은 식(3)과 식(4)에서 보듯이 기존의 (1, 7) RLL 변조코드(2/3Tb)에 비하여 46% 감소한 반면 기록밀도비는 37% 증가하였다. 따라서 기존의 (1, 7) RLL 변조코드보다 고밀도의 기록이 가능하다. 또한 본 발명이 제안한 코드의 스펙트럼이 (1, 7) RLL 변조코드에 비해 저주파 대역에 집중해 있기 때문에 광자기 디스크 시스템인 MTF(Modified Trigonometric Fuction) 채널 특성이 저역통과특성을 갖는 것을 고려할 때 (1, 7) RLL 변조코드를 사용할 때보다 높은 신호대 잡음비(SNR)를 갖게 된다.

또한, 가변부호어길이를 갖는 VFM과는 달리 고정부호어길이의 변조코드이므로 엔코더와 디코더의 하드웨어 구현이 용이하다.

Claims

부호어 시퀀스에서 1과 1 사이에 최소 4개 이상의 0과 최대 20개 이하의 0을 갖는 (4, 20) RLL 변조코드에 있어서,

4비트 단위로 공급되는 소스 데이타 시퀀스를 11비트의 채널 데이타 시퀀스로 변환하여 소정의 기록매채에 저장되는 엔코딩과정 ; 및

상기 기록매체로부터 재생된 11비트의 채널 데이타 시퀀스를 4비트의 소스 데이타 시퀀스로 변환하는 디코딩과정을 포함하는 것을 특징으로 하는 RLL 변조코드 생성방법.
부호어 시퀀스에서 1과 1 사이에 최소 4개 이상의 0과 최대 20개 이하의 0을 갖는 (4, 20) RLL 변조코드에 있어서,

4비트 단위로 공급되는 소스 데이타 시퀀스를 11비트의 채널 데이타 시퀀스로 변환하여 소정의 기록매체에 저장하기 위한 엔코더 ; 및

상기 기록매체로부터 재생된 11비트의 채널 데이타 시퀀스를 4비트의 소스 데이타 시퀀스로 변환하는 디코더를 포함하는 것을 특징으로 하는 RLL 변조코드 생성장치.
제2항에 있어서, 상기 엔코더는

입력되는 4비트의 소스 데이타 시퀀스를 11비트의 체널 데이타 부호어(S)로 변조하기 위한 변조수단 ; 및

상기 변조수단에서 변조된 11비트의 채널 데이타 부호어에 d=4를 위반하는 경우가 있는지를 검사하여, 위반한 경우에 대하여 소정의 대치규칙에 의해 부호어를 대치하여 출력하기 위한 부호어 대치수단으로 구성되는 것을 특징으로 하는 RLL 변조코드 생성장치.
제3항에 있어서, 상기 부호어 대치수단은

상기 변조수단에서 출력되는 선행 채널 데이타 부호어와 후행 채널 데이타 부호어 사이에 d=4를 위반하는 경우가 있는지를 검사하여, 위반한 경우 상기 대치규칙에 의해 부호어를 대치하기 위한 제어신호를 발생하기 위한 코드2 대치제어신호 발생부 ;

상기 코드2 대치제어신호 발생부에서 발생된 선행 대치제어신호를 엔코딩하기 위한 P* 제어신호 엔코더 ;

상기 코드2 대치제어신호 발생부에서 발생된 후행 대치제어신호를 엔코딩하기 위한 S^*제어신호 엔코더 ;

상기 P^*제어신호 엔코더에서 엔코딩된 선행 대치제어신호를 어드레스로 하고, 해당 어드레스에 저장된 선행 디치부호어를 출력하는 P^*코드2 롬 ;

상기 S^*제어신호 엔코더에서 엔코딩된 후행 대치제어신호를 어드레스로 하고, 해당 어드레스에 저장된 후행 대치부호어를 출력하는 S^*코드2 롬 ;

상기 코드2 대치제어신호 발생부에서 출력되는 선택신호에 따라서 상기 선행 채널데이타 부호어와 상기 P^*코드2 롬(26)에서 대치된 선행 체널데이타 부호어 중 하나를 선택하여 출력하기 위한 제1멀티플레서 ;

상기 선택신호에 따라서 후행 채널데이타 부호어와 상기 S^*코드2 롬에서 대치된 후행 채널데이타 부호어(S^*) 하나를 선택하여 출력하기 위한 제2멀티플렉서 ; 및

상기 제1멀티플렉서에서 출력되는 선행 채널데이타 부호어와 상기 제2멀티플렉서에서 출력되는 후행 채널데이타 부호어 중 하나를 선택적으로 출력하기 위한 제3멀티플렉서로 구성되는 것을 특징으로 하는 RLL 변조코드 생성장치
제3항에 있어서, d=4를 위반하는 3가지 경우에 대한 대치표는 댜음 표1과 같음을 특징으로 하는 RLL 변조코드 생성장치.

(표 1)

Previous Sequence(p7, p8, p9, p10, p11, s1, s2, s3) Translated Sequence(p*7, p*8, p*9, p*10, p*11, s*1, s*2, s*3) (1) x x 1 0 0 : 0 1 x x x 0 0 1 : 규칙 I (2) x x 1 0 0 : 1 x x x x 1 0 0 : 규칙 II (3) 0 1 0 0 0 : 1 x x 1 0 0 0 0 : 규칙 III-1III-2

상기 표1에서 pk (여기서 1≤k≤11)는 두개의 부호어 Ci와 Cj가 연접할 때, 선행하는 부호어 Ci에서 부호어를 구성하는 것을 비트들의 위치를 나타내며, s1 (여기서 1≤≤11)은 후속하는 부호어 Cj에서 부호어를 구성하는 각 비트들의 위치를 나타내며, 'x'는 1 또는 0이 될 수 있는 don't care 비트를 나타낸다.
제5항에 있어서, 상기 각 규칙들은 다음과 같이 나타내어지는 것을 특징으로 하는 RLL 변조코드 생성장치.

규칙 I

p9, p10, p11 : 1 0 0 → 0 0 1

s1 ... s11 s*1 ... s*11

c5 : 01000 000000 → 00001 000000

c12 : 01000 001000 → 00000 100000

c14 : 01000 000100 → 00000 010000

규칙 II

p9, p10, p11 : 1 0 0 → 0 1 0

s1 ... s11 s*1 ... s*11

c6 : 10000 000000 → 00010 000000

c10 : 10000 100000 → 00001 000000

c15 : 10000 001000 → 00000 100000

c16 : 10000 000100 → 00000 010000

규칙 III-1 d3=0 인 경우

p7, p8, p9, p10, p11 : 0 1 0 0 0 → 1 0 0 0 0

s1 ... s11 s*1 ... s*11

c6 : 10000 000000 → 01000 000000

c10 : 10000 100000 → 00100 000000

c15 : 10000 001000 → 00010 000000

c16 : 10000 000100 → 00001 000000

규칙 III-2 d3=1 인 경우

p7, p8, p9, p10, p11 : 0 1 0 0 0 → 1 0 0 0 0

p3 : 1 → 0

s1 ... s11 s*1 ... s*11

c6 : 10000 000000 → 10000 100000

c10 : 10000 100000 → 10000 010000

c15 : 10000 001000 → 00000 100000

c16 : 10000 000100 → 00000 010000
제4항에 있어서, 코드2 대치제어신호 발생부는

선행코드를 대치하기 위한 제어신호 E I p ,..., EIIIp2를 발생하기 위한 선행코드 제어신호 발생기 ;

후행코드를 대치하기 위한 제어신호 E I s 1,..., EIII-2s4를 발생하기 위한 후행코드 제어신호 발생기 ; 및

상기 변조수단에서 출력되는 선행 및 후행 채널 데이타 부호어 사이에 있어서 d=4의 위반여부에 따른 선택신호를 발생하기 위한 선택신호 발생기로 구성되는 것을 특징으로 하는 RLL 변조코드 생성장치.
제2항에 있어서, 상기 디코더는

11비트의 채널 데이타 부호어에 소정의 대치규칙에 의해 대치된 코드인지를 검사하여, 대치한 경우에 대하여 원래의 부호어로 대치하여 출력하기 위한 부호어 대치수단 ; 및

상기 부호어 대치수단에서 출력되는 11비트의 채널 데이타 시퀀스를 4비트의 소스 데이타 부호어로 복조하기 위한 복조수단으로 구성되는 것을 특징으로 하는 RLL 변조코드 생성장치.
제8항에 있어서, 상기 부호어 대치수단은

선행 채널 데이타 부호어와 후행 채널 데이타 부호어 사이에 대치된 코드가 있는지를 검사하여, 대치된 코드가 있는 경우 대치부호어를 원래의 부호어로 대치하기 위한 제어신호를 발생하기 위한 코드2 대치제어신호 발생부 ;

상기 코드2 대치제어신호 발생부에서 발생된 선행 대치제어신호를 엔코딩하기 위한 P^*제어신호 엔코더 ;

상기 코드2 대치제어신호 발생부에서 발생된 후행 대치제어신호를 엔코딩하기 위한 S^*제어신호 엔코더 ;

상기 P^*제어신호 엔코더에서 엔코딩된 선행 대치제어신호를 어드레스로 하고, 해당 어드레스에 저장된 선행 대치부호어를 출력하는 P^*코드 롬 ;

상기 S^*제어신호 엔코더에서 엔코딩된 후행 대치제어신호를 어드레스로 하고, 해당 어드레스에 저장된 후행 대치부호어를 출력하는 S^*코드2 롬 ;

상기 코드2 대치제어신호 발생부에서 출력되는 선택신호에 따라서 상기 선행 채널데이타 부호어와 상기 P^*코드2 롬(26)에서 대치된 선행 채널데이타 부호어 중 하나를 선택하여 출력하기 위한 제1멀티플렉서 ;

상기 선택신호에 따라서 후행 채널데이타 부호어와 상기 S^*코드2 롬에서 대치된 후행 채널데이타 부호어( S^*) 하나를 선택하여 출력하기 위한 제2멀티플렉서 ;및

상기 제1멀티플렉서에서 출력되는 선행 채널데이타 부호어와 상기 제2멀티플렉서에서 출력되는 후행 채널데이타 부호어 중 하나를 선택적으로 출력하기 위한 제3멀티플렉서로 구성되는 것을 특징으로 하는 RLL 변조코드 생성장치.