JPH05235920A - 同期化方法及びこの方法を実施する回路配置 - Google Patents
同期化方法及びこの方法を実施する回路配置Info
- Publication number
- JPH05235920A JPH05235920A JP4222912A JP22291292A JPH05235920A JP H05235920 A JPH05235920 A JP H05235920A JP 4222912 A JP4222912 A JP 4222912A JP 22291292 A JP22291292 A JP 22291292A JP H05235920 A JPH05235920 A JP H05235920A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- sequence
- bit
- word
- codeword
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 ３ビットコードワードの明瞭な同期化を行う
ランレングス−制限（１．７）−コードの他の同期化方
法を提供せんとするものである。 【構成】 ２／３のコード比を有するランレングス−制
限（１．７）−コードのワード同期化を行うに当たり、
３ビット幅のコードワードのビット直列シーケンスに同
期化シーケンスを挿入し、この同期化シーケンスが少な
くとも３つの連続３ビット幅のコードワードを具えると
ともに２つの値１（“１”）間に少なくとも６つの値０
（“０”）を有するようにする。
ランレングス−制限（１．７）−コードの他の同期化方
法を提供せんとするものである。 【構成】 ２／３のコード比を有するランレングス−制
限（１．７）−コードのワード同期化を行うに当たり、
３ビット幅のコードワードのビット直列シーケンスに同
期化シーケンスを挿入し、この同期化シーケンスが少な
くとも３つの連続３ビット幅のコードワードを具えると
ともに２つの値１（“１”）間に少なくとも６つの値０
（“０”）を有するようにする。
Description
【０００１】
【産業上の利用分野】本発明は直列データ流のコードデ
ータビットを２ビット幅のデータワードに細分割すると
ともに３ビット幅のコードワードに変換符号化し、隣接
する値１間の３ビット幅のコードワードのシーケンスは
少なくとも１つの値０で多くとも７つの値を具え、３ビ
ット幅のコードワードの位相補正復号化に対し所定同期
ビットシーケンスをコードワードのデータ流に挿入する
ようにした２／３のコード比のランレングス−制限
（１．７）−コードに対し同期化を行う方法に関するも
のである。
ータビットを２ビット幅のデータワードに細分割すると
ともに３ビット幅のコードワードに変換符号化し、隣接
する値１間の３ビット幅のコードワードのシーケンスは
少なくとも１つの値０で多くとも７つの値を具え、３ビ
ット幅のコードワードの位相補正復号化に対し所定同期
ビットシーケンスをコードワードのデータ流に挿入する
ようにした２／３のコード比のランレングス−制限
（１．７）−コードに対し同期化を行う方法に関するも
のである。
【０００２】
【従来の技術】ランレングス−制限（１．７）−コード
は磁気記録／再生データのチャネルコードとして用いて
記録密度を増大するか、または誤り速度を減少し得るよ
うにする。ジャーナル ＩＥＥＥ トランザクションズ
オン マグネチックス，第ＭＡＧ−１２巻，第６号，
１９７６年１１月，第７４０〜７４２頁にはかかるラン
レングス−制限（１．７）−コードが記載されており、
この際各値１（“１”）は諸定数の値０（“０”）によ
り次の値１（“１”）から分離させるようにする必要が
ある。（１．７）−コードでは、最小の１と最大の７つ
の値０（“０”）が次の値１（“１”）間に発生し得る
ようにする。符号化ビット順序内の値１（“１”）ビッ
トはフラックス変化の位置を特徴付ける。ソース符号器
により供給されるデータビットのコードビットへのチャ
ネル符号化を適宜行って、データビットを２ビットのワ
ードに再分割するとともに３ビットコードワードに符号
変換し得るようにする。
は磁気記録／再生データのチャネルコードとして用いて
記録密度を増大するか、または誤り速度を減少し得るよ
うにする。ジャーナル ＩＥＥＥ トランザクションズ
オン マグネチックス，第ＭＡＧ−１２巻，第６号，
１９７６年１１月，第７４０〜７４２頁にはかかるラン
レングス−制限（１．７）−コードが記載されており、
この際各値１（“１”）は諸定数の値０（“０”）によ
り次の値１（“１”）から分離させるようにする必要が
ある。（１．７）−コードでは、最小の１と最大の７つ
の値０（“０”）が次の値１（“１”）間に発生し得る
ようにする。符号化ビット順序内の値１（“１”）ビッ
トはフラックス変化の位置を特徴付ける。ソース符号器
により供給されるデータビットのコードビットへのチャ
ネル符号化を適宜行って、データビットを２ビットのワ
ードに再分割するとともに３ビットコードワードに符号
変換し得るようにする。
【０００３】米国特許第４，３３７，４５８号には、ラ
ンレングス−制限（１．７）−コードを２／３のコード
比で符号化する方法が記載されており、この際値００，
０１，１０および１１の４つの可能な２ビットデータワ
ードを３ビットコードワードに変換するようにしてい
る。
ンレングス−制限（１．７）−コードを２／３のコード
比で符号化する方法が記載されており、この際値００，
０１，１０および１１の４つの可能な２ビットデータワ
ードを３ビットコードワードに変換するようにしてい
る。
【０００４】次の表は関連する基本符号化を示す。
【表１】
【０００５】コードワードの制限下でのこの基本符号化
も１ビット距離のみを有する２つの“１”間に遷移を発
生するため、これらの場合に対し追加の符号化記述を用
いる。次の表はこの関連する追加の符号化を示す。
も１ビット距離のみを有する２つの“１”間に遷移を発
生するため、これらの場合に対し追加の符号化記述を用
いる。次の表はこの関連する追加の符号化を示す。
【０００６】
【表２】
【０００７】これがため、このチャネルコードは次の５
つのワード：１０１，１００，００１，０１０による１
ワードのみを用いる。次のワードに対する符号化の依存
性によりこのコードもルックアヘッドコードとも称す
る。ランレングス−制限（１．７）−コードの符号化お
よび復号化の表は米国特許第４，３３７，４５８号の第
４欄に示されている。
つのワード：１０１，１００，００１，０１０による１
ワードのみを用いる。次のワードに対する符号化の依存
性によりこのコードもルックアヘッドコードとも称す
る。ランレングス−制限（１．７）−コードの符号化お
よび復号化の表は米国特許第４，３３７，４５８号の第
４欄に示されている。
【０００８】２／３の符号比を有する（１．７）−コー
ドの符号化および復号化の他の形状はＩＢＭ テクニカ
ル ディスクロージュア ブルテン，第２３巻，第９
号，１９８１年２月，第４３７５〜４３７８頁から既知
である。
ドの符号化および復号化の他の形状はＩＢＭ テクニカ
ル ディスクロージュア ブルテン，第２３巻，第９
号，１９８１年２月，第４３７５〜４３７８頁から既知
である。
【０００９】
【発明が解決しようとする課題】磁気キャリアに記録さ
れた３ビットコードワードシーケンスを再生端で２ビッ
トデータワードシーケンスに再変換するために、まず最
初、再生された３ビットコードワードのワード制限を決
める必要がある。記録すべき３ビットコードワードのシ
ーケンスに特定の同期ワードを挿入し、且つこれを３ビ
ットコードワードシーケンスとともに記録することは米
国特許第４，８６８，６９０号から既知である。この場
合には、特定の同期ワードはデジタル値０１０の複数の
コードワードのシーケンスより成る。挿入された同期ワ
ードシーケンスの時間に対する位置を決めて次の復号化
に対する再生されたコードワードのワード制限を規定し
得るようにすることが再生端で試みられている。同期ワ
ードの認識はシフトレジスタとその出力側に接続された
ＡＮＤゲートによって達成するようにしている。再生さ
れたコードワードの同期化には厳しい要求が課せられて
いる。その理由は１ビット長さの誤りのある同期化がデ
ータの総合損失となるからである。
れた３ビットコードワードシーケンスを再生端で２ビッ
トデータワードシーケンスに再変換するために、まず最
初、再生された３ビットコードワードのワード制限を決
める必要がある。記録すべき３ビットコードワードのシ
ーケンスに特定の同期ワードを挿入し、且つこれを３ビ
ットコードワードシーケンスとともに記録することは米
国特許第４，８６８，６９０号から既知である。この場
合には、特定の同期ワードはデジタル値０１０の複数の
コードワードのシーケンスより成る。挿入された同期ワ
ードシーケンスの時間に対する位置を決めて次の復号化
に対する再生されたコードワードのワード制限を規定し
得るようにすることが再生端で試みられている。同期ワ
ードの認識はシフトレジスタとその出力側に接続された
ＡＮＤゲートによって達成するようにしている。再生さ
れたコードワードの同期化には厳しい要求が課せられて
いる。その理由は１ビット長さの誤りのある同期化がデ
ータの総合損失となるからである。
【００１０】本発明の目的は３ビットコードワードの明
瞭な同期化を行うランレングス−制限（１．７）−コー
ドの他の同期化方法を提供せんとするにある。
瞭な同期化を行うランレングス−制限（１．７）−コー
ドの他の同期化方法を提供せんとするにある。
【００１１】
【課題を解決するための手段】本発明同期化方法は直列
データ流のコードデータビットを２ビット幅のデータワ
ードに細分割するとともに３ビット幅のコードワードに
変換符号化し、隣接する値１間の３ビット幅のコードワ
ードのシーケンスは少なくとも１つの値０で多くとも７
つの値を具え、３ビット幅のコードワードの位相補正復
号化に対し所定同期ビットシーケンスをコードワードの
データ流に挿入するようにした２／３のコード比のラン
レングス−制限（１．７）−コードに対し同期化を行う
に当たり、少なくとも３つの順次の３ビット幅のコード
ワードを具える同期化シーケンスを挿入すべき同期化ビ
ットシーケンスとして発生し、このシーケンスは２つの
値１間に少なくとも６つの値０を有し、挿入された同期
化シーケンスの一時的な位置を２つの値１間の値０の数
を決めることにより規定して直列に伝送されたコードワ
ードのワード制限を識別するようにしたことを特徴とす
る。
データ流のコードデータビットを２ビット幅のデータワ
ードに細分割するとともに３ビット幅のコードワードに
変換符号化し、隣接する値１間の３ビット幅のコードワ
ードのシーケンスは少なくとも１つの値０で多くとも７
つの値を具え、３ビット幅のコードワードの位相補正復
号化に対し所定同期ビットシーケンスをコードワードの
データ流に挿入するようにした２／３のコード比のラン
レングス−制限（１．７）−コードに対し同期化を行う
に当たり、少なくとも３つの順次の３ビット幅のコード
ワードを具える同期化シーケンスを挿入すべき同期化ビ
ットシーケンスとして発生し、このシーケンスは２つの
値１間に少なくとも６つの値０を有し、挿入された同期
化シーケンスの一時的な位置を２つの値１間の値０の数
を決めることにより規定して直列に伝送されたコードワ
ードのワード制限を識別するようにしたことを特徴とす
る。
【００１２】かかる本発明方法によれば従来の状態と比
較して誤りのある同期化の危険性を低減し得る利点を有
する。
較して誤りのある同期化の危険性を低減し得る利点を有
する。
【００１３】同期化シーケンスは“ＸＸ０．１００．０
００．００１．０ＸＸ”のビットシーケンスを有する
か、または、“ＸＸ０．１００．０００．０１０．００
０．００１．０ＸＸ”のビットシーケンスを有するか、
或は“ＸＸＸ．０００．０００．０１０．ＸＸ”のビッ
トシーケンスを有するか、或は又“ＸＸＸ．０１０．０
００．０００．０１０．０００．０００．０１０．０１
０．ＸＸＸ”のビットシーケンスを有し、ここにドット
はワード制限を示し、Ｘは任意のビット値を示し、
“１”は信号変換を示し、“０”は信号無変換を示す。
００．００１．０ＸＸ”のビットシーケンスを有する
か、または、“ＸＸ０．１００．０００．０１０．００
０．００１．０ＸＸ”のビットシーケンスを有するか、
或は“ＸＸＸ．０００．０００．０１０．ＸＸ”のビッ
トシーケンスを有するか、或は又“ＸＸＸ．０１０．０
００．０００．０１０．０００．０００．０１０．０１
０．ＸＸＸ”のビットシーケンスを有し、ここにドット
はワード制限を示し、Ｘは任意のビット値を示し、
“１”は信号変換を示し、“０”は信号無変換を示す。
【００１４】ビットシーケンス“ＸＸＸ．０１０．００
０．０００．０１０．０００．０００．０１０．０１
０．ＸＸＸ”を有する同期化シーケンスの関連するデー
タワードは、データ流に挿入するとともに同期化データ
ブロックに対し設けられた同期化ワードの代わりに伝送
し、且つビットシーケンス“ＸＸＸ．０１０．０００．
０００．０１０．０００．０００．０１０．０１０．Ｘ
ＸＸ”を有する伝送された同期化シーケンスの関連する
データワードをデータブロック同期化に対し用いるよう
にする。
０．０００．０１０．０００．０００．０１０．０１
０．ＸＸＸ”を有する同期化シーケンスの関連するデー
タワードは、データ流に挿入するとともに同期化データ
ブロックに対し設けられた同期化ワードの代わりに伝送
し、且つビットシーケンス“ＸＸＸ．０１０．０００．
０００．０１０．０００．０００．０１０．０１０．Ｘ
ＸＸ”を有する伝送された同期化シーケンスの関連する
データワードをデータブロック同期化に対し用いるよう
にする。
【００１５】挿入された同期化シーケンスの一時的な位
置は同期化シーケンスの所定ビットシーケンスと比較す
ることによって決めるようにする。
置は同期化シーケンスの所定ビットシーケンスと比較す
ることによって決めるようにする。
【００１６】挿入された同期化シーケンスの一時的な位
置は２つの値１間の値０を計数することによって決める
とともに識別された同期化シーケンスの時間に対する位
置に依存し、ビット流に存在するコードワードのワード
制限を割り当てるようにする。
置は２つの値１間の値０を計数することによって決める
とともに識別された同期化シーケンスの時間に対する位
置に依存し、ビット流に存在するコードワードのワード
制限を割り当てるようにする。
【００１７】本発明の他の利点は方法を実施する回路配
置が少数の回路素子のみを具えることである。
置が少数の回路素子のみを具えることである。
【００１８】
【実施例】図面につき本発明の実施例を説明する。図１
のブロック図において、記号１は磁気テープを示し、こ
れから再生磁気ヘッド２により記録されたデジタル信号
を取出す。記録処理前このデジタル信号には米国特許第
４，３３７，４５８号に記載の方法に従ってチャネル符
号化を施すものとする。また、３ビットコードワードは
１コードワードブロックに結合し、このコードワードブ
ロックはその前段に０．１００．０００．００１．０の
同期化シーケンス、または０．１００．０００．０１
０．０００．００１．０の同期化シーケンスを設けるも
のとする。
のブロック図において、記号１は磁気テープを示し、こ
れから再生磁気ヘッド２により記録されたデジタル信号
を取出す。記録処理前このデジタル信号には米国特許第
４，３３７，４５８号に記載の方法に従ってチャネル符
号化を施すものとする。また、３ビットコードワードは
１コードワードブロックに結合し、このコードワードブ
ロックはその前段に０．１００．０００．００１．０の
同期化シーケンス、または０．１００．０００．０１
０．０００．００１．０の同期化シーケンスを設けるも
のとする。
【００１９】これら２つの同期化シーケンスにおいて、
ドットはワード制限を示し、値１（“１”）はフラック
ス変化を示し、値０（“０”）はフラックス変化のない
場合を示す。
ドットはワード制限を示し、値１（“１”）はフラック
ス変化を示し、値０（“０”）はフラックス変化のない
場合を示す。
【００２０】図２のランレングス−制限（１．７）−コ
ードの状態図を考慮する際には、２つの提供された同期
化シーケンスによって３ビットコードワードの同期化を
明瞭とすることができる。この状態図において、Ａ，Ｂ
およびＣは３ビットコードワードの可能な状態を示す。
状態遷移に次ぎ記す数値は２つの遷移間に位置するビッ
トの数を示す。かようにして、ランレングス−制限
（１．７）−コードの表示はジャーナル オブ ＩＥＥ
Ｅ トランザクションズ オン コミュニケーション
ズ、第３７巻第９号、１９８９年９月、第９０６〜９１
７頁から既知である。この状態図は、状態Ｂが距離８で
同期化シーケンスを発生した後、および距離７で同期化
シーケンスを２回連続発生した後の双方で、到達するこ
とを示す。しかし、距離８でのシーケンスでは、状態Ａ
は状態Ｂに直接変化するが、距離７でのシーケンスで
は、状態Ｂは状態Ｃを経る分散を経て到達する。明瞭な
同期化は関連する状態図の非対称性から得られる。
ードの状態図を考慮する際には、２つの提供された同期
化シーケンスによって３ビットコードワードの同期化を
明瞭とすることができる。この状態図において、Ａ，Ｂ
およびＣは３ビットコードワードの可能な状態を示す。
状態遷移に次ぎ記す数値は２つの遷移間に位置するビッ
トの数を示す。かようにして、ランレングス−制限
（１．７）−コードの表示はジャーナル オブ ＩＥＥ
Ｅ トランザクションズ オン コミュニケーション
ズ、第３７巻第９号、１９８９年９月、第９０６〜９１
７頁から既知である。この状態図は、状態Ｂが距離８で
同期化シーケンスを発生した後、および距離７で同期化
シーケンスを２回連続発生した後の双方で、到達するこ
とを示す。しかし、距離８でのシーケンスでは、状態Ａ
は状態Ｂに直接変化するが、距離７でのシーケンスで
は、状態Ｂは状態Ｃを経る分散を経て到達する。明瞭な
同期化は関連する状態図の非対称性から得られる。
【００２１】長い同期化シーケンスを用いる場合には、
誤りの或る同期化の確率は距離８での短い同期化シーケ
ンスの場合よりも小さくなる。しかし、２つの同期化シ
ーケンスを認識するために必要な回路素子の数に対して
は短い同期化シーケンスを実行する必要がある。
誤りの或る同期化の確率は距離８での短い同期化シーケ
ンスの場合よりも小さくなる。しかし、２つの同期化シ
ーケンスを認識するために必要な回路素子の数に対して
は短い同期化シーケンスを実行する必要がある。
【００２２】長い同期化ワードシーケンスを発生させる
ために、前のデータワードおよび次のデータワードの状
態を考慮する必要がある。例えば、次の２進データワー
ド00 00 11 00 10 10 11 11 のビットシーケンス＝Hex
｜ 0 ｜ 3 ｜ 5 ｜ F ｜ によってコードワード
ために、前のデータワードおよび次のデータワードの状
態を考慮する必要がある。例えば、次の２進データワー
ド00 00 11 00 10 10 11 11 のビットシーケンス＝Hex
｜ 0 ｜ 3 ｜ 5 ｜ F ｜ によってコードワード
【数１】
【００２３】データワードのこの選択されたビットシー
ケンスは、２つの１６進同期化ワード30 F5 の記録が毎
回最下位ビットで開始する30 F5 の１６進値を有するＥ
ＢＵ標準技術 3252-Ｅに採用されている２つの同期化ワ
ードに相当する。得られたコードワードの下線を付した
ビットは提案された長い同期化シーケンスに相当させる
のが有利である。
ケンスは、２つの１６進同期化ワード30 F5 の記録が毎
回最下位ビットで開始する30 F5 の１６進値を有するＥ
ＢＵ標準技術 3252-Ｅに採用されている２つの同期化ワ
ードに相当する。得られたコードワードの下線を付した
ビットは提案された長い同期化シーケンスに相当させる
のが有利である。
【００２４】再生磁気ヘッド２により磁気テープから取
出したデジタル信号を段３で前置増幅するとともに等価
する。かくして用意した信号をシフトレジスタ４の入力
側に供給し、且つクロック発生器５の入力側に供給す
る。用意されたデジタル信号に対する時間軸であるクロ
ック信号をＰＬＬとして形成されたクロック発生器５に
再び得るようにする。このクロック信号によれば、デー
タおよび同期シーケンスを３ビットコードワードとして
具える用意されたデジタル信号をシフトレジスタ４に直
列に導入する。次いでシフトレジスタ４のビット並列出
力側に存在するデータ信号は、挿入された導ワードに相
当するビットシーケンスが用意されたデジタル信号のデ
ータ流に存在するか否かに関して段６でチェックする。
かかるチェックは、例えば短い同期化シーケンスを挿入
する場合に７つの連続する値０（“０”）の存在を比較
により質問するようにして実施することができる。
出したデジタル信号を段３で前置増幅するとともに等価
する。かくして用意した信号をシフトレジスタ４の入力
側に供給し、且つクロック発生器５の入力側に供給す
る。用意されたデジタル信号に対する時間軸であるクロ
ック信号をＰＬＬとして形成されたクロック発生器５に
再び得るようにする。このクロック信号によれば、デー
タおよび同期シーケンスを３ビットコードワードとして
具える用意されたデジタル信号をシフトレジスタ４に直
列に導入する。次いでシフトレジスタ４のビット並列出
力側に存在するデータ信号は、挿入された導ワードに相
当するビットシーケンスが用意されたデジタル信号のデ
ータ流に存在するか否かに関して段６でチェックする。
かかるチェックは、例えば短い同期化シーケンスを挿入
する場合に７つの連続する値０（“０”）の存在を比較
により質問するようにして実施することができる。
【００２５】データ流に挿入された同期化シーケンスを
認識する他の可能性は段３の出力側から取出し得る直列
デジタル信号を２つの値１（“１”）間の値０
（“０”）の数を計数する計数回路に適用することであ
る。かかる計数回路を以下図３につき説明する。
認識する他の可能性は段３の出力側から取出し得る直列
デジタル信号を２つの値１（“１”）間の値０
（“０”）の数を計数する計数回路に適用することであ
る。かかる計数回路を以下図３につき説明する。
【００２６】直列デジタル信号の流れに所定の同期化シ
ーケンスを認識すると、段６によって同期化パルス（Ｓ
ｙｎｃ）を供給し、このパルスによって３分周器７およ
び３／２分周器８をリセットする。クロック発生器５に
よって発生したクロック信号はこれら分周器７および８
の計数入力端子に存在する。コードワードクロック信号
は３分周器７の出力から取出すことができ、且つデータ
ワードクロック信号は３／２分周器８の出力から取出す
ことができる。
ーケンスを認識すると、段６によって同期化パルス（Ｓ
ｙｎｃ）を供給し、このパルスによって３分周器７およ
び３／２分周器８をリセットする。クロック発生器５に
よって発生したクロック信号はこれら分周器７および８
の計数入力端子に存在する。コードワードクロック信号
は３分周器７の出力から取出すことができ、且つデータ
ワードクロック信号は３／２分周器８の出力から取出す
ことができる。
【００２７】シフトレジスタ４はビット並列出力端子の
他に直列出力端子を有する。シフトレジスタ４によって
時間遅延された直列デジタル信号をこの出力端子からメ
モリ９を経て直列／並列変換器１０に供給する。この直
列／並列変換器１０の並列出力端子から取出し得るビッ
ト並列デジタル信号はコードワードクロック制御してレ
ジスタ１１、例えばＤフリップフロップにロードする。
これら直列／並列変換器１０およびレジスタ１１を適宜
設計してレジスタ１１により現在のコードワード、次の
コードワードおよび前のコードワードの最後のビット位
置を具えるビット並列コードワードを供給し得るように
する。かくして得られる並列コードワードは、前述した
米国特許第４，３３７，４５８号に従う復号化表を格納
するメモリ１２にアドレスとして格納する。メモリ１２
の出力データは復号化データワードであり、これらデー
タワードはコードワードクロック制御され、他のレジス
タ１３でバッファリング処理され、並列／直列変換器１
４の並列入力端子に供給される。並列／直列変換器１４
の並列入力端子に存在するデータワードもコードワード
クロック制御され、並列／直列変換器１４により引き継
がれ、次いで入力クロック周波数の２／３で直列／並列
変換され出力端子１５から供給される。データワードの
関連するクロック信号は端子１６から直列に供給された
データワードに並列に供給する。
他に直列出力端子を有する。シフトレジスタ４によって
時間遅延された直列デジタル信号をこの出力端子からメ
モリ９を経て直列／並列変換器１０に供給する。この直
列／並列変換器１０の並列出力端子から取出し得るビッ
ト並列デジタル信号はコードワードクロック制御してレ
ジスタ１１、例えばＤフリップフロップにロードする。
これら直列／並列変換器１０およびレジスタ１１を適宜
設計してレジスタ１１により現在のコードワード、次の
コードワードおよび前のコードワードの最後のビット位
置を具えるビット並列コードワードを供給し得るように
する。かくして得られる並列コードワードは、前述した
米国特許第４，３３７，４５８号に従う復号化表を格納
するメモリ１２にアドレスとして格納する。メモリ１２
の出力データは復号化データワードであり、これらデー
タワードはコードワードクロック制御され、他のレジス
タ１３でバッファリング処理され、並列／直列変換器１
４の並列入力端子に供給される。並列／直列変換器１４
の並列入力端子に存在するデータワードもコードワード
クロック制御され、並列／直列変換器１４により引き継
がれ、次いで入力クロック周波数の２／３で直列／並列
変換され出力端子１５から供給される。データワードの
関連するクロック信号は端子１６から直列に供給された
データワードに並列に供給する。
【００２８】メッセージ９の全メモリレベルまでの前の
データワードは、同期ワード認識回路配置および直列に
得られるコードワードを復号化する回路配置間のメモリ
９を挿入することによって復号化することができる。
データワードは、同期ワード認識回路配置および直列に
得られるコードワードを復号化する回路配置間のメモリ
９を挿入することによって復号化することができる。
【００２９】図３に示す同期化信号を取出す回路配置
は、ビット直列レベルで段３の出力側から取出し得るデ
ジタル信号に所定の同期化シーケンスが存在するか否か
をチェックするに好適である。次いで計数器１７のリセ
ット入力端子はビット直列デジタル信号（コードワー
ド）を受けるとともにクロック入力端子はクロック発生
器により発生したクロック信号（クロック）を受ける。
計数器１７によって２つの遷移（“１”）間のビット周
期を計数する。計数器１７の計数はＡＮＤゲート１８に
より要求する。選択された同期化シーケンスに依存して
計数器１７の対応する口出しタップをＡＮＤゲート１８
の入力端子に接続する必要がある。選択された同期化シ
ーケンスの特徴である対応の長い０シーケンスが供給さ
れたビット直列データ流に認識されると、計数器１７は
ＯＲゲート１９に結合されたＯＲ結合を経てセットされ
るようになる。これと同時にＡＮＤゲート１８の出力側
に存在する論理レベルは計数器７および８をリセットす
る同期信号（Ｓｙｎｃ）を供給するクロック信号（ｃｌ
ｏｃｋ）のクロックとともにレジスタ２０に格納する。
は、ビット直列レベルで段３の出力側から取出し得るデ
ジタル信号に所定の同期化シーケンスが存在するか否か
をチェックするに好適である。次いで計数器１７のリセ
ット入力端子はビット直列デジタル信号（コードワー
ド）を受けるとともにクロック入力端子はクロック発生
器により発生したクロック信号（クロック）を受ける。
計数器１７によって２つの遷移（“１”）間のビット周
期を計数する。計数器１７の計数はＡＮＤゲート１８に
より要求する。選択された同期化シーケンスに依存して
計数器１７の対応する口出しタップをＡＮＤゲート１８
の入力端子に接続する必要がある。選択された同期化シ
ーケンスの特徴である対応の長い０シーケンスが供給さ
れたビット直列データ流に認識されると、計数器１７は
ＯＲゲート１９に結合されたＯＲ結合を経てセットされ
るようになる。これと同時にＡＮＤゲート１８の出力側
に存在する論理レベルは計数器７および８をリセットす
る同期信号（Ｓｙｎｃ）を供給するクロック信号（ｃｌ
ｏｃｋ）のクロックとともにレジスタ２０に格納する。
【００３０】かように考慮した同期化シーケンス0.100.
000.001.0 および0.100.000.010.000.001.0 も自然デー
タ流のデータとして具えることができる。コードワード
のデータ流に挿入された同期化シーケンスの真の認識に
は追加の手段を必要とする。本発明方法の他の例では、
元の最大に許容された数よりも１だけ大きな等極ビット
の少なくとも１つのシーケンスを具えるビット直列デー
タ流に同期化シーケンスを挿入する場合に、かかる追加
の手段を省略することができる。このシーケンスは明瞭
な同期化に用いることができる。原理的にはこの方法は
データワードの符号化における変化写像規定と等価であ
る。かかる新たな同期化シーケンスはワードの供給を変
化させることなく発生させることができる。現在の写像
規定と比較することによる相違は、低周波信号スペクト
ルの内容が高い最大ランレングスの場合に増大すること
である。しかし、この変化は同期化シーケンス全体を直
流成分なく形成することにより制限されるようになる。
対応する例では、変化写像規定に基づく同期化シーケン
スが２つの８ビットデータワードの長さを有し、従って
次に示すビットシーケンスが得られるようになる。
000.001.0 および0.100.000.010.000.001.0 も自然デー
タ流のデータとして具えることができる。コードワード
のデータ流に挿入された同期化シーケンスの真の認識に
は追加の手段を必要とする。本発明方法の他の例では、
元の最大に許容された数よりも１だけ大きな等極ビット
の少なくとも１つのシーケンスを具えるビット直列デー
タ流に同期化シーケンスを挿入する場合に、かかる追加
の手段を省略することができる。このシーケンスは明瞭
な同期化に用いることができる。原理的にはこの方法は
データワードの符号化における変化写像規定と等価であ
る。かかる新たな同期化シーケンスはワードの供給を変
化させることなく発生させることができる。現在の写像
規定と比較することによる相違は、低周波信号スペクト
ルの内容が高い最大ランレングスの場合に増大すること
である。しかし、この変化は同期化シーケンス全体を直
流成分なく形成することにより制限されるようになる。
対応する例では、変化写像規定に基づく同期化シーケン
スが２つの８ビットデータワードの長さを有し、従って
次に示すビットシーケンスが得られるようになる。
【００３１】
【表３】
【００３２】この同期化シーケンスを符号化する場合に
は、ランレングス−制限（１．７）−コードのルックア
ヘッド特性のため、同期化シーケンスの第１コードワー
ドの前のコードワードの値と、同期化シーケンスの最後
のワードの次のコードワードの値とを考慮する必要があ
る。この関係を次表に示す。
は、ランレングス−制限（１．７）−コードのルックア
ヘッド特性のため、同期化シーケンスの第１コードワー
ドの前のコードワードの値と、同期化シーケンスの最後
のワードの次のコードワードの値とを考慮する必要があ
る。この関係を次表に示す。
【００３３】
【表４】
【００３４】
【表５】
【００３５】これら表において、記号ｄは組合せ禁止を
示す。これら前のコードワードおよび次のコードワード
によれば、同期化シーケンスのランレングスは２〜９，
７，９，９，３および２〜４である。従って、同期化シ
ーケンスの制限で発生したランレングスは米国特許第
４，３３７，４５８号に示される符号化表の写像規定に
違反しないことを確かめた。従ってこの同期化シーケン
スの直列コードワード流への挿入は何ら制限されること
なく可能である。この同期化シーケンスは、所望の直流
自由度の他に、９ビットのデュアルランレングスによっ
てある誤りに対する許容公差で同期化認識回路配置を設
計することができる。
示す。これら前のコードワードおよび次のコードワード
によれば、同期化シーケンスのランレングスは２〜９，
７，９，９，３および２〜４である。従って、同期化シ
ーケンスの制限で発生したランレングスは米国特許第
４，３３７，４５８号に示される符号化表の写像規定に
違反しないことを確かめた。従ってこの同期化シーケン
スの直列コードワード流への挿入は何ら制限されること
なく可能である。この同期化シーケンスは、所望の直流
自由度の他に、９ビットのデュアルランレングスによっ
てある誤りに対する許容公差で同期化認識回路配置を設
計することができる。
【００３６】この特定の同期化シーケンスはチャネル復
号化器におけるコードワード同期化に有利に用いられる
だけでなく、チャネル復号化器の後段の信号処理回路、
例えば、符号化器端で固定同期ワード（30 F5 hex ）の
代わりにコードワード“010000 000 010 000 000 010 0
10 ”の関連するデータをデータ流に組込むとともに復
号化器端で評価する場合にＥＢＵ標準技術3252-Eに記載
された規定に従って信号を処理する回路に有利に用いる
こともできる。この手段のため、直流データ流に通常発
生しない同期ワードシーケンスが評価されるとともに２
つの８ビット零シーケンスの一方を誤り同期化を生ずる
ことなく１ビット誤りだけ分布し得る１ビット誤り許容
公差システムを得ることができる。
号化器におけるコードワード同期化に有利に用いられる
だけでなく、チャネル復号化器の後段の信号処理回路、
例えば、符号化器端で固定同期ワード（30 F5 hex ）の
代わりにコードワード“010000 000 010 000 000 010 0
10 ”の関連するデータをデータ流に組込むとともに復
号化器端で評価する場合にＥＢＵ標準技術3252-Eに記載
された規定に従って信号を処理する回路に有利に用いる
こともできる。この手段のため、直流データ流に通常発
生しない同期ワードシーケンスが評価されるとともに２
つの８ビット零シーケンスの一方を誤り同期化を生ずる
ことなく１ビット誤りだけ分布し得る１ビット誤り許容
公差システムを得ることができる。
【００３７】前述したように、（１．７）コードのラン
レングスを考慮しながら、２ビットデータワードを３ビ
ットコードワードに変換する符号化および復号化表は異
なる他の手段で形成することができる。ＩＢＭテクニカ
ル ディスクロージュア ブルテン，第２３巻、第９
号、１９８１年２月、第４３７５〜４３７８頁の記載に
従う符号化および復号化表を用いる場合には、“000.00
0.010”のビットシーケンスを有するコードワードデー
タ流に明瞭な同期シーケンスを挿入するのが有利である
ことを確かめた。かかる同期化シーケンスを発生させる
ためには、データ伝送の開始時に規定する必要のある所
定の初期状態が必要となる。従って、コードワードの不
慮の流れに初期状態から出発して同期化シーケンスを挿
入する瞬時まで任意の状態が存在し得ること勿論であ
る。これがため、任意の状態からＩＢＭテクニカル デ
ィスクロージュア ブルテンに示された状態図の開始を
特徴付ける状態σ０まで変化させる必要がある。この目
的のため、挿入すべき同期化シーケンスのデータワード
の前段に可変部分を設けて同期化シーケンスに関してデ
ータワードとコードワードとの間に次に示す成分を設け
るようにする。
レングスを考慮しながら、２ビットデータワードを３ビ
ットコードワードに変換する符号化および復号化表は異
なる他の手段で形成することができる。ＩＢＭテクニカ
ル ディスクロージュア ブルテン，第２３巻、第９
号、１９８１年２月、第４３７５〜４３７８頁の記載に
従う符号化および復号化表を用いる場合には、“000.00
0.010”のビットシーケンスを有するコードワードデー
タ流に明瞭な同期シーケンスを挿入するのが有利である
ことを確かめた。かかる同期化シーケンスを発生させる
ためには、データ伝送の開始時に規定する必要のある所
定の初期状態が必要となる。従って、コードワードの不
慮の流れに初期状態から出発して同期化シーケンスを挿
入する瞬時まで任意の状態が存在し得ること勿論であ
る。これがため、任意の状態からＩＢＭテクニカル デ
ィスクロージュア ブルテンに示された状態図の開始を
特徴付ける状態σ０まで変化させる必要がある。この目
的のため、挿入すべき同期化シーケンスのデータワード
の前段に可変部分を設けて同期化シーケンスに関してデ
ータワードとコードワードとの間に次に示す成分を設け
るようにする。
【００３８】
【表６】
【００３９】一般に、コードワードのワード幅は有効コ
ードワードを有する以下に示す３つの位相位置とする。
ードワードを有する以下に示す３つの位相位置とする。
【００４０】位相位置 １：
【表７】
【００４１】位相位置 2:
【表８】
【００４２】位相位置 3:
【表９】
【００４３】ここにσはＩＢＭテクニカル ディスクロ
ージュア ブルテンに示された状態図における状態を示
し、ドットはコードワード間のワード制限を示す。コー
ドワードのシーケンスは任意ではなく、次のワードの選
択が前のコードワードによって固定された状態に依存す
るため、位相位置１のみは復号化器を同期化するための
実際に発生する明瞭なシーケンスを示す。位相位置２で
はコードワード００１を状態σ５で規定し；位相位置３
ではコードワード０００を状態σ４で規定する。
ージュア ブルテンに示された状態図における状態を示
し、ドットはコードワード間のワード制限を示す。コー
ドワードのシーケンスは任意ではなく、次のワードの選
択が前のコードワードによって固定された状態に依存す
るため、位相位置１のみは復号化器を同期化するための
実際に発生する明瞭なシーケンスを示す。位相位置２で
はコードワード００１を状態σ５で規定し；位相位置３
ではコードワード０００を状態σ４で規定する。
【図１】本発明同期化方法を説明するためのチャネル復
号化器の構成を示すブロック回路図である。
号化器の構成を示すブロック回路図である。
【図２】ランレングス−制限（１．７）−コードの状態
図を示す説明図である。
図を示す説明図である。
【図３】同期化信号を取出すための回路図である。
１ 磁気テープ ２ 再生磁気ヘッド ３ 増幅兼等化器 ４ シフトレジスタ ５ クロック発生器 ６ 同期チェック段 ７ 分周器 ８ 分周器 ９ メモリ 10 直列／並列変換器 11 レジスタ 12 メモリ 13 レジスタ 14 変換器／直列変換器 15 出力端子 16 端子 17 計数器 18 ＡＮＤゲート 19 ＯＲゲート 20 レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴォルフラム ツィールンギブル ドイツ連邦共和国 5261 シュヴァルバッ ハ アドレルシュトラーセ ７ (72)発明者 イェンス レーマン ドイツ連邦共和国 6086 リードシュタッ ト １リュッセルハイメルシュトラーセ 12エー
Claims (13)
- 【請求項１】 直列データ流のコードデータビットを２
ビット幅のデータワードに細分割するとともに３ビット
幅のコードワードに符号変換し、隣接する値１
（“１”）間の３ビット幅のコードワードのシーケンス
は少なくとも１つの値０（“０”）で多くとも７つの値
（“０”）を具え、３ビット幅のコードワードの位相補
正復号化に対し所定同期ビットシーケンスをコードワー
ドのデータ流に挿入するようにした２／３のコード比の
ランレングス−制限（１．７）−コードに対し同期化を
行うに当たり、少なくとも３つの順次の３ビット幅のコ
ードワードを具える同期化シーケンスを挿入すべき同期
化ビットシーケンスとして発生し、このシーケンスは２
つの値１（“１”）間に少なくとも６つの値０
（“０”）を有し、挿入された同期化シーケンスの一時
的な位置を２つの値１（“１”）間の値０（“０”）の
数を決めることにより規定して直列に伝送されたコード
ワードのワード制限を認識するようにしたことを特徴と
する同期化方法。 - 【請求項２】 同期化シーケンスは“ＸＸ０．１００．
０００．００１．０ＸＸ”のビットシーケンスを有し、
ここにドットはワード制限を示し、Ｘは任意のビット値
を示し、“１”は信号変換を示し、“０”は信号無変換
を示すことを特徴とする請求項１に記載の同期化方法。 - 【請求項３】 同期化シーケンスは“ＸＸ０．１００．
０００．０１０．０００．００１．０ＸＸ”のビットシ
ーケンスを有し、ここにドットはワード制限を示し、Ｘ
は任意のビット値を示し、“１”は信号変換を示し、
“０”は信号無変換を示すことを特徴とする請求項１に
記載の同期化方法。 - 【請求項４】 同期化シーケンスは“ＸＸＸ．０００．
０００．０１０．ＸＸ”のビットシーケンスを有し、こ
こにドットはワード制限を示し、Ｘは任意のビット値を
示し、“１”は信号変換を示し、“０”は信号無変換を
示すことを特徴とする請求項１に記載の同期化方法。 - 【請求項５】 同期化シーケンスは“ＸＸＸ．０１０．
０００．０００．０１０．０００．０００．０１０．０
１０．ＸＸＸ”のビットシーケンスを有し、ここにドッ
トはワード制限を示し、Ｘは任意のビット値を示し、
“１”は信号変換を示し、“０”は信号無変換を示すこ
とを特徴とする請求項１に記載の同期化方法。 - 【請求項６】 ビットシーケンス“ＸＸＸ．０１０．０
００．０００．０１０．０００．０００．０１０．０１
０．ＸＸＸ”を有する同期化シーケンスの関連するデー
タワードは、データ流に挿入するとともに同期化データ
ブロックに対し設けられた同期化ワードの代わりに伝送
し、且つビットシーケンス“ＸＸＸ．０１０．０００．
０００．０１０．０００．０００．０１０．０１０．Ｘ
ＸＸ”を有する伝送された同期化シーケンスの関連する
データワードをデータブロック同期化に対し用いるよう
にしたことを特徴とする請求項５に記載の同期化方法。 - 【請求項７】 挿入された同期化シーケンスの一時的な
位置は同期化シーケンスの所定ビットシーケンスと比較
することによって決めるようにしたことを特徴とする請
求項１に記載の同期化方法。 - 【請求項８】 挿入された同期化シーケンスの一時的な
位置は２つの値１間の値０を計数することによって決め
るとともに識別された同期化シーケンスの時間に対する
位置に依存し、ビット流に存在するコードワードのワー
ド制限を割り当てるようにしたことを特徴とする請求項
１に記載の同期化方法。 - 【請求項９】 コードワード流中の同期化順序を認識す
る装置（４，６；１７〜２０）と、コードワードの１つ
の時間に対し関連するクロック信号を分周し同期化順序
を認識する装置（４，６；１７〜２０）から取出した同
期化信号によってリセットされる３分周器（７）と、関
連するクロック信号を時間に対しコードワードにより分
周し、前記同期化順序を認識する装置（４，６；１７〜
２０）の同期化信号によりリセットされる３／２分周器
（８）と、直列に存在するコードワードの直列／並列変
換を行う直列／並列変換器（１０）と、前記３−分周器
（７）の出力から取出し得るコードワードクロックを制
御することにより直列／並列変換器（１０）の出力から
取出し得る並列に存在するコードワードをバッファリン
グする第１レジスタ（１１）と、コードワードをデータ
ワードに符号変換するリードオンリメモリ（１２）と、
このリードオンリメモリ（１２）により供給されるデー
タワードをバッファリングする第２レジスタ（１３）
と、前記コードワードクロックによる制御によって第２
レジスタ（１３）の出力からのバッファリングされたデ
ータワードを引き継ぐとともに前記３／２分周器（８）
の出力から取出し得るデータワードクロックを制御する
ことにより前記データワードをビット直列形態で供給す
る並列／直列変換器（１４）とを具えることを特徴とす
る請求項１に記載の同期化方法を実施する回路配置。 - 【請求項１０】 前記同期化順序を認識する装置（４，
６；１７〜２０）はシフトレジスタ（４）を具え、この
シフトレジスタでコードワードを直列にシフトするとと
もに所定同期化順序との比較を行う比較配置（６）に並
列形態で供給することを特徴とする請求項９に記載の回
路配置。 - 【請求項１１】 前記同期化順序を認識する装置（４，
６；１７〜２０）は計数器（１７）を具え、これにより
直列コードワードに関連するクロック信号のクロックパ
ルスを計数するとともに前記計数器の出力側に接続され
た復号器（１８）のリセット信号により直列コードワー
ドの信号遷移（“１”）でリセットし得るようにしたこ
とを特徴とする請求項９に記載の回路配置。 - 【請求項１２】 前記復号器（１８）をレジスタ（２
０）の前段に設け、このレジスタは直列コードワードに
関連するクロック信号のクロックによってクロック処理
されるようにしたことを特徴とする請求項１１に記載の
回路配置。 - 【請求項１３】 直列コードワードを時間遅延するメモ
リ（９）は直列／並列変換器（１０）の入力側の前段に
設けるようにしたことを特徴とする請求項９に記載の回
路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4127984A DE4127984A1 (de) | 1991-08-23 | 1991-08-23 | Synchronisationsverfahren fuer einen lauflaengen-begrenzten (1,7) -code und schaltungsanordnung hierfuer |
| DE4127984:0 | 1991-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235920A true JPH05235920A (ja) | 1993-09-10 |
| JP3423013B2 JP3423013B2 (ja) | 2003-07-07 |
Family
ID=6438950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22291292A Expired - Fee Related JP3423013B2 (ja) | 1991-08-23 | 1992-08-21 | 同期化方法及びこの方法を実施する回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5295163A (ja) |
| EP (1) | EP0529724B1 (ja) |
| JP (1) | JP3423013B2 (ja) |
| DE (2) | DE4127984A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010525650A (ja) * | 2007-04-17 | 2010-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パケットヘッダ構造 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2267799B (en) * | 1992-06-04 | 1995-11-08 | Sony Broadcast & Communication | Detection of synchronisation data |
| US5485476A (en) * | 1993-06-14 | 1996-01-16 | International Business Machines Corporation | Method and system for error tolerant synchronization character detection in a data storage system |
| DE19534048A1 (de) * | 1995-09-14 | 1997-03-20 | Thomson Brandt Gmbh | Verfahren und Schaltungsanordnung zur Erzeugung eines kanalcodierten Binärsignals |
| KR100450782B1 (ko) * | 1997-08-27 | 2004-11-16 | 삼성전자주식회사 | 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법 |
| US6944290B2 (en) * | 2001-04-14 | 2005-09-13 | Intel Coporation | Echo cancellation through auxiliary-vector filtering |
| CN111384960B (zh) * | 2018-12-28 | 2022-05-10 | 上海寒武纪信息科技有限公司 | 解码方法、处理器、解码装置及存储介质 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4337458A (en) * | 1980-02-19 | 1982-06-29 | Sperry Corporation | Data encoding method and system employing two-thirds code rate with full word look-ahead |
| NL8400212A (nl) * | 1984-01-24 | 1985-08-16 | Philips Nv | Werkwijze voor het coderen van een stroom van databits, inrichting voor het uitvoeren van de werkwijze en inrichting voor het decoderen van de volgens de werkwijze verkregen stroom kanaalbits. |
| JPS61205039A (ja) * | 1985-03-08 | 1986-09-11 | Oki Electric Ind Co Ltd | ブロツク同期通信方式 |
| JPH07118657B2 (ja) * | 1985-04-15 | 1995-12-18 | 三菱電機株式会社 | ２進デ−タ符号化及び復号化方式 |
| FR2591834B1 (fr) * | 1985-12-13 | 1988-02-19 | Radiotechnique | Procede de decodage de donnees radiodiffusees et dispositif de mise en oeuvre |
| US4744081A (en) * | 1987-05-18 | 1988-05-10 | Northern Telecom Limited | Frame find circuit and method |
| US4823209A (en) * | 1987-11-05 | 1989-04-18 | Magnetic Peripherals Inc. | 1,7,2,3 Encoding/decoding employing 3/2 frequency division |
| FR2641434B1 (fr) * | 1988-12-30 | 1991-03-15 | Thomson Csf | Dispositif de transmission d'informations utilisant un codage statistique |
-
1991
- 1991-08-23 DE DE4127984A patent/DE4127984A1/de not_active Withdrawn
-
1992
- 1992-08-14 US US07/929,935 patent/US5295163A/en not_active Expired - Fee Related
- 1992-08-21 JP JP22291292A patent/JP3423013B2/ja not_active Expired - Fee Related
- 1992-08-21 EP EP92202561A patent/EP0529724B1/de not_active Expired - Lifetime
- 1992-08-21 DE DE59206804T patent/DE59206804D1/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010525650A (ja) * | 2007-04-17 | 2010-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パケットヘッダ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE59206804D1 (de) | 1996-08-29 |
| JP3423013B2 (ja) | 2003-07-07 |
| US5295163A (en) | 1994-03-15 |
| EP0529724A3 (en) | 1993-05-26 |
| EP0529724B1 (de) | 1996-07-24 |
| EP0529724A2 (de) | 1993-03-03 |
| DE4127984A1 (de) | 1993-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748119A (en) | Devices and methods for channel-encoding and channel-decoding of digital data | |
| EP0597443A1 (en) | Modulating method, modulating device and demodulating device | |
| US4675650A (en) | Run-length limited code without DC level | |
| EP0193153A2 (en) | Digital data recording and reproducing method | |
| EP0605206A2 (en) | Data recording method and data recording apparatus | |
| US4234897A (en) | DC Free encoding for data transmission | |
| EP1024489A2 (en) | Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon | |
| JPH0519332B2 (ja) | ||
| US5604497A (en) | Apparatus and method for increasing density of run length limited block codes without increasing error propagation | |
| US5508701A (en) | Data conversion method and recording and reproduction apparatus | |
| EP0557130A2 (en) | Data conversion method and recording/reproducing apparatus using the same | |
| US7592931B2 (en) | Method and apparatus for coding information, method and apparatus for decoding coded information, method of fabricating a recording medium, the recording medium and modulated signal | |
| US7256718B2 (en) | Modulation apparatus and method | |
| JP3935217B2 (ja) | ｍビット情報ワードのシーケンスから変調信号への変換 | |
| JP3423013B2 (ja) | 同期化方法及びこの方法を実施する回路装置 | |
| US6347390B1 (en) | Data encoding method and device, data decoding method and device, and data supply medium | |
| EP1887703A1 (en) | Device and method for decoding of a trellis code | |
| KR100415873B1 (ko) | (n-1)-비트정보워드를n-비트채널워드로엔코딩하는엔코딩장치및방법과,채널워드를정보워드로디코딩하는디코딩장치및방법 | |
| US5175545A (en) | Data coding system in a magnetic recording apparatus | |
| JP2003536315A (ja) | バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス | |
| US4437086A (en) | Limited look-ahead means | |
| US6985094B2 (en) | Method for coding a data stream | |
| JP3134500B2 (ja) | 符号化方法ならびに符号化装置および復号化装置 | |
| JP3729129B2 (ja) | 符号化方法、符号化装置及び記録方法 | |
| JP2000068847A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |