JPS6243269B2 - - Google Patents
Info
- Publication number
- JPS6243269B2 JPS6243269B2 JP9544879A JP9544879A JPS6243269B2 JP S6243269 B2 JPS6243269 B2 JP S6243269B2 JP 9544879 A JP9544879 A JP 9544879A JP 9544879 A JP9544879 A JP 9544879A JP S6243269 B2 JPS6243269 B2 JP S6243269B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- encoded
- circuit
- bit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000001186 cumulative effect Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/025—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle two
Landscapes
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
この発明は、たとえば磁気記録などに用いられ
るMFM符号化方式(モデイフアイ フレケンシ
モデユレーシヨン符号化方式)に関するものであ
る。 一般に、MFM符号化方式では、入力されるビ
ツト周期Tの1ビツトの2値信号(以下、「入力
データ」という“0”は、ビツト周期T/2の2
ビツトの2値信号(以下、「符号化出力」とい
う)“11”もしくは“00”と符号化され、同じく
入力される“1”は、“10”もしくは“01”と符
号化される。 第1図、第2図はそれぞれ入力が“0”、“1”
の場合の符号化の様子を示すもので、(a)はビツト
周期Tの1ビツトの入力波形、bおよびcはビツ
ト周期T/2の2ビツトの符号化波形を示してい
る。第1図および第2図から分るように、符号化
に際し、入力“0”はそのビツト中央で反転する
ことはなく、入力“1”はそのビツト中央で反転
する。 そして、入力が“0”の場合において、これを
“11”と符号化するか“00”とするかは、入力が
印加される直前の符号化出力状態にもとづいて決
定される。つまり、直前の符号化出力状態が
“00”あるいは“01”のときに入力“0”が印加
されると“11”と符号化され、直前の符号化出力
状態が“10”あるいは“11”のとき入力“0”が
印加されると“00”と符号化される。 入力が“1”の場合も同様に、直前の符号化出
力状態が“01”あるいは“11”のとき入力“1”
が印加されると“10”と、また“00”あるいは
“10”のとき入力“1”が印加されると“01”と
それぞれ符号化される。 以上説明した従来のFMF符号化方式の符号化
規則をまとめると、第1表のようになる。
るMFM符号化方式(モデイフアイ フレケンシ
モデユレーシヨン符号化方式)に関するものであ
る。 一般に、MFM符号化方式では、入力されるビ
ツト周期Tの1ビツトの2値信号(以下、「入力
データ」という“0”は、ビツト周期T/2の2
ビツトの2値信号(以下、「符号化出力」とい
う)“11”もしくは“00”と符号化され、同じく
入力される“1”は、“10”もしくは“01”と符
号化される。 第1図、第2図はそれぞれ入力が“0”、“1”
の場合の符号化の様子を示すもので、(a)はビツト
周期Tの1ビツトの入力波形、bおよびcはビツ
ト周期T/2の2ビツトの符号化波形を示してい
る。第1図および第2図から分るように、符号化
に際し、入力“0”はそのビツト中央で反転する
ことはなく、入力“1”はそのビツト中央で反転
する。 そして、入力が“0”の場合において、これを
“11”と符号化するか“00”とするかは、入力が
印加される直前の符号化出力状態にもとづいて決
定される。つまり、直前の符号化出力状態が
“00”あるいは“01”のときに入力“0”が印加
されると“11”と符号化され、直前の符号化出力
状態が“10”あるいは“11”のとき入力“0”が
印加されると“00”と符号化される。 入力が“1”の場合も同様に、直前の符号化出
力状態が“01”あるいは“11”のとき入力“1”
が印加されると“10”と、また“00”あるいは
“10”のとき入力“1”が印加されると“01”と
それぞれ符号化される。 以上説明した従来のFMF符号化方式の符号化
規則をまとめると、第1表のようになる。
【表】
第3図は上記符号化を具現化する従来のMFM
符号化回路を示すもので、図中、1は入力端子、
2は出力端子、3はフリツプフロツプ回路、4は
NOT回路、5はAND回路、6はOR回路、7は並
列入力−直列出力変換回路である。 入力端子1から入力された1ビツトの信号
“0”あるいは“1”は、直前の出力状態を記憶
しているフリツプフロツプ回路3,3からの2ビ
ツトの信号“00”、“01”、“10”、“11”とともに各
回路4〜7で演算処理されて、出力端子2から2
ビツトの信号“11”、“00”あるいは“10”、“01”
が出力される。 ところで、従来から知られているように、入力
信号の系列は、次の5つの小系列の組み合せを考
えることができる。 (a) “0”“0” (b) “0”“1”“1”……“1”“0” 連続する“1”の個数は奇数 (c) “0”“1”“1”……“1”“0” 連続する“1”の個数は偶数 (d) “1”“1”“1”……“1”“1” 連続する“1”の個数は奇数 (e) “1”“1”“1”……“1”“1” 連続する“1”の個数は偶数 上記入力系列で、(a)の場合は、先に述べた符号
化方式にしたがうと、符号化された出力は“11”
“00”あるいは“00”“11”であり、“0”と
“1”が同数である。(b)の場合も、連続する
“1”の個数が奇数、たとえば3個とすると、符
号化された出力は“11”“10”“01”“10”“00”あ
るいは“00”“01”“10”“01”“11”となり、
“0”と“1”が同数である。(d)および(e)の場合
は、連続する“1”の個数が奇数、偶数にかかわ
らず、符号化出力は“10”“01”“10”“01……あ
るいは“01”“10”“01”“10”……となつて、こ
れも“0”と“1”が同数である。 このように、“0”と“1”の数が同数となる
入力系列では、“0”を負電位、“1”を正電位と
して信号を取り扱つたとき、これらが相殺され
て、直流成分を発生することはない。 ところが、上記cの場合には、連続する“1”
の個数が偶数たとえば4個とすると、最初の
“0”が“00”と符号化されたとき、この小系列
は“00”“01”“10”“01”“10”“00”と符号化さ
れ、また最初の“0”が“11”と符号化されたと
き、この小系列は“11”“10”“01”“10”“01”
“11”と符号化される。つまり、前者の場合は符
号化されたのちの“1”が4個、“0”が8個
で、負電位の直領成分が発生し、また後者の場合
は“1”が8個、“0”が4個で、正電位の直流
成分が発生する。 第4図は前者の場合を例にして、負電位の直流
成分が発生した様子を示したものである。 このように、従来のMFM符号化方式では、入
力系列によつては、符号化ののちの“0”と
“1”の数の差が累積し、直流成分が発生するこ
とがある。 直流成分が発生すると、交流結合でのひずみを
生じたり、低周波領域の信号の抽出が困難にな
る。さらに、上記(c)の小系列が頻繁に入力される
入力系列では、この直流成分が塁積され、不都合
が大きくなる。 この発明は、上記従来の欠点を解消するために
なされたもので、特殊な入力系列に対しては従来
の符号化規則を変更し適当に符号化することによ
り、直流成分の発生を抑えることのできる符号化
方式を提供することを目的とする。 以下、この発明の一実施例を説明する。 第5図はこの発明に係る符号化方式を具現化す
るための符号器のブロツク図である。 第5図において、1はビツト周期Tの入力が印
加される入力端子、2はビツト周期T/2の信号
が出力される出力端子、4はNOT回路、5a〜
5eはAND回路、6はOR回路、8はビツト周期
T/2で2ビツトの直列入力−並列出力変換回
路、19は“0”もしくは“1”を記憶するフリ
ツプフロツプ回路、10はビツト周期Tで2ビツ
トの直列入力−並列出力変換回路、11はMFM
符号化回路、12は入力系列“0”“1”“1”…
…“1”“1”“0”“m”“n”が印加されたこと
を判別する判別回路である。なお、上記入力系列
で、連続する“1”の個数は偶数であり、“m”
“n”はそれぞれ“0”か“1”である。13は
幅5Tのパルスを発生するパルス発生回路、14
はビツト周期T/2で10ビツトのバツフア回路、
15はビツト周期T/2で10ビツトの並列入力−
直列出力変換回路、16はROMである。 つぎに動作を説明する。 従来の説明で述べたように、a〜eの小系列の
うち、cの入力系列“0”“1”“1”……“1”
“0”(連続する“1”の個数は偶数)が印加され
たとき、符号化後の“00”“11”の数にアンバラ
ンスが生じ直流成分が発生する。そこで、入力系
列が、“0”“1”“1”……“1”“1”“0”
“m”“n”について着目する。ここで、連続する
“1”の個数は偶数で、“m”“n”はそれぞれ
“0”か“1”である。なお、説明の都合上、こ
の入力系列をcmnとする。 第5図の符号器において、入力端子1に印加さ
れる入力系列がcmn以外のときは、これをMFM
符号器11で、従来と同様、第1表の符号化規則
にもとづいて、“0”は“11”もしくは“00”と
符号化され、“1”は“10”もしくは“01”と符
号化されて、10ビツトバツフア回路14へ送り出
し、AND回路5dが開いているとき、これをそ
のまま出力端子2で出力する。 入力系列がcmnのときは、この系列が印加され
たことを判別回路12で判別し、AND回路5a
を開けて“m”“n”を変換器10へ入力し、こ
の2ビツトと、フリツプフロツプ回路19に記憶
された1ビツトの計3ビツトにもとづいてROM
16のアドレスを指定して、このROM17に記
憶されている内容を変換器15で出力し、AND
回路5dを閉じ、AND回路5eを開いて、パル
ス発生器13による5T時間のあいだに出力端子
2へ出力する。 上記フリツプフロツプ回路19には、小系列
cmnの最後部5ビツト“1”“1”“0”“m”
“n”の直前の1ビツトが2ビツトに符号化され
たとき、その2ビツトのうしろの符号値“1”も
しくは“0”が記憶されている。 上記ROM16は、第3表の左欄に示す入力が
あつたとき、同右欄に示す記憶内容が出力される
ように構成されている。なお、左欄のm、nは
cmn系列の最後部2ビツトの入力値であり、Pは
上記フリツプフロツプ回路19に記憶された1ビ
ツトの符号値である。
符号化回路を示すもので、図中、1は入力端子、
2は出力端子、3はフリツプフロツプ回路、4は
NOT回路、5はAND回路、6はOR回路、7は並
列入力−直列出力変換回路である。 入力端子1から入力された1ビツトの信号
“0”あるいは“1”は、直前の出力状態を記憶
しているフリツプフロツプ回路3,3からの2ビ
ツトの信号“00”、“01”、“10”、“11”とともに各
回路4〜7で演算処理されて、出力端子2から2
ビツトの信号“11”、“00”あるいは“10”、“01”
が出力される。 ところで、従来から知られているように、入力
信号の系列は、次の5つの小系列の組み合せを考
えることができる。 (a) “0”“0” (b) “0”“1”“1”……“1”“0” 連続する“1”の個数は奇数 (c) “0”“1”“1”……“1”“0” 連続する“1”の個数は偶数 (d) “1”“1”“1”……“1”“1” 連続する“1”の個数は奇数 (e) “1”“1”“1”……“1”“1” 連続する“1”の個数は偶数 上記入力系列で、(a)の場合は、先に述べた符号
化方式にしたがうと、符号化された出力は“11”
“00”あるいは“00”“11”であり、“0”と
“1”が同数である。(b)の場合も、連続する
“1”の個数が奇数、たとえば3個とすると、符
号化された出力は“11”“10”“01”“10”“00”あ
るいは“00”“01”“10”“01”“11”となり、
“0”と“1”が同数である。(d)および(e)の場合
は、連続する“1”の個数が奇数、偶数にかかわ
らず、符号化出力は“10”“01”“10”“01……あ
るいは“01”“10”“01”“10”……となつて、こ
れも“0”と“1”が同数である。 このように、“0”と“1”の数が同数となる
入力系列では、“0”を負電位、“1”を正電位と
して信号を取り扱つたとき、これらが相殺され
て、直流成分を発生することはない。 ところが、上記cの場合には、連続する“1”
の個数が偶数たとえば4個とすると、最初の
“0”が“00”と符号化されたとき、この小系列
は“00”“01”“10”“01”“10”“00”と符号化さ
れ、また最初の“0”が“11”と符号化されたと
き、この小系列は“11”“10”“01”“10”“01”
“11”と符号化される。つまり、前者の場合は符
号化されたのちの“1”が4個、“0”が8個
で、負電位の直領成分が発生し、また後者の場合
は“1”が8個、“0”が4個で、正電位の直流
成分が発生する。 第4図は前者の場合を例にして、負電位の直流
成分が発生した様子を示したものである。 このように、従来のMFM符号化方式では、入
力系列によつては、符号化ののちの“0”と
“1”の数の差が累積し、直流成分が発生するこ
とがある。 直流成分が発生すると、交流結合でのひずみを
生じたり、低周波領域の信号の抽出が困難にな
る。さらに、上記(c)の小系列が頻繁に入力される
入力系列では、この直流成分が塁積され、不都合
が大きくなる。 この発明は、上記従来の欠点を解消するために
なされたもので、特殊な入力系列に対しては従来
の符号化規則を変更し適当に符号化することによ
り、直流成分の発生を抑えることのできる符号化
方式を提供することを目的とする。 以下、この発明の一実施例を説明する。 第5図はこの発明に係る符号化方式を具現化す
るための符号器のブロツク図である。 第5図において、1はビツト周期Tの入力が印
加される入力端子、2はビツト周期T/2の信号
が出力される出力端子、4はNOT回路、5a〜
5eはAND回路、6はOR回路、8はビツト周期
T/2で2ビツトの直列入力−並列出力変換回
路、19は“0”もしくは“1”を記憶するフリ
ツプフロツプ回路、10はビツト周期Tで2ビツ
トの直列入力−並列出力変換回路、11はMFM
符号化回路、12は入力系列“0”“1”“1”…
…“1”“1”“0”“m”“n”が印加されたこと
を判別する判別回路である。なお、上記入力系列
で、連続する“1”の個数は偶数であり、“m”
“n”はそれぞれ“0”か“1”である。13は
幅5Tのパルスを発生するパルス発生回路、14
はビツト周期T/2で10ビツトのバツフア回路、
15はビツト周期T/2で10ビツトの並列入力−
直列出力変換回路、16はROMである。 つぎに動作を説明する。 従来の説明で述べたように、a〜eの小系列の
うち、cの入力系列“0”“1”“1”……“1”
“0”(連続する“1”の個数は偶数)が印加され
たとき、符号化後の“00”“11”の数にアンバラ
ンスが生じ直流成分が発生する。そこで、入力系
列が、“0”“1”“1”……“1”“1”“0”
“m”“n”について着目する。ここで、連続する
“1”の個数は偶数で、“m”“n”はそれぞれ
“0”か“1”である。なお、説明の都合上、こ
の入力系列をcmnとする。 第5図の符号器において、入力端子1に印加さ
れる入力系列がcmn以外のときは、これをMFM
符号器11で、従来と同様、第1表の符号化規則
にもとづいて、“0”は“11”もしくは“00”と
符号化され、“1”は“10”もしくは“01”と符
号化されて、10ビツトバツフア回路14へ送り出
し、AND回路5dが開いているとき、これをそ
のまま出力端子2で出力する。 入力系列がcmnのときは、この系列が印加され
たことを判別回路12で判別し、AND回路5a
を開けて“m”“n”を変換器10へ入力し、こ
の2ビツトと、フリツプフロツプ回路19に記憶
された1ビツトの計3ビツトにもとづいてROM
16のアドレスを指定して、このROM17に記
憶されている内容を変換器15で出力し、AND
回路5dを閉じ、AND回路5eを開いて、パル
ス発生器13による5T時間のあいだに出力端子
2へ出力する。 上記フリツプフロツプ回路19には、小系列
cmnの最後部5ビツト“1”“1”“0”“m”
“n”の直前の1ビツトが2ビツトに符号化され
たとき、その2ビツトのうしろの符号値“1”も
しくは“0”が記憶されている。 上記ROM16は、第3表の左欄に示す入力が
あつたとき、同右欄に示す記憶内容が出力される
ように構成されている。なお、左欄のm、nは
cmn系列の最後部2ビツトの入力値であり、Pは
上記フリツプフロツプ回路19に記憶された1ビ
ツトの符号値である。
【表】
上記パルス発生器13で発生するパルス幅5T
は、上記cmn系列の最後部5ビツトに対する時間
で、この時間のあいだ、上記ROMの内容がAND
回路5eを介して出力端子2に出力される。 この結果、入力系列がcmnのとき、つまり、
“0”“1”“1”……“1”“1”“0”“m”
“n”で上記“1”が偶数個連続しているとき、
最後部の5ビツトの入力“1”“1”“0”“m”
“n”に対し、上記“m”“n”が“0”“0”の
場合には“01”“11”“11”“10”“00”あるいは
“10”“00”“00”“01”“11”と符号化され、“m”
“n”が“0”“1”の場合には“01”“11”“11”
“00”“01”あるいは“10”“00”“00”“11”“10”
と符号化され、また、“m”“n”が“1”“0”
の場合には“00”“11”“11”“11”“00”あるいは
“11”“00”“00”“00”“11”と符号化され、さら
に、“m”“n”が“1”“1”の場合には“00”
“11”“11”“10”“01”あるいは“11”“00”“00”
“01”“10”と符号化されることになる。 第6図は、cmn系列を、連続する“1”の個数
が4個、“m”、“n”が共に“0”の場合でかつ
最初の入力“0”が“00”と符号化された場合を
例にして符号化された様子を示すものである。 図において、Cはビツト周期Tの入力小系列
cmnを示し、Bはそれをパルス波形で示したもの
である。DおよびEはそれぞれ本発明および従来
の符号化をパルス波形で示したもので、波形上部
の数字は“00”又は“11”の累積値を表わしてい
る。つまり、−1は“00”の累積個数が“11”の
累積個数よりも1個多く、+1は“11”が1個多
いことを表わしている。なお、( )で示した数
字は入力が“10”もしくは“01”と符号化される
ので、“00”や“11”の累積個数に影響をおよぼ
さず、前の累積値に変化がないことを表わしてい
る。 これから分るように、従来の符号化方式では最
終の1ビツトの入力“0”を符号化したとき、累
積値が−2、つまり“00”の個数が“11”よりも
2個多く、負の直流成分を発生するが、本発明で
は、累積値が0となり直流成分を発生することが
ない。 なお、従来の説明の項で述べたように、(c)系列
以外の入力系列、つまり、(a)、(b)、(d)、(e)の入力
系列では符号化したとき、“00”と“11”の個数
が同数となり、直流成分を発生することはない。 第7図は、第6図と同一の入力系列で、最初の
入力“0”が“11”と符号化された場合を示して
おり、この場合は、最終入力“0”を符号化した
とき、従来の符号化方式では累積値が+2で正の
直流成分が発生するが、本発明では累積値が0で
直流成分を発生することがない。 また、これらと同様に、入力系列cmnにおい
て、“m”が“0”、“n”が“1”であるとき、
“m”が“1”で“n”が“0”のとき、“m”
“n”が共に“1”であるとき、さらにcmn系列
の最初の“0”が“00”と符号化されたとき、
“11”と符号化されたとき、いずれの場合でも、
本発明によれば、符号化されたのちに直流成分を
発生することがない。 つぎに、符号化の際の“0”から“1”へある
いは“1”から“0”への反転について考察す
る。 第6図Dを参照して、4番目の入力“1”の中
央で“0”から“1”へ反転し、7番目の入力
“0”の中央で“1”から“0”へ反転してい
る。 つまり、このときの反転間隔は、入力のビツト
周期Tでみるとその3倍であり、符号化後のビツ
ト周期T/2でみるとその6倍である。すなわ
ち、反転間隔は3Tである。その反転間隔3Tがあ
らゆるケースの反転間隔のうち最大となる。 一方、最小反転間隔は、第6図の例では2番目
と3番目がそうであるように、“1”が2個連続
する入力を符号化する場合など、それら“1”
“1”の両中央で反転するからTである。 ところで、このようにして符号化された信号、
つまりビツト周期T/2で2ビツトの2値信号
“0”“1”を送信して、受信側でこれを復号する
場合を説明する。 第8図はこれに用いられる復号器のブロツク図
である。同図において、1aは入力端子、2aは
出力端子、4はNOT回路、5f,5gはAND回
路、6はOR回路である。21はMFM復号化回
路、22はビツト周期Tで5ビツトのバツフア回
路、23は上記入力系列“0”“1”“1”……
“1”“1”“0”“m”“n”の最終部5ビツトを
符号化して生ずる同一値が5又は6ビツト連続す
る符号化系列を含む符号化系列を検出する検出回
路、24は幅5Tのパルスを発生するパルス発生
回路、25はビツト周期T/2で10ビツトの直列
入力−並列出力変換回路、26はROM、27は
ビツト周期Tで5ビツトの並列入力−直列出力変
換回路である。 第5図の符号器の出力端子2から出力された符
号化信号は、伝送回線を経て、第8図の復号器の
入力端子1aに印加される。入力端子1aより入
力するデータ系列は10ビツトの直列入力一並列出
力変換器25へ入り、検出回路23で、時間Tご
とに、本方式に特有な“0”又は“1”が5ビツ
トあるいは6ビツト連続した符号化信号を含む10
ビツトの符号化信号と一致するか否かをチエツク
し、一致すればその10ビツトを入力としてROM
26をアクセスし、第4表に示した記憶内容を出
力する。この復号化された5ビツトの信号は、ビ
ツト周期Tの信号として出力端子2aに出力され
る。このときパル発生回路24から幅5Tのパル
スが出力されているので、パターンが一致したこ
とを検出してから、5Tの間ゲート5fを閉じ5g
を開けてROM内容を出力する。
は、上記cmn系列の最後部5ビツトに対する時間
で、この時間のあいだ、上記ROMの内容がAND
回路5eを介して出力端子2に出力される。 この結果、入力系列がcmnのとき、つまり、
“0”“1”“1”……“1”“1”“0”“m”
“n”で上記“1”が偶数個連続しているとき、
最後部の5ビツトの入力“1”“1”“0”“m”
“n”に対し、上記“m”“n”が“0”“0”の
場合には“01”“11”“11”“10”“00”あるいは
“10”“00”“00”“01”“11”と符号化され、“m”
“n”が“0”“1”の場合には“01”“11”“11”
“00”“01”あるいは“10”“00”“00”“11”“10”
と符号化され、また、“m”“n”が“1”“0”
の場合には“00”“11”“11”“11”“00”あるいは
“11”“00”“00”“00”“11”と符号化され、さら
に、“m”“n”が“1”“1”の場合には“00”
“11”“11”“10”“01”あるいは“11”“00”“00”
“01”“10”と符号化されることになる。 第6図は、cmn系列を、連続する“1”の個数
が4個、“m”、“n”が共に“0”の場合でかつ
最初の入力“0”が“00”と符号化された場合を
例にして符号化された様子を示すものである。 図において、Cはビツト周期Tの入力小系列
cmnを示し、Bはそれをパルス波形で示したもの
である。DおよびEはそれぞれ本発明および従来
の符号化をパルス波形で示したもので、波形上部
の数字は“00”又は“11”の累積値を表わしてい
る。つまり、−1は“00”の累積個数が“11”の
累積個数よりも1個多く、+1は“11”が1個多
いことを表わしている。なお、( )で示した数
字は入力が“10”もしくは“01”と符号化される
ので、“00”や“11”の累積個数に影響をおよぼ
さず、前の累積値に変化がないことを表わしてい
る。 これから分るように、従来の符号化方式では最
終の1ビツトの入力“0”を符号化したとき、累
積値が−2、つまり“00”の個数が“11”よりも
2個多く、負の直流成分を発生するが、本発明で
は、累積値が0となり直流成分を発生することが
ない。 なお、従来の説明の項で述べたように、(c)系列
以外の入力系列、つまり、(a)、(b)、(d)、(e)の入力
系列では符号化したとき、“00”と“11”の個数
が同数となり、直流成分を発生することはない。 第7図は、第6図と同一の入力系列で、最初の
入力“0”が“11”と符号化された場合を示して
おり、この場合は、最終入力“0”を符号化した
とき、従来の符号化方式では累積値が+2で正の
直流成分が発生するが、本発明では累積値が0で
直流成分を発生することがない。 また、これらと同様に、入力系列cmnにおい
て、“m”が“0”、“n”が“1”であるとき、
“m”が“1”で“n”が“0”のとき、“m”
“n”が共に“1”であるとき、さらにcmn系列
の最初の“0”が“00”と符号化されたとき、
“11”と符号化されたとき、いずれの場合でも、
本発明によれば、符号化されたのちに直流成分を
発生することがない。 つぎに、符号化の際の“0”から“1”へある
いは“1”から“0”への反転について考察す
る。 第6図Dを参照して、4番目の入力“1”の中
央で“0”から“1”へ反転し、7番目の入力
“0”の中央で“1”から“0”へ反転してい
る。 つまり、このときの反転間隔は、入力のビツト
周期Tでみるとその3倍であり、符号化後のビツ
ト周期T/2でみるとその6倍である。すなわ
ち、反転間隔は3Tである。その反転間隔3Tがあ
らゆるケースの反転間隔のうち最大となる。 一方、最小反転間隔は、第6図の例では2番目
と3番目がそうであるように、“1”が2個連続
する入力を符号化する場合など、それら“1”
“1”の両中央で反転するからTである。 ところで、このようにして符号化された信号、
つまりビツト周期T/2で2ビツトの2値信号
“0”“1”を送信して、受信側でこれを復号する
場合を説明する。 第8図はこれに用いられる復号器のブロツク図
である。同図において、1aは入力端子、2aは
出力端子、4はNOT回路、5f,5gはAND回
路、6はOR回路である。21はMFM復号化回
路、22はビツト周期Tで5ビツトのバツフア回
路、23は上記入力系列“0”“1”“1”……
“1”“1”“0”“m”“n”の最終部5ビツトを
符号化して生ずる同一値が5又は6ビツト連続す
る符号化系列を含む符号化系列を検出する検出回
路、24は幅5Tのパルスを発生するパルス発生
回路、25はビツト周期T/2で10ビツトの直列
入力−並列出力変換回路、26はROM、27は
ビツト周期Tで5ビツトの並列入力−直列出力変
換回路である。 第5図の符号器の出力端子2から出力された符
号化信号は、伝送回線を経て、第8図の復号器の
入力端子1aに印加される。入力端子1aより入
力するデータ系列は10ビツトの直列入力一並列出
力変換器25へ入り、検出回路23で、時間Tご
とに、本方式に特有な“0”又は“1”が5ビツ
トあるいは6ビツト連続した符号化信号を含む10
ビツトの符号化信号と一致するか否かをチエツク
し、一致すればその10ビツトを入力としてROM
26をアクセスし、第4表に示した記憶内容を出
力する。この復号化された5ビツトの信号は、ビ
ツト周期Tの信号として出力端子2aに出力され
る。このときパル発生回路24から幅5Tのパル
スが出力されているので、パターンが一致したこ
とを検出してから、5Tの間ゲート5fを閉じ5g
を開けてROM内容を出力する。
【表】
なお、検出回路23で、一致しないことが検出
されたときは、MFM復号回路21で復号されて
5ビツトバツフア22に格納されているデータが
ゲート5fを通つて出力端子2へ出力される。 このようにして、符号化された信号は、元のと
おり復号される。 以上詳述したように、この発明に係る符号化方
式は、特殊な入力系列に対して適当に符号化する
ようにしたので、いかなる入力系列が到来しても
符号化ののちに“11”あるいは“00”が累積され
ることがなく、正又は負の直流成分を発生を防ぐ
ことができる。したがつて、この発明によれば、
光学および磁気記録系において、交流結合でひず
みを生じたり、サーボ信号のような低周波領域で
の信号の抽出が容易となる。
されたときは、MFM復号回路21で復号されて
5ビツトバツフア22に格納されているデータが
ゲート5fを通つて出力端子2へ出力される。 このようにして、符号化された信号は、元のと
おり復号される。 以上詳述したように、この発明に係る符号化方
式は、特殊な入力系列に対して適当に符号化する
ようにしたので、いかなる入力系列が到来しても
符号化ののちに“11”あるいは“00”が累積され
ることがなく、正又は負の直流成分を発生を防ぐ
ことができる。したがつて、この発明によれば、
光学および磁気記録系において、交流結合でひず
みを生じたり、サーボ信号のような低周波領域で
の信号の抽出が容易となる。
第1図は入力“0”の符号化を示す図、第2図
は入力“1”の符号化を示す図、第3図は従来の
符号化回路図、第4図は従来の符号化方式が直流
成分が発生する様子を示す図、第5図はこの発明
の符号化方式に用いられる符号器のブロツク図、
第6図および第7図は特殊な入力系列を本発明の
符号化方式によつて符号化する図、第8図は復号
器のブロツク図である。 8,10……直列入力−並列出力変換回路、1
9……フリツプフロツプ回路、11……MFM符
号化回路、12……判別回路、13……パルス発
生回路、14……バツフア回路、15……並列入
力−直列出力変換回路、16……ROM。
は入力“1”の符号化を示す図、第3図は従来の
符号化回路図、第4図は従来の符号化方式が直流
成分が発生する様子を示す図、第5図はこの発明
の符号化方式に用いられる符号器のブロツク図、
第6図および第7図は特殊な入力系列を本発明の
符号化方式によつて符号化する図、第8図は復号
器のブロツク図である。 8,10……直列入力−並列出力変換回路、1
9……フリツプフロツプ回路、11……MFM符
号化回路、12……判別回路、13……パルス発
生回路、14……バツフア回路、15……並列入
力−直列出力変換回路、16……ROM。
Claims (1)
- 【表】 【表】 【表】 【表】 〓データの符号化出力の後側の符号値、 〓
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9544879A JPS5619507A (en) | 1979-07-24 | 1979-07-24 | Coding system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9544879A JPS5619507A (en) | 1979-07-24 | 1979-07-24 | Coding system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5619507A JPS5619507A (en) | 1981-02-24 |
JPS6243269B2 true JPS6243269B2 (ja) | 1987-09-12 |
Family
ID=14137967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9544879A Granted JPS5619507A (en) | 1979-07-24 | 1979-07-24 | Coding system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5619507A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01300164A (ja) * | 1988-05-26 | 1989-12-04 | Daikin Ind Ltd | ヒートポンプシステム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156732A (ja) * | 1988-12-09 | 1990-06-15 | Hitachi Ltd | 復調装置 |
-
1979
- 1979-07-24 JP JP9544879A patent/JPS5619507A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01300164A (ja) * | 1988-05-26 | 1989-12-04 | Daikin Ind Ltd | ヒートポンプシステム |
Also Published As
Publication number | Publication date |
---|---|
JPS5619507A (en) | 1981-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3754237A (en) | Communication system using binary to multi-level and multi-level to binary coded pulse conversion | |
US4677421A (en) | Digital information signal encoding method with reduced run length and improved self-clocking | |
US3995264A (en) | Apparatus for encoding and decoding binary data in a modified zero modulation data code | |
US4528550A (en) | Method and apparatus for code conversion of binary of multilevel signals | |
JPS62250748A (ja) | 符号変換装置 | |
US5604497A (en) | Apparatus and method for increasing density of run length limited block codes without increasing error propagation | |
EP0059224B1 (en) | System for coding and decoding binary data | |
JPS583350A (ja) | 2進デ−タのコ−ド化方法 | |
US5739779A (en) | Encoding circuit and decoding circuit | |
US4617553A (en) | Enhanced Miller code | |
US4227184A (en) | Modified Miller Code encoder | |
JPS6243269B2 (ja) | ||
KR20010025003A (ko) | 변환이 패리티 반전이 되도록, 엔-비트 소스어를 대응하는엠-비트 채널어로, 그리고 역으로 인코딩/디코딩하는 장치및 방법 | |
JPH01118274A (ja) | デジタルデータの記録方式 | |
KR920001999B1 (ko) | 부호화장치와 그것을 사용한 자기기록시스템 | |
JPS6069943A (ja) | コ−ド変換方式 | |
JPS62274948A (ja) | フレーム同期装置 | |
JP3239663B2 (ja) | 変調方法、変調装置及び復調装置 | |
JPH04312022A (ja) | デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法 | |
GB1577688A (en) | Data transmission | |
SU1656574A1 (ru) | Устройство дл сжати информации | |
JPH02119434A (ja) | 符合化回路及び復合化回路 | |
JPH05235775A (ja) | 情報変換方法及びそれを用いた情報変換装置 | |
JPH0345948B2 (ja) | ||
JP2668901B2 (ja) | 符号化装置 |