JPS6124236A - スパツタ膜の形成方法 - Google Patents

スパツタ膜の形成方法

Info

Publication number
JPS6124236A
JPS6124236A JP14422884A JP14422884A JPS6124236A JP S6124236 A JPS6124236 A JP S6124236A JP 14422884 A JP14422884 A JP 14422884A JP 14422884 A JP14422884 A JP 14422884A JP S6124236 A JPS6124236 A JP S6124236A
Authority
JP
Japan
Prior art keywords
film
sputtering
silicon dioxide
gas
helium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14422884A
Other languages
English (en)
Inventor
Kazuhisa Fujita
和久 藤田
Kenji Furuta
健二 古田
Mamoru Morita
守 森田
Katsu Tamura
田村 克
Moriaki Fuyama
盛明 府山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14422884A priority Critical patent/JPS6124236A/ja
Publication of JPS6124236A publication Critical patent/JPS6124236A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、スパッタ膜の形成方法に関する。
特に、スパッタリング法により酸化膜を形成する方法に
関するものである。この種の技術は、例えば電子部品な
どの分野で二酸化ケイ素等の酸化膜を形成するのに利用
書れる。
〔発明の背景〕
スパッタリング法により二酸化ケイ素膜を作成する場合
、従来はスパッタガスとして、アルゴンガス単独を用−
て行なっていた。ところがこのような従来技術で得られ
た膜は、フッ酸系のエツチング液でエツチングした場合
に、非常に速いエツチング速度を示し、かつ、第1図(
,41に示すように、基板1の第1層配線2上に眉間絶
縁膜3として二酸化ケイ素膜を形成した場合。
エツチングされたスルホール部5の壁面51の形状は図
示の如く垂直になり、柱状晶となる。このような膜を図
のように層間絶縁膜3として用いると、スルホール5の
段差部52で第2層配線4が断切れ41を起こすことが
あった。
この問題を解決するべく、スパッタリング法による膜質
向上策が種々検討されており、バイアスクバッタ法とか
、電極間隔を小さくするなどの方法が提案されている。
バイアススパッタ法は再スパツタ効果で膜質を向上させ
るものであるが、この方法は、スパッタ電像の他にバイ
アス電源が必要なためコスト高になると同時に。
スパッタ速度が小さくなるという問題がある。
一方、電極間隔を小さくしてスパッタリングする方法は
、膜厚分布が悪いという問題がある。
〔発明の目的〕
本発明はニスバッタリング法で得られる酸化膜の膜質を
向上することを目的とし、これにより二酸化ケイ素膜を
層間絶縁体として用いる場合でも、そのエツチング後の
スルホールの形状を改良して配線の断切れが生じないよ
うにでき、しかも簡便でコスト的にも有効であシ、スパ
ッタ速度拳膜質分布の点でも問題のないスパッタ膜形成
方法を得んとするものである。
〔発明の概要〕 この目的を達成するため1本発明においては。
スパッタガスであるアルゴンガス中にヘリウムガスを添
加して膜形成を行なう。このようにすることによシ、バ
イアススパッタ法と同様0良質なスパッタ膜が得られ、
しかも簡単に低コストで、スパッタ速度にも問題々く、
この効果が得られるものである。
なお本発明の実施に当たっては、ヘリウムガスの添加量
としては2ovot%以上、またスパッタ時の圧力を2
mTorr  以下とするのが好ましく。
これにより良質な膜を得ることができる。
〔発明の実施例〕
次に本発明の一実施例について、第2図乃至第4図を参
照して説明する。この実施例は1本発明を感熱記録ヘッ
ドの多層配線部に絶縁層として用いる二酸化ケイ素膜形
成に適用したものである。以下1本実施例に従って説明
する。第2図(Aは本例の感熱記録ヘッドの多層配線部
を示し、1はアンダコートがついたグレーズドセラミッ
ク基板、2は第1層配線、3はスパッタリング法によっ
て作成した二酸化ケイ素膜である。4は第2層配線であ
る。第2図CB)は本例の二酸化ケイ素膜のエツチング
後スルホール形状SEN写真を示す。既述の従来例を示
す第1図(4(Blは、それぞれ本例のこの第2図(A
l CB)に対応するものである。
また第3図はアルゴン中へのヘリウム添加量に対するス
パッタ速度及びエツチング速度の変化を示し、第4図は
ヘリウムをAOvot% 添加したアルゴンガスのスパ
ッタ圧力に対するスパッタ速度及びエツチング速度の関
係金示す。第3図から、Heを添加することによりスパ
ッタ速度及びエツチング速度がそれぞれやや遅くなるが
問題になる程ではないことがわかる。第4図からは1両
速度、特にエツチング速度をガス圧によシ適正にとるこ
とができることがわかる。
この実施例では5“X15’の大きさの二酸化ケイ素を
ターゲットとして使用し、マグネトロン型の高周波スパ
ッタ装置によ勺スパッタを行なった。本装置は170 
X 580mmの大きさの7面体のステンレス製基板ホ
ルダをそなえ、このホルダーは膜形成中回転している。
具体的にスパッタは次のような操作によシ行なった。ま
ず、ベルジャ内金6 X 1O−6Torr以下に真空
引きした後。
200℃で30分間脱ガス処理する。次に所定の真空圧
力において、1Krで5分、2KIFで10分間プリス
パッタした後5本スパッタを行なって膜を堆積した。ヘ
リウム添加によるスパッタ速度の減少は、第3図に示す
ようにAOvoL%添加においてもアルゴンのみの時の
約20%の減少であり。
あ捷り速度を落とすことなく、膜の堆積が可能である。
一方、エツチング速度については、前述した如く第4図
かられかるように顕著なスパッタ圧力依存性を示し、 
2mT’orr  の場合の工・ソチング速度は4mT
orr  の場合の約174となる。
それぞれの条件でのエツチングスルホール部をSEM観
察したところ、スパッタガス圧2m’loττ以下、H
e添加量20UO1% 以上で第2図(Blに示すよう
な良好なテーパ形状をもち1等軸晶で緻密な膜が得られ
ることが確認された。
上記条件で得られた二酸化ケイ素膜を眉間絶縁膜として
用いた場合、第1図−)のような第2層配線の断切れを
防止できる。従って高信頼化に大きな効果があるもので
ある。
このように本発明の方法を二酸化ケイ素膜の形成に用い
ると1等軸晶で緻密な二酸化ケイ素膜が得られ、このた
めエツチング後、良好なスルホールテーパ形状を示し1
層間絶縁膜として用いた場合に、第2R配線の断切れを
防止でき、高信頼化に大きな効果がある。
上記実施例は薄膜感熱記録ヘッドに適用したものである
が1本発明による二酸化ケイ素膜はこのような感熱記録
ヘッドだけでなく1種々の半導体素子に適用可能である
。また、膜質が緻密になることにより膜厚を薄くするこ
とも可能であり、生産性の向上を図ることもできる。
更に本発明は二酸化ケイ素膜のみならず、その外の酸化
膜、−例を挙げれば酸化アルミニウム膜などの形成にも
有効に使用できる。
〔発明の効果〕
上述の如く本発明のスパッタリング法によれば、膜質の
向上した酸化膜を得ることができる。
この方法により例えば二酸化ケイ素膜を形成すると、こ
れを層間絶縁膜として用いる場合もそのエツチング後の
ヌルホールの形状を改良でき。
信頼性を高めることができる。
しかも本発明は簡便でコスト的にも有利で。
スパッタ速度・膜質分布についても問題ない。
かつ本発明による酸化膜は種々の半導体素子等に適用可
能であシ、渣た膜質が緻密になることによシ膜厚を薄く
することも可能で、生産性向上にも大きな効果がある。
【図面の簡単な説明】
第1図(A)は従来方法によシアルボン単独でスパッタ
した二酸化ケイ素膜を用いた場合の感熱記録ヘッド多層
配線部断面図であり、同図(Blはそのスルホール55
M写真である。第2図は本発明の一実施例に係る方法に
よって得られた二酸化ケイ素を用いた場合で、同図−)
(B)はそれぞれ第1図(7) (Blに対応するもの
である。第3図及び第4図は上記実施例を説明する図面
で、第3図ハ、アルゴン中へのヘリウム添加量に対する
スパッタ速度およびエツチング速度との関係を示し、第
4図は、ヘリウム添加量40νof、% のアルゴンの
スパッタ圧力に対するスパッタ速度及びエツチング速度
との関係を示す。 1・・・グレーズドセラミック基板 2・・・第1層配線 3・・・層間絶縁膜(二酸化ケイ素膜)4・・・m2層
配線 昆  1 回 (ハ)(Il!I) 児 2■

Claims (1)

  1. 【特許請求の範囲】 1、スパッタリング法により酸化膜を形成する方法にお
    いて、ヘリウムを添加したアルゴンガスをスパッタガス
    として用いて膜形成を行なうことを特徴とするスパッタ
    膜の形成方法。 2、前記酸化膜は、二酸化ケイ素あるいは酸化アルミナ
    膜である特許請求の範囲第1項記載のスパッタ膜の形成
    方法。 3、前記ヘリウムの添加の濃度は20vol%以上とす
    る特許請求の範囲第1項記載のスパッタ膜の形成方法。 4、前記膜の堆積時の圧力を2mTorr以下とする特
    許請求の範囲第1項記載のスパッタ膜の形成方法。
JP14422884A 1984-07-13 1984-07-13 スパツタ膜の形成方法 Pending JPS6124236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14422884A JPS6124236A (ja) 1984-07-13 1984-07-13 スパツタ膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14422884A JPS6124236A (ja) 1984-07-13 1984-07-13 スパツタ膜の形成方法

Publications (1)

Publication Number Publication Date
JPS6124236A true JPS6124236A (ja) 1986-02-01

Family

ID=15357220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14422884A Pending JPS6124236A (ja) 1984-07-13 1984-07-13 スパツタ膜の形成方法

Country Status (1)

Country Link
JP (1) JPS6124236A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172930A (ja) * 1975-09-05 1986-08-04 エヌ.ブイ.インダストリエル ハンデルスコンビナテイ ホランド 吸込式浚渫船

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172930A (ja) * 1975-09-05 1986-08-04 エヌ.ブイ.インダストリエル ハンデルスコンビナテイ ホランド 吸込式浚渫船

Similar Documents

Publication Publication Date Title
GB1514664A (en) Method of forming an electrically insulative coating
JPS6124236A (ja) スパツタ膜の形成方法
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
JPH05206120A (ja) 半導体装置及びその製造方法
JPS61289635A (ja) 表面平坦化方法
JPS61261472A (ja) バイアススパツタ法およびその装置
JP2913672B2 (ja) 絶縁膜形成方法
JP3569009B2 (ja) 磁気デバイスの製造方法
JPS6212184A (ja) 石英板に銅をスパツタめつきする方法
US4992152A (en) Reducing hillocking in aluminum layers formed on substrates
RU2054747C1 (ru) Способ получения рельефа в диэлектрической подложке
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JPH06172989A (ja) 金属酸化膜成膜方法
JPS6164874A (ja) スパツタ膜の形成方法
JPH1079358A (ja) スパッタ法
JPH02102525A (ja) 金属薄膜の付着方法
JPS62247064A (ja) 金属被膜の成長方法
JPH0756070B2 (ja) スパッタ成膜方法
JPH06275617A (ja) 耐酸化性銅薄膜とその製法、並びにそれを用いた半導体装置
JP3112275B2 (ja) 薄膜部品用配線材料
JPS6248048A (ja) 半導体装置の製造方法
JP3193093B2 (ja) 半導体装置の製造方法
JP3120513B2 (ja) ドライエッチング方法
JPH0593266A (ja) スパツタリング装置
JPH09115906A (ja) 半導体装置の製造方法