JPS6122332B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はバンクでインタリーブを行いバンク内
が複数のモジユールに分割されたメモリのメモリ
モジユール再構成制御装置に関する。

従来のメモリモジユール再構成制御装置では、
全てのメモリバンクに共通に、唯一のメモリモジ
ユール変換機構が使用されているため、特定バン
ク内の特定モジユール内の複数ビツト誤り等が検
出された後に特定バンクの該当モジユールを切離
そうとする際、全バンクのインタリーブにかかる
バンクに共通化されたグループの該当モジユール
を全て切離し、切り離されたモジユールをアクセ
スすることのないようモジユールアドレスを振り
直すことが行われている。従つて、故障メモリ領
域を含むメモリ容量と実際に切離されるメモリ容
量との間に大きな隔りがあり、システム運用に支
障をきたすことが多くある。

バンク共通にメモリモジユール変換テーブルを
有するときに実際に切離されるメモリ容量の最小
単位は物理的に次式で与えられる。

（メモリチツプの記憶容量）×（アクセスバイト
幅）×（インタリーブ数） これはアクセスバイト幅内で複数ビツトが故障
したときにアクセスバイトの語を含むメモリチツ
プの語方向全部のエラーと取扱いかつメモリチツ
プの語を含む全バンクの該当語列を全部エラーと
取扱いインタリーブを正常時と同様に保つことに
重点を置くことを前提として与えられる式であ
る。

ここで、16384ビツトチツプ（16384語×１ビツ
ト）を使用し、アクセスバイト幅が８バイトであ
り、インタリーブ数が４であるようなメモリ装置
を想定すると、あるバンクのあるモジユール内の
複数ビツト誤りの際の物理的に制約される切離し
メモリ容量の最小単位は、上記式に代入されて、
524288バイトとなるが、メモリの最大容量が小さ
なシステムの場合、例えば、2Mバイトのシステ
ムの場合には、1/4の容量が切離されることにな
り、システム運用上致命的なものとなるという欠
点がある。

本発明の目的はモジユールの故障等でモジユー
ルを切離す際特定のバンクの特定のモジユールの
みを切離すことができかつインタリーブを損うこ
とのないようにバンクおよびモジユール番号を振
り直すことができるようにしたメモリモジユール
再構成制御装置を提供することにある。

本発明の装置は、複数ブロツク間でインタリー
ブが行なわれ前記ブロツク内が複数のメモリモジ
ユールに分割されたメモリのメモリモジユールを
再構成制御する装置において、 外部から与えられるブロツクアドレスとメモリ
モジユールアドレスとブロツク内アドレスとモジ
ユール内アドレスとを格納するアドレス格納手段
と、 前記ブロツクアドレスと前記メモリアドレスと
に基づいて故障したブロツクのメモリモジユール
を除いて見かけ上連続したアドレスを割付けるよ
うにアドレス変換するアドレス変換手段と、 このアドレス変換手段で変換して得られるブロ
ツクアドレスおよびメモリモジユールアドレスに
前記アドレス変換手段から与えられるモジユール
内アドレスを併せて前記メモリへ送出する送出手
段とから構成されている。

次に本発明について図面を参照して詳細に説明
する。

本発明の一実施例を示す第１図において、本発
明のメモリモジユール再構成制御装置は、処理装
置からメモリ物理アドレスレジスタ１０、メモリ
モジユール変換手段１１、メモリ物理アドレスを
構成するｋビツトからなるモジユールアドレスを
伝搬するモジユールアドレス線２０、同アドレス
を構成するｌビツトからなるモジユール内アドレ
スを伝搬するモジユール内アドレス線２１、同ア
ドレスを構成するｍビツトからなるバンクアドレ
スを伝搬するバンクアドレス線２２、メモリモジ
ユール変換手段１１から出力されるｋビツトから
なる変換後の実モジユールアドレスを伝搬する実
モジユールアドレス線２３、ｍビツトからなる変
換後の実バンクアドレスを伝搬する実バンクアド
レス線２４、メモリ実物理アドレス合成器１２か
ら構成され、その制御の対象となるメモリ装置
は、バンクデコーダ１３、バンク内モジユールア
ドレスおよびモジユール内メモリアドレス切換ゲ
ート１４，１５，１６および１７、メモリバンク
３０，３１，３２および３３から構成されてい
る。

ｋビツトからなるモジユールアドレス線２０を
介して与えられる内容をＫ、すなわち、モジユー
ル番号Ｋ、また、ｍビツトからなるモジユールア
ドレス線２２を介して与えられる内容をＭ、すな
わちモジユール番号Ｍとしてそれぞれ表示し同様
に ｋビツトからなり変換後の実モジユールアドレ
ス線２３を介して与えられる内容K′、すなわ
ち、変換されたモジユール番号K′、また ｍビツトからなり変換後の実バンクアドレス２
４を介して与えられる内容をM′、すなわち、変
換されたバンク番号M′としてそれぞれ表示する
もおとする。

メモリモジユール変換機構１１はモジユールア
ドレスＫおよびＭを実モジユールアドレスK′お
よびM′に変換する機能を有し、モジユールアド
レスｋおよびｍを解読して、得られる変換テーブ
ルの特定のアドレスから変換データである実モジ
ユールアドレスK′およびM′を引き出すことので
きる高速の記憶レジスタから構成されている。

メモリ装置において、メモリ故障が発生してお
らず、バンク内のモジユールが切離されていない
場合、および、メモリ故障が起きていても、バン
ク内のモジユールの再構成を行わず放置する場合
には、実モジユールアドレス（K′，M′）＝モジユ
ールアドレス（Ｋ，Ｍ）であるように、モジユー
ル変換手段１１の内容は記録されている。

ここで、モジユール番号ａ、バンク殿号ｂ、モ
ジユール内アドレスｃの箇所で複数ビツト誤りが
検出されたため、該モジユールａの該バンクｂを
切離し、切離されたモジユールは以後アクセスさ
れることのないよう、アドレスの振り替えが行な
われる。このとき、バンク番号ｂが最後のバンク
でなければ（ａ，ｂ）→（ａ，ｂ＋１）のように
バンク番号を１つ分、跳躍させアドレスを振り替
え、バンク番号ｂが最後のバンクであれば（ａ，
ｂ）→（ａ＋１，０）のようにバンク番号を
“０”に戻し、モジユール番号を１つ増加させ
て、見かけ上、バンク番号を１つ分跳躍させアド
レスを振り替えるか、または、使用可能メモリ領
域の最後のモジユールを故障モジユールと置き換
えるために、（ａ＋ｂ）→（使用可能メモリ領域
の最後のモジユール、使用可能メモリ領域の最後
のバンク）と振り替える。モジユール変換機構内
の変換テーブルはモジユール番号を１つずらせる
方式を採るときにはモジユール番号およびバンク
番号が（ａ，ｂ）に至るまではモジユールアドレ
ス（Ｋ，Ｍ）＝実モジユールアドレス（K′，M′）
であるが、モジユール番号およびバンク番号が
（ａ，ｂ）以降はモジユールアドレス（Ｋ，Ｍ）
≠実モジユールアドレス（K′，M′）であり、１
つずつ、ずれた形で変換される。また、故障モジ
ユールとして、最後のモジユールを割当るときに
はモジユール番号およびバンク番号が（ａ，ｂ）
のモジユールを除けばモジユールアドレス（Ｋ，
Ｍ）＝実モジユールアドレス（K′，M′）であり、
（ａ，ｂ）のみが（使用可能メモリ領域の最後の
モジユール、使用可能なメモリ領域の最後のバン
ク）となる。

バンク共通にモジユール番号の変換を行う従来
方式においては、ａモジユール、ｂバンクの故障
に際し０バンク目のａモジユール、１バンク目の
ａモジユール、以下最後バンク目のａモジユール
というように、全てのバンクの当該モジユールが
切離されていた。モジユールアドレス変換におい
てはａモジユール番号として新しくａ＋１モジユ
ールを割り当て、次にａ＋１モジユール番号とし
て新しくａ＋２モジユールを割り当て、以下順次
１モジユールずつずらせて割当てるか、または、
ａモジユール番号として新しく最後モジユールを
割り当てていた。これは、バンク間でインタリー
ブを行うため、１つのバンクの故障であつても該
当するモジユールを全バンク分切離して、インタ
リーブを保つことに重心が注がれていたためであ
るが、これは必要以上に大容量のメモリ領域を切
離することになる。

本発明で提供する装置の利点は、特定バンクの
特定モジユールだけを切離してもインタリーブを
保ちうることにある。

第２図および第３図にメモリ装置の切離しモジ
ユールとモジユール変換機構との関係を示してい
る。

第２図は第１図で示したモジユール変換機構１
１内の変換テーブルの内容の一例を示した図であ
り、処理装置から送られてきたメモリ物理アドレ
スレジスタ１０のアドレスのうちモジユールアド
レス線２０を介して与えられる内容Ｋとバンクア
ドレス線Ｍを介して与えられる内容が、モジユー
ル変換機構１１で変換後の実モジユールアドレス
線２３を介して与えられる内容K′と変換後の実
バンクアドレスアドレス線２４を介して与えられ
る内容M′とに変換されるときの（Ｋ，Ｍ）→
（K′，M′）変換テーブルの内容が示されている。

第３図にはメモリ装置の各バンク３０，３１，
３２および３３のバンク内モジユールおよび実モ
ジユールアドレス（K′，M′）＝（２，２）および
（５，１）の二つのモジユールが故障して切離さ
れている状態が示されている。

モジユール番号２（Ｋ＝２）、バンク番号２
（Ｍ＝２）のマドレスは、モジユール変換機構１
１でモジユール番号２（K′＝２）、バンク番号３
（M′＝３）に変換される。以後のモジユールの
（Ｋ，Ｍ）→（K′，M′）の内容は（２，３）→
（３，０），（３，０）→（３，１）のように割当
てられる。モジユール番号５（Ｋ＝５）およびバ
ンク番号０（Ｍ＝０）は、モジユール番号５（Ｋ
＝５）およびバンク２（Ｍ＝２）に変換される。
これはモジユール番号５およびバンク番号１が故
障して、切離し対称とされたためである。

以降のモジユールのモジユールアドレス（Ｋ，
Ｍ）→実モジユールアドレス（K′，M′）の内容
は（５，１）→（５，３），（５，２）→（６，
０），（５，３）→（６，１）…のように割当られ
る。

モジユールアドレス（Ｋ，Ｍ）＝“０，０”から
（Ｋ，Ｍ）＝“７，１”までのメモリ物理アドレス
は実モジユールアドレス（K′，M′）＝“０，０”
から（K′，M′）＝“７，３”まで実物理アドレス
として変換される。

モジユールアドレス（Ｋ，Ｍ）＝“７，２”およ
び（Ｋ，Ｍ）＝“７，３”は、使用可能メモリ容量
を越えてメモリを駆動することになるため、変換
テーブルを引く以前にアドレスエラーを検出する
ことは可能であるため、変換テーブル上は変換値
を与える必要はない。

正常時に、メモリモジユール（K′，M′）＝
“２，２”を含むメモリモジユール列（K′，M′）
＝“２，０，“２，１”，“２，２”，“２，３”にお
いて、インタリーブを行つていたものは、故障モ
ジユール切離し後、実モジユールアドレス
（K′，M′）＝“２，０，“２，２”，“２，３”，
“３，０”でインタリーブが行なわれることにな
る。

正常時にメモリモジユール（K′，M′）＝“５，
１”を含むメモリモジユール列（K′，M′）＝
“５，０，“５，１”，“５，２”，“５，３”におい
てインタリーブを行つていたものは故障モジユー
ル切離し後（K′，M′）＝“５，２，“５，３”，
“６，０”，“６，１”でインタリーブが行なわれ
ることになる。

このように、メモリモジユール（K′，M′）＝
“２，２”および“５，１”が切離されても、処
理装置上、見かけのメモリ使用可能サイズの減少
の影響は受けるが、該当モジユールの全バンクを
切離することなく、かつ、インタリーブを止める
ことなく、メモリ領域を効果的に使用することが
できる。

本発明はメモリ装置の特定バンクの特定モジユ
ールを任意に切離すことができるようなメモリモ
ジユールアドレス変換機構を有する、メモリモジ
ユール再構成制御装置ほ提供することによりメモ
リ障害検出等によるメモリモジユール切離しに際
して実線に障害を起したメモリモジユールのみに
限定して切離し切離されるメモリ領域を最小にし
かつ複数バンクに渡るインタリーブを正常時と同
じように機能するよう保つようにしている。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は第１図で示したモジユール変換機構内の
変換テーブルの一例を示す図および第３図はメモ
リ装置内のバンク番号とモジユール番号及び故障
モジユールの関係を示す図。 第１図から第３図において、１０……処理装置
からのメモリ物理アドレス、１１……メモリモジ
ユール変換機構、１２……メモリ実物理アドレス
合成図、１３……バンクデコーダ、１４，１５，
１６，１７……モジユール内メモリアドレス切換
ゲート、２０……モジユールアドレス線、２１…
…モジユール内アドレス線、２２……バンクアド
レス線、２３……実モジユールアドレス線、２４
……実バンクアドレス線、３０，３１，３２，３
３……メモリバンク。

Claims (1)

1. 【特許請求の範囲】 １ 複数バンク間でインタリーブが行なわれ前記
   バンク内が複数のメモリモジユールに分割された
   メモリのメモリモジユールを再構成制御する装置
   において、 外部から与えられるメモリモジユールアドレス
   とモジユール内アドレスとインタリーブ用バンク
   アドレスとを格納するアドレス格納手段と、 前記メモリモジユールアドレスと前記バンクア
   ドレスとに基づいて故障した特定バンクの特定メ
   モリモジユールを除いて見かけ上連続したアドレ
   スをインタリーブを損わないよう割付けるように
   アドレス変換するアドレス変換手段と、 該アドレス変換手段で変換して得られるメモリ
   モジユールアドレスおよびバンクアドレスに前記
   格納手段から与えられるモジユール内アドレスを
   併せて前記メモリへ送出する手段とから構成した
   ことを特徴とするメモリモジユール再構成制御装
   置。