JPS61131294A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS61131294A JPS61131294A JP59251951A JP25195184A JPS61131294A JP S61131294 A JPS61131294 A JP S61131294A JP 59251951 A JP59251951 A JP 59251951A JP 25195184 A JP25195184 A JP 25195184A JP S61131294 A JPS61131294 A JP S61131294A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cas
- ras
- memory element
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アドレス転送を２回必要とするダイナミック
型記憶（以下Ｄ−ＲＡＭと略称する）素子を並列に並べ
た記憶素子アレーパッケージの複数枚を同時にアクセス
する記憶装置に関するもので、前記パッケージのロウア
ドレスストローブ（以下ＲＡＳと略称する）信号、カラ
ムアドレスストローブ（以下ＲＡＳと略称する）信号の
不良による複数のビット誤りを検出した場合の該当不良
パッケージの検出法に関するものである。
型記憶（以下Ｄ−ＲＡＭと略称する）素子を並列に並べ
た記憶素子アレーパッケージの複数枚を同時にアクセス
する記憶装置に関するもので、前記パッケージのロウア
ドレスストローブ（以下ＲＡＳと略称する）信号、カラ
ムアドレスストローブ（以下ＲＡＳと略称する）信号の
不良による複数のビット誤りを検出した場合の該当不良
パッケージの検出法に関するものである。
従来の技術
従来、この種の記憶装置をプロセッサ等の上位装置と接
続する場合に、データ転送幅は、４バイト、８バイトあ
るいは１６バイトと出来る限シ多くすることにより、デ
ータスループット（データ転送能力）の向上をはかって
来た。一方構成される記憶素子アレーパッケージのデー
タ幅は、汎用性、コネクタ制限などの実装上の制限、あ
るいはコスト等の関係で、１バイト、２バイト等と上位
装置とのインタフェースのデータ幅に較べて小さくなっ
ている。例えば第３図のように、上位装置から転送され
る８バイトの書き込みデータ５０は、１ビットニラ−訂
正２ビツトエラー検出コード発生手段１に入力され、１
ビツトエラー訂正２ビツトエラー検出コードピツト（Ｅ
ＣＣビット）５１を出力する。前記８バイトの書き込み
データ５０とＥＣＣビット５１とは４つに分割され、記
憶素子アレーパッケージ（１１，１２，・・・、１ｎ）
（２１，２２，・・・、２ｎ）（３１，３２，・・・３
ｎ）（４１，４２，・・・、４ｎ）に転送され、定め
られたアドレスに書き込まれる。また前記記憶素子アレ
ーパッケージ１１〜４ｎの指定されたアドレスから読み
出されたデータ５２は８バイト分にまとめられ、ＥＣＣ
ビットとともに、データエラー検出手段２に入力される
。またＥＣＣビットを除く前記読み出しデータ５２は１
ビツトエラー訂正手段３に入力され、前記検出手段２の
出力５３の指示により訂正された読み出しデータ５４と
して上位装置に転送する。
続する場合に、データ転送幅は、４バイト、８バイトあ
るいは１６バイトと出来る限シ多くすることにより、デ
ータスループット（データ転送能力）の向上をはかって
来た。一方構成される記憶素子アレーパッケージのデー
タ幅は、汎用性、コネクタ制限などの実装上の制限、あ
るいはコスト等の関係で、１バイト、２バイト等と上位
装置とのインタフェースのデータ幅に較べて小さくなっ
ている。例えば第３図のように、上位装置から転送され
る８バイトの書き込みデータ５０は、１ビットニラ−訂
正２ビツトエラー検出コード発生手段１に入力され、１
ビツトエラー訂正２ビツトエラー検出コードピツト（Ｅ
ＣＣビット）５１を出力する。前記８バイトの書き込み
データ５０とＥＣＣビット５１とは４つに分割され、記
憶素子アレーパッケージ（１１，１２，・・・、１ｎ）
（２１，２２，・・・、２ｎ）（３１，３２，・・・３
ｎ）（４１，４２，・・・、４ｎ）に転送され、定め
られたアドレスに書き込まれる。また前記記憶素子アレ
ーパッケージ１１〜４ｎの指定されたアドレスから読み
出されたデータ５２は８バイト分にまとめられ、ＥＣＣ
ビットとともに、データエラー検出手段２に入力される
。またＥＣＣビットを除く前記読み出しデータ５２は１
ビツトエラー訂正手段３に入力され、前記検出手段２の
出力５３の指示により訂正された読み出しデータ５４と
して上位装置に転送する。
記憶素子アレーパッケージ１１，１２．・・・、 ４ｎ
は、本例ではそれぞれ２バイト＋２ビツトのデー′り幅
を有しておシ、これらのパッケージのうち（］１゜２１
．３１．４１）の４枚で最小実装容量が構成され、これ
に（１２，２２，３２，４２）、（１３゜２３．３３．
４３）、・・・ｙ（１”＋２”＋３”＊４ｎ）の４枚づ
つが一組として順次増設される。
は、本例ではそれぞれ２バイト＋２ビツトのデー′り幅
を有しておシ、これらのパッケージのうち（］１゜２１
．３１．４１）の４枚で最小実装容量が構成され、これ
に（１２，２２，３２，４２）、（１３゜２３．３３．
４３）、・・・ｙ（１”＋２”＋３”＊４ｎ）の４枚づ
つが一組として順次増設される。
したがって、１回のアクセスに対しては、この４枚−組
の各組いずれかがアクセスされる。なお、これらのパッ
ケージの内部構成は全く同一であり、取シ替えが可能で
ある。第４図にこの１枚の記憶素子アレーパッケージの
構成図を示す。このパッケージのデータ幅は２バイトで
、ＥＣＣビット２ビツトが付加された場合ｂ−１８であ
る（１バイトは８ビツトとした）。Ｍｌｌ〜Ｍ ａ ｂ
の各々は１ピツ）ｘｍワードのＤ−几ＡＭ素子であシ、
書れる。読み出しデータＲ１，・・・、Ｒｂも同様であ
る。Ｉ（、Ａｓ信号ＲＡ Ｓ １ 、 ＝−ｋＬＡ Ｓ
ａはそれぞれ（Ｍｌｌ、Ｍｌ２．・・・、Ｍｌ ｂ
）、（Ｍ２１ 、Ｍ２２、−・−Ｍ２ｂ ）、−、（Ｍ
ａｌ 、Ｍａ２、−Ｍａ ｂ ）に接続される。ＣＡＳ
信号ＣＡ Ｓ ｌ 、 、、、。
の各組いずれかがアクセスされる。なお、これらのパッ
ケージの内部構成は全く同一であり、取シ替えが可能で
ある。第４図にこの１枚の記憶素子アレーパッケージの
構成図を示す。このパッケージのデータ幅は２バイトで
、ＥＣＣビット２ビツトが付加された場合ｂ−１８であ
る（１バイトは８ビツトとした）。Ｍｌｌ〜Ｍ ａ ｂ
の各々は１ピツ）ｘｍワードのＤ−几ＡＭ素子であシ、
書れる。読み出しデータＲ１，・・・、Ｒｂも同様であ
る。Ｉ（、Ａｓ信号ＲＡ Ｓ １ 、 ＝−ｋＬＡ Ｓ
ａはそれぞれ（Ｍｌｌ、Ｍｌ２．・・・、Ｍｌ ｂ
）、（Ｍ２１ 、Ｍ２２、−・−Ｍ２ｂ ）、−、（Ｍ
ａｌ 、Ｍａ２、−Ｍａ ｂ ）に接続される。ＣＡＳ
信号ＣＡ Ｓ ｌ 、 、、、。
ＣＡ Ｓ ａも同様である。Ｄ−４％ＡＭ素子Ｍ１１〜
Ｍａｂにはアドレス線書き込み制御線が接続されている
が、第４図ではこれらを省略しである。
Ｍａｂにはアドレス線書き込み制御線が接続されている
が、第４図ではこれらを省略しである。
この様な構成の記憶素子アレーパッケージは、第３図の
記憶素子アレーパッケージ１１．１２・・・４ｎとして
使用される。今仮９に記憶素子アレーパッケージ１１，
２１．３１．４１の各Ｄ−ＲＡＭ素子Ｍｌｌ、・・・、
Ｍｌｂに対してアクセスが実施された場合、ＲＡＳ信号
ＲＡＳＩおよびＣＡＳ信号ＣＡＳ １が出力されるが、
この時、記憶素子アレーパッケージ１１，２１，３１．
４１の４枚のうちのいずれか少なくとも１枚のパッケー
ジにおいて、ＲＡＳ信号ＲＡＳｌもしくはＣＡＳ信号Ｃ
Ａ８１の駆動素子１０１．または２０１が故障した場合
、これらの故障信号に接続されたＤ−ＲＡＭ素子は動作
しない。したがって、この様な故障の記憶素子アレーパ
ッケージが第３図の中に存在すると、データエラー検出
回路２で検出されたシンドローム（兆候）からでは、ア
クセスした４枚の記憶素子アレーパッケージのうちどれ
が不良であるか判定できず、修理時間をふやして１枚ず
つ交換するか、あるいは４枚まとめて交換しなければな
らず、平均修理時間（ＭＴＴＲ）が増大し、あるいは保
守パッケージの所有数が増大するという欠点があった。
記憶素子アレーパッケージ１１．１２・・・４ｎとして
使用される。今仮９に記憶素子アレーパッケージ１１，
２１．３１．４１の各Ｄ−ＲＡＭ素子Ｍｌｌ、・・・、
Ｍｌｂに対してアクセスが実施された場合、ＲＡＳ信号
ＲＡＳＩおよびＣＡＳ信号ＣＡＳ １が出力されるが、
この時、記憶素子アレーパッケージ１１，２１，３１．
４１の４枚のうちのいずれか少なくとも１枚のパッケー
ジにおいて、ＲＡＳ信号ＲＡＳｌもしくはＣＡＳ信号Ｃ
Ａ８１の駆動素子１０１．または２０１が故障した場合
、これらの故障信号に接続されたＤ−ＲＡＭ素子は動作
しない。したがって、この様な故障の記憶素子アレーパ
ッケージが第３図の中に存在すると、データエラー検出
回路２で検出されたシンドローム（兆候）からでは、ア
クセスした４枚の記憶素子アレーパッケージのうちどれ
が不良であるか判定できず、修理時間をふやして１枚ず
つ交換するか、あるいは４枚まとめて交換しなければな
らず、平均修理時間（ＭＴＴＲ）が増大し、あるいは保
守パッケージの所有数が増大するという欠点があった。
発明が解決しようとする問題点
本発明の目的は、上記の欠点、すなわち記憶装置を構成
する複数枚の記憶素子アレーパッケージを数枚づつ同時
にアクセスする場合に、その数枚１組のパッケージの中
の１つのパッケージのＲＡＳ信号又はＣＡＳ信号の駆動
素子が故障した場合、この複数のパッケージをまとめて
交換するか、時間をかけて１枚ずつ交換しなければなら
ないという問題点を解決する記憶回路を提供することに
ある０ 問題点を解決するだめの手段 本発明は」二連の問題点を解決するために、複数個のダ
イナミック型記憶素子（以下Ｄ−ＲＡＭ紫子と呼ぶ）が
直列に接続された記憶素子アレーパッケージが複数個並
列に接続されていて、前記各アレーパッケージの各段階
のＤ−ＲＡＭ素子がそれぞれ共通のロウアドレスストロ
ーブＣ３（以下ＲＡＳ信号と呼ぶ）駆動素子とカラムア
ドレスストローブ信号（以下ＣＡＳ信号と呼ぶ）駆動素
子に接続されており、前記各アレーパッケージ前の書き
込みデータ入力側に共通の１ビツトエラー訂正２ビツト
エラー検出コード発生手段が＠き込みデータ入力手段に
対し側路的に接続されており、かつ前記各アレーパッケ
ージの後に共通に読み出しデータエラー検出手段と、こ
の検出手段出力と読み出しデータとが入力するエラー訂
正手段とを具備する記憶装置において、前記の几Ａｓ信
号駆動素子とＣＡＳ信号駆動素子のすべてが共通に接続
された排他的論理和手段と、この手段に接続された状態
保持手段とを具備する構成を採用するものである〇 作用 本発明は上述の通ジに構成したので、同時に複数の記憶
素子アレーパッケージ全アクセスする場合に、この複数
の記憶素子アレーパッケージの１枚のＲＡＳ信号または
ＣＡＳ信号の駆動素子に故障が発生した時に、各配憶素
子アレーパッケージに対し共通に設けられた排他的論理
和手段によって、故障の記憶素子アレーパッケージが検
出されるものである。
する複数枚の記憶素子アレーパッケージを数枚づつ同時
にアクセスする場合に、その数枚１組のパッケージの中
の１つのパッケージのＲＡＳ信号又はＣＡＳ信号の駆動
素子が故障した場合、この複数のパッケージをまとめて
交換するか、時間をかけて１枚ずつ交換しなければなら
ないという問題点を解決する記憶回路を提供することに
ある０ 問題点を解決するだめの手段 本発明は」二連の問題点を解決するために、複数個のダ
イナミック型記憶素子（以下Ｄ−ＲＡＭ紫子と呼ぶ）が
直列に接続された記憶素子アレーパッケージが複数個並
列に接続されていて、前記各アレーパッケージの各段階
のＤ−ＲＡＭ素子がそれぞれ共通のロウアドレスストロ
ーブＣ３（以下ＲＡＳ信号と呼ぶ）駆動素子とカラムア
ドレスストローブ信号（以下ＣＡＳ信号と呼ぶ）駆動素
子に接続されており、前記各アレーパッケージ前の書き
込みデータ入力側に共通の１ビツトエラー訂正２ビツト
エラー検出コード発生手段が＠き込みデータ入力手段に
対し側路的に接続されており、かつ前記各アレーパッケ
ージの後に共通に読み出しデータエラー検出手段と、こ
の検出手段出力と読み出しデータとが入力するエラー訂
正手段とを具備する記憶装置において、前記の几Ａｓ信
号駆動素子とＣＡＳ信号駆動素子のすべてが共通に接続
された排他的論理和手段と、この手段に接続された状態
保持手段とを具備する構成を採用するものである〇 作用 本発明は上述の通ジに構成したので、同時に複数の記憶
素子アレーパッケージ全アクセスする場合に、この複数
の記憶素子アレーパッケージの１枚のＲＡＳ信号または
ＣＡＳ信号の駆動素子に故障が発生した時に、各配憶素
子アレーパッケージに対し共通に設けられた排他的論理
和手段によって、故障の記憶素子アレーパッケージが検
出されるものである。
実施例
次に本発明の実施例について図面全参照して説明する。
本発明の全体構成は第３図に示したとおりで、先に説明
した従来の場合と全く同様である。
した従来の場合と全く同様である。
本発明の記憶素子アレーパッケージの一実施例を示す第
１図を参照すると、本アレーパッケージは第４図の従来
の回路に、排他的論理和手段４と、状態保持手段５とが
追加されており、その他は従来と全く同じである。
１図を参照すると、本アレーパッケージは第４図の従来
の回路に、排他的論理和手段４と、状態保持手段５とが
追加されており、その他は従来と全く同じである。
第１図において、Ｄ−ＲＡＭ素子Ｍｌｌ、Ｍ２１゜・・
・、Ｍａｌには書き込みデータＷ１と読み出しデータ几
１とが論理的に接続され、Ｄ−ＲＡＭ素子Ｍ １２ 、
Ｍ ２２ 、 ＝−、Ｍ ａ ２には、書き込ミデー
タＷ２．および読み出しデータ几２が接続され、以下順
次、データ幅分の書き込みデータおよび読み出しデータ
が同様に接続される。Ｄ−ＲＡＭ素子Ｍｌｌ、Ｍ１２．
・・・、Ｍｌｂには、几Ａｓ信号ＲＡ８１の駆動素子１
０１の出力およびＣＡＳ信号ＣＡＳＩの駆動素子２０１
の出力が接続され、Ｄ−ＲＡＭ素子Ｍ２１．Ｍ２２．・
・・、Ｍ２ｂには、ＲＡＳ信号ＲＡＳ２の駆動素子１０
２の出力およびＣＡ８信号ＣＡＳ２の駆動素子２０２の
出力が接続され、以下順次几Ａｓ信号とＣＡＳ信号の駆
動素子の出力が同様に接続される。これらすべての几Ａ
８信号の駆動素子１０１，１０２．・・・。
・、Ｍａｌには書き込みデータＷ１と読み出しデータ几
１とが論理的に接続され、Ｄ−ＲＡＭ素子Ｍ １２ 、
Ｍ ２２ 、 ＝−、Ｍ ａ ２には、書き込ミデー
タＷ２．および読み出しデータ几２が接続され、以下順
次、データ幅分の書き込みデータおよび読み出しデータ
が同様に接続される。Ｄ−ＲＡＭ素子Ｍｌｌ、Ｍ１２．
・・・、Ｍｌｂには、几Ａｓ信号ＲＡ８１の駆動素子１
０１の出力およびＣＡＳ信号ＣＡＳＩの駆動素子２０１
の出力が接続され、Ｄ−ＲＡＭ素子Ｍ２１．Ｍ２２．・
・・、Ｍ２ｂには、ＲＡＳ信号ＲＡＳ２の駆動素子１０
２の出力およびＣＡ８信号ＣＡＳ２の駆動素子２０２の
出力が接続され、以下順次几Ａｓ信号とＣＡＳ信号の駆
動素子の出力が同様に接続される。これらすべての几Ａ
８信号の駆動素子１０１，１０２．・・・。
１０ａとＣＡＳ信号の駆動素子２０１，２０２゜・・・
、２０Ｈの出力は、各Ｄ−ＲＡＭ素子の他に排他的論理
和手段４に接続される。この排他的論理和手段４の出力
は、状態保持手段５に接続される。
、２０Ｈの出力は、各Ｄ−ＲＡＭ素子の他に排他的論理
和手段４に接続される。この排他的論理和手段４の出力
は、状態保持手段５に接続される。
このような構成を持つ記憶素子アレーパッケージを第３
図に示す記憶素子アレーパッケージ１１〜４ｎに割り当
てる。ここで、記憶素子アレーパッケージ１１，２１，
３１．４１の４枚の１組がアクセスされる場合を考える
。まず上位装置から転送される書き込みデータ５０は、
ＥＣＣ発生手段１に入力されて発生されたＥＣＣビット
５１とともに記憶素子アレーパッケージ１１ 、２１．
３１゜４１に入力される。すなわち、薔き込みデータ５
０とＥＣＣビット５１とは、４枚の記憶素子アレーパッ
ケージ１１，２１，３１，４１に対して第１図のＷ１〜
ｗｂとして入力され、第１図のＤ−ＲＡＭ素子Ｍｌｌ〜
Ｍａｂに入力される。この時ＲＡＳ信号ＲＡ８１ 、
ＲＡＳ ２・ＩもＡＳａのいずれかが与えられ、かつこ
の与えられたｌ（、Ａ８信号に対応するＣＡ８信号ＣＡ
ＳＩ、ＣＡＳ２．・・・ＣＡ Ｓ ａのいずれかが与え
られ、該当するＤ−ＲＡＭ素子の組（Ｍｌｌ、Ｍ１２．
・・・、Ｍｌｂ）。
図に示す記憶素子アレーパッケージ１１〜４ｎに割り当
てる。ここで、記憶素子アレーパッケージ１１，２１，
３１．４１の４枚の１組がアクセスされる場合を考える
。まず上位装置から転送される書き込みデータ５０は、
ＥＣＣ発生手段１に入力されて発生されたＥＣＣビット
５１とともに記憶素子アレーパッケージ１１ 、２１．
３１゜４１に入力される。すなわち、薔き込みデータ５
０とＥＣＣビット５１とは、４枚の記憶素子アレーパッ
ケージ１１，２１，３１，４１に対して第１図のＷ１〜
ｗｂとして入力され、第１図のＤ−ＲＡＭ素子Ｍｌｌ〜
Ｍａｂに入力される。この時ＲＡＳ信号ＲＡ８１ 、
ＲＡＳ ２・ＩもＡＳａのいずれかが与えられ、かつこ
の与えられたｌ（、Ａ８信号に対応するＣＡ８信号ＣＡ
ＳＩ、ＣＡＳ２．・・・ＣＡ Ｓ ａのいずれかが与え
られ、該当するＤ−ＲＡＭ素子の組（Ｍｌｌ、Ｍ１２．
・・・、Ｍｌｂ）。
（Ｍ２１ 、Ｍ２２．＝−、Ｍ２ｂ）、−−−、（Ｍａ
ｌ。
ｌ。
Ｍ ａ ２ 、・・・、Ｍａｂ）のいずれかに書き込ま
れる。
れる。
読み出し動作の場合も、ＲＡＳ信号ＲＡＳＩ。
几Ａ８２．・・・、ＲＡＳａのいずれかが与えられ、か
つこの与えられたＲＡＳ信号に対応するＣＡＳ信号ＣＡ
Ｓ １ 、ＣＡＳ２、−ＣＡＳａのいずれかが与えられ
、該当するＤ−ＲＡＭ素子の組（Ｍｔｌ。
つこの与えられたＲＡＳ信号に対応するＣＡＳ信号ＣＡ
Ｓ １ 、ＣＡＳ２、−ＣＡＳａのいずれかが与えられ
、該当するＤ−ＲＡＭ素子の組（Ｍｔｌ。
Ｍｌ２．・・・、Ｍｌ ｂ ） 、 （Ｍ２１ 、Ｍ２
２ 、・・・。
２ 、・・・。
Ｍ ２１） ） 、 −＝ 、 （Ｍ ａ １ 、 Ｍ
ａ ２ 、−＝ 、 Ｍ ａ ｂ ）が活性化して読
み出しデータＲ１〜Ｒｂ＝ｉ出力する。この出力データ
Ｒ１−几すは第３図の読み出しデータ５２に接続されて
いて、記憶素子アレーパッケージ１１，２１，３１．４
１から同じように読み出されたデータ５２がデータエラ
ー検出手段２と１ビツトエラー訂正手段３に接続される
。
ａ ２ 、−＝ 、 Ｍ ａ ｂ ）が活性化して読
み出しデータＲ１〜Ｒｂ＝ｉ出力する。この出力データ
Ｒ１−几すは第３図の読み出しデータ５２に接続されて
いて、記憶素子アレーパッケージ１１，２１，３１．４
１から同じように読み出されたデータ５２がデータエラ
ー検出手段２と１ビツトエラー訂正手段３に接続される
。
なお、第１図では書き込み制御信号と、アドレス信号は
省略されている。ＲＡＳ信号ａＡＳ１゜几Ａｓ２、−、
ＲＡＳａおよびＣＡＳ信号ＣＡ３１、ＣＡＳ２．・・・
、ＣＡＳａはすべて排他的論理和手段４に入力され、こ
の排他的論理和手段４の出力は状態保持手段５に接続さ
れる。
省略されている。ＲＡＳ信号ａＡＳ１゜几Ａｓ２、−、
ＲＡＳａおよびＣＡＳ信号ＣＡ３１、ＣＡＳ２．・・・
、ＣＡＳａはすべて排他的論理和手段４に入力され、こ
の排他的論理和手段４の出力は状態保持手段５に接続さ
れる。
次に第２図を使って動作を説明する。第２図は第１図に
示したＤ−４ＡＭ素子の組（Ｍｌ １ 、Ｍｌ２、・・
・、Ｍｌｂ）がアクセスされた時のタイムチャートであ
る。
示したＤ−４ＡＭ素子の組（Ｍｌ １ 、Ｍｌ２、・・
・、Ｍｌｂ）がアクセスされた時のタイムチャートであ
る。
読み出し動作の場合でも書き込み動作の場合でも、ＲＡ
Ｓ信号ＲＡＳｘを与えた後にＣＡＳ信号ＣＡＳ １が与
えられる。
Ｓ信号ＲＡＳｘを与えた後にＣＡＳ信号ＣＡＳ １が与
えられる。
これら２信号が同時に与えられた時は、他のＲ，Ａｓ信
号ＲＡ Ｓ ２ 、− 、 ＲＡ Ｓ ａおよびＣＡ８
信号ＣＡ３２、−・、ＣＡＳａは” １ ”のままであ
る。したがって、排他的論理和手段４の出力は′″０゛
となり、その時状態保持手段５に信号５５を入力すると
、エラー信号５６はＯ゛になる。
号ＲＡ Ｓ ２ 、− 、 ＲＡ Ｓ ａおよびＣＡ８
信号ＣＡ３２、−・、ＣＡＳａは” １ ”のままであ
る。したがって、排他的論理和手段４の出力は′″０゛
となり、その時状態保持手段５に信号５５を入力すると
、エラー信号５６はＯ゛になる。
一方、ＲＡＳ信号ＲＡ８１ 、＝−、ＲＡＳａおよびＣ
ＡＳ信号ＣＡＳ １ 、 ・−、ＣＡＳａのうち、１本
の信号が常に“１゛ならば、該当不良箇所に信号を与え
たにもかかわらず変化しないため、排他的論理和手段４
の出力は“１゛になシ、状態保持手段５に保持され、エ
ラー信号５６は“１゛になる。
ＡＳ信号ＣＡＳ １ 、 ・−、ＣＡＳａのうち、１本
の信号が常に“１゛ならば、該当不良箇所に信号を与え
たにもかかわらず変化しないため、排他的論理和手段４
の出力は“１゛になシ、状態保持手段５に保持され、エ
ラー信号５６は“１゛になる。
また、Ｒ，ＡＳ信号ＲＡＳ １ 、 、、、 、几Ａｈ
ａおよびＣＡＳ信号ＣＡＳ １ 、 ・−、ＣＡＳａの
うち、１本の信号が常に“０゛ならば該当不良信号以外
のＲＡＳ信号とＣＡＳ信号が与えられた時に排他的論理
和手段４の出力が“１゛となシ、前記と同様に状態保持
手段５に保持され、エラー信号５６は“１゛になる。こ
れによ９４枚の記憶素子アレーパッケージ１１，２１，
３１．４１のうち不良の記憶素子１枚が検出可能になる
。
ａおよびＣＡＳ信号ＣＡＳ １ 、 ・−、ＣＡＳａの
うち、１本の信号が常に“０゛ならば該当不良信号以外
のＲＡＳ信号とＣＡＳ信号が与えられた時に排他的論理
和手段４の出力が“１゛となシ、前記と同様に状態保持
手段５に保持され、エラー信号５６は“１゛になる。こ
れによ９４枚の記憶素子アレーパッケージ１１，２１，
３１．４１のうち不良の記憶素子１枚が検出可能になる
。
なお、本実施例においては、上位装置のデータ転送が８
バイトで記憶装置で４つに分割して記憶する場合の例に
ついて述べたが、その他の場合についても同様に適用で
きる。
バイトで記憶装置で４つに分割して記憶する場合の例に
ついて述べたが、その他の場合についても同様に適用で
きる。
発明の効果
以上に説明したように、本発明によれば、１ビツト工ラ
一酊正２ビツトエラー検出手段、記憶素子アレーパッケ
ージ、データエラー検出手段とを有する記憶装置におい
て、ダイナミック型記憶素子のロウアドレスストローブ
信号とカラムアドレスストロープ信号に、排他的論理和
手段を接続するように構成することにより、複数枚の不
良被疑記憶素子アレーパッケージを１枚に限定できると
いう効果がある。
一酊正２ビツトエラー検出手段、記憶素子アレーパッケ
ージ、データエラー検出手段とを有する記憶装置におい
て、ダイナミック型記憶素子のロウアドレスストローブ
信号とカラムアドレスストロープ信号に、排他的論理和
手段を接続するように構成することにより、複数枚の不
良被疑記憶素子アレーパッケージを１枚に限定できると
いう効果がある。
第１図は本発明の記憶装置の記憶素子アレーパッケージ
部分の一実施例を示すブロック図、第２図は第１図のタ
イムチャート、第３図は本発明の記憶装置の構成を示す
ブロック図、第４図は従来の記憶素子アレーパッケージ
の一例のブロック図である。 １・・・・・・１ビツトエラー訂正２ビツトエラー検出
コード発生手段（ＥＣＣ発生手段）、２・・・・・・デ
ータエラー検出手段、３・・・・・・１ピツト工ラー訂
正手段、４・・・・・・排他的論理和手段、５・・・・
・・状態保持手段、１１〜４ｎ・・・・・・記憶素子ア
レーパッケージ、Ｍｌｌ〜Ｍａｂ・・・・・・ダイナミ
ック型記憶素子、１０１〜１０ａ・・・・・・ロウアド
レスストローブ信号駆動素子、２０１〜２０ａ・・・・
・・カジムアドレスストロープ信号駆動素子、５０・・
・・・・書き込みデータ、５１・・−・・・１ピツトエ
ラー訂正２ビツトエラー検出コードピツト、５２・・・
・・・読み出しデータ、５３・・・・・・エラーピット
指示信号、５４・・・・・・読み出しデータ、５５・・
・・・・制御信号、５６・・・・・・エラー信号、Ｗ１
〜ｗｂ・・・・・・書き込みデータ、Ｒ１−Ｒｂ・・・
・・・読み出しデータ、ＲＡＳＩ〜ＲＡ Ｓ ａ・・・
・・・ロウアドレスストローブ信号、ＣＡＳ１〜ＣＡ
Ｓ ａ・・・・・・カラムアドレスストローブ信号。
部分の一実施例を示すブロック図、第２図は第１図のタ
イムチャート、第３図は本発明の記憶装置の構成を示す
ブロック図、第４図は従来の記憶素子アレーパッケージ
の一例のブロック図である。 １・・・・・・１ビツトエラー訂正２ビツトエラー検出
コード発生手段（ＥＣＣ発生手段）、２・・・・・・デ
ータエラー検出手段、３・・・・・・１ピツト工ラー訂
正手段、４・・・・・・排他的論理和手段、５・・・・
・・状態保持手段、１１〜４ｎ・・・・・・記憶素子ア
レーパッケージ、Ｍｌｌ〜Ｍａｂ・・・・・・ダイナミ
ック型記憶素子、１０１〜１０ａ・・・・・・ロウアド
レスストローブ信号駆動素子、２０１〜２０ａ・・・・
・・カジムアドレスストロープ信号駆動素子、５０・・
・・・・書き込みデータ、５１・・−・・・１ピツトエ
ラー訂正２ビツトエラー検出コードピツト、５２・・・
・・・読み出しデータ、５３・・・・・・エラーピット
指示信号、５４・・・・・・読み出しデータ、５５・・
・・・・制御信号、５６・・・・・・エラー信号、Ｗ１
〜ｗｂ・・・・・・書き込みデータ、Ｒ１−Ｒｂ・・・
・・・読み出しデータ、ＲＡＳＩ〜ＲＡ Ｓ ａ・・・
・・・ロウアドレスストローブ信号、ＣＡＳ１〜ＣＡ
Ｓ ａ・・・・・・カラムアドレスストローブ信号。
Claims (1)
- 複数個のダイナミック型記憶素子（以下Ｄ−ＲＡＭ素
子と呼ぶ）が直列に接続された記憶素子アレーパッケー
ジが複数個並列に接続されていて、前記各アレーパッケ
ージの各段階のＤ−ＲＡＭ素子がそれぞれ共通のロウア
ドレスストローブ信号（以下ＲＡＳ信号と呼ぶ）駆動素
子とカラムアドレスストローブ信号（以下ＣＡＳ信号と
呼ぶ）駆動素子に接続されており、前記各アレーパッケ
ージ前の書き込みデータ入力側に共通の１ビットエラー
訂正２ビットエラー検出コード発生手段が書き込みデー
タ入力手段に対し側路的に接続されており、かつ前記各
アレーパッケージの後に共通に読み出しデータエラー検
出手段と、この検出手段出力と読み出しデータとが入力
するエラー訂正手段とを具備する記憶装置において、前
記のＲＡＳ信号駆動素子とＣＡＳ信号駆動素子のすべて
が共通に接続された排他的論理和手段と、この手段に接
続された状態保持手段とを具備していることを特徴とし
た記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251951A JPS61131294A (ja) | 1984-11-30 | 1984-11-30 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251951A JPS61131294A (ja) | 1984-11-30 | 1984-11-30 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131294A true JPS61131294A (ja) | 1986-06-18 |
Family
ID=17230407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59251951A Pending JPS61131294A (ja) | 1984-11-30 | 1984-11-30 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131294A (ja) |
-
1984
- 1984-11-30 JP JP59251951A patent/JPS61131294A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4431977B2 (ja) | メモリモジュールの自己テストおよび修復するためのシステムおよび方法 | |
| AU626051B2 (en) | High performance memory system | |
| US8213205B2 (en) | Memory system including multiple memory stacks | |
| US8081529B2 (en) | Circuit and method for testing multi-device systems | |
| US7107493B2 (en) | System and method for testing for memory errors in a computer system | |
| JPH01195557A (ja) | データ処理システムにおけるデータ転送方法 | |
| US5109360A (en) | Row/column address interchange for a fault-tolerant memory system | |
| JPS6273500A (ja) | 半導体記憶装置 | |
| JPH10223000A (ja) | 半導体記憶装置 | |
| US5206865A (en) | Error detection and correction memory system | |
| JPS58220299A (ja) | メモリ・システム | |
| US8488400B2 (en) | Multi-port memory device | |
| US11487613B2 (en) | Method for accessing semiconductor memory module | |
| JPS61131294A (ja) | 記憶装置 | |
| JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
| US6529428B2 (en) | Multi-bit parallel testing for memory devices | |
| JP2000021200A (ja) | 半導体記憶装置 | |
| KR20070072229A (ko) | Ｅｄｓ 구조를 이용하는 반도체 메모리 장치 | |
| JPH0991206A (ja) | メモリ制御装置およびメモリ検査方法 | |
| JPS6122332B2 (ja) | ||
| JPH0362245A (ja) | 半導体集積回路 | |
| JP2005044386A (ja) | 半導体記憶装置及びマイクロコンピュータ | |
| JPS6136856A (ja) | 記憶装置 | |
| JPS6054059A (ja) | 記憶装置 | |
| JPS641817B2 (ja) |