JPS61208394A - 時分割多重交換方式 - Google Patents
時分割多重交換方式Info
- Publication number
- JPS61208394A JPS61208394A JP4871785A JP4871785A JPS61208394A JP S61208394 A JPS61208394 A JP S61208394A JP 4871785 A JP4871785 A JP 4871785A JP 4871785 A JP4871785 A JP 4871785A JP S61208394 A JPS61208394 A JP S61208394A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- identification code
- channel number
- flag
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時分割多重を行なう交換方式に関し、更に詳し
く云えば複数の上りリンク及び複数の下りリンクがバス
形成いはリング形などのハイウェイに接続される形式の
通信系においていずれかの上りリンクからいずれかの下
りリンクへ形成される通信チャネルも正しく再生され得
る時分割多重交換方式に関する。
く云えば複数の上りリンク及び複数の下りリンクがバス
形成いはリング形などのハイウェイに接続される形式の
通信系においていずれかの上りリンクからいずれかの下
りリンクへ形成される通信チャネルも正しく再生され得
る時分割多重交換方式に関する。
交換方式には、その系内の任意の端末間のための通信チ
ャネルを高度な柔軟性の下に形成させ得る交換方式とし
て時分割多重化を行なう交換方式がある。このような交
換方式の下においては任意の送信側から任意の受信側へ
の通信チャネルの正しい再生が正常な通信を行なうため
に必要不可欠な事柄である。
ャネルを高度な柔軟性の下に形成させ得る交換方式とし
て時分割多重化を行なう交換方式がある。このような交
換方式の下においては任意の送信側から任意の受信側へ
の通信チャネルの正しい再生が正常な通信を行なうため
に必要不可欠な事柄である。
既に本出願人によって提案されている多重化方式として
、第７図に示される如きものがある。この方式は任意の
スイッチングエレメント例えば９１の上りリンク６１か
らのデータフレーム（第４図参照）は速度変換パフノア
１１１．セレクタ１２１゜ドライバ１５１を介してリン
グ型ハイウェイに乗せられ、他のスイッチングエレメン
ト例えば９２においてそのスイッチングエレメント宛の
情報があれば、チャネル境界識別子識別回路１８２ （
図中のＩＬ と相当のもの）によるチャネル境界識別子
Ｂの順番とその呼設定時にチャネル制御メモリ１９２
（図中の１９．相当のもの）に設定された内容とによっ
てスイッチングエレメント９２宛の情報は速度変換只ツ
ファ１７２ （図中の１７゜相当のもの）に取り込まれ
、そして下りリンク７２へ送り出される如きものである
。このような方式においてすべてのスイッチングエレメ
ントの情報を第８図に示すように多重化して各スイッチ
ングエレメントに供給するリング形ハイウェイの動作速
度は（リンク速度）×（スイッチングエレメント数）と
なり、その高速性が要請される。
、第７図に示される如きものがある。この方式は任意の
スイッチングエレメント例えば９１の上りリンク６１か
らのデータフレーム（第４図参照）は速度変換パフノア
１１１．セレクタ１２１゜ドライバ１５１を介してリン
グ型ハイウェイに乗せられ、他のスイッチングエレメン
ト例えば９２においてそのスイッチングエレメント宛の
情報があれば、チャネル境界識別子識別回路１８２ （
図中のＩＬ と相当のもの）によるチャネル境界識別子
Ｂの順番とその呼設定時にチャネル制御メモリ１９２
（図中の１９．相当のもの）に設定された内容とによっ
てスイッチングエレメント９２宛の情報は速度変換只ツ
ファ１７２ （図中の１７゜相当のもの）に取り込まれ
、そして下りリンク７２へ送り出される如きものである
。このような方式においてすべてのスイッチングエレメ
ントの情報を第８図に示すように多重化して各スイッチ
ングエレメントに供給するリング形ハイウェイの動作速
度は（リンク速度）×（スイッチングエレメント数）と
なり、その高速性が要請される。
この、高速化の要請を緩和する手段としてハイウェイを
並列に展開するものがある。その１つに、ハイウェイ上
で非通信中チャネル（予約状態を含む）を効率よく多重
化する技法（本出願人によって提案済〔特願昭５９−２
６６２５８号に開示〕）がある。
並列に展開するものがある。その１つに、ハイウェイ上
で非通信中チャネル（予約状態を含む）を効率よく多重
化する技法（本出願人によって提案済〔特願昭５９−２
６６２５８号に開示〕）がある。
この技法はリンク上の情報をバス形成いはリング形のハ
イウェイに多重化する際に通信中のチャネル（予約中は
除く）のみに、そのチャネルの番号を識別し得るチャネ
ル番号識別符号（例えば、バス形ハイウェイ上で隣接す
る前チャネルとのチャネル番号との差分）を付して多重
化して送信する。
イウェイに多重化する際に通信中のチャネル（予約中は
除く）のみに、そのチャネルの番号を識別し得るチャネ
ル番号識別符号（例えば、バス形ハイウェイ上で隣接す
る前チャネルとのチャネル番号との差分）を付して多重
化して送信する。
受信側となるスイッチングエレメントがバス形ハイウェ
イ上の自スイッチングエレメント宛の情報を受信するに
際しては、そのスイッチングエレメントは自己の制御メ
モリに呼設定時に記憶しである自スイッチングエレメン
ト宛の通信チャネル再生に従ってバス形ハイウェイ上の
情報を選択して取り込み交換動作を行なうというもので
ある。
イ上の自スイッチングエレメント宛の情報を受信するに
際しては、そのスイッチングエレメントは自己の制御メ
モリに呼設定時に記憶しである自スイッチングエレメン
ト宛の通信チャネル再生に従ってバス形ハイウェイ上の
情報を選択して取り込み交換動作を行なうというもので
ある。
〔発明が解決しようとする問題点〕 ′しかし、上述
の技法においては、現実に情報データの多重化交換動作
を行なっているｉ合には、その技法が企図する交換動作
を成功裡に行な−い得るが、予約中のチャネルであって
自スイッチングエレメント宛のチャネルが前チャネルと
現チャネルとの間に含まれている場合に、そのチャネル
再生に支障を来して来る。
の技法においては、現実に情報データの多重化交換動作
を行なっているｉ合には、その技法が企図する交換動作
を成功裡に行な−い得るが、予約中のチャネルであって
自スイッチングエレメント宛のチャネルが前チャネルと
現チャネルとの間に含まれている場合に、そのチャネル
再生に支障を来して来る。
本発明は上述のような技術的課題に鑑みて創作されたも
ので、上述のような下りリンクへのチャネルの不再生を
除去し得る交換方式を提供することをその目的とする。
ので、上述のような下りリンクへのチャネルの不再生を
除去し得る交換方式を提供することをその目的とする。
本発明はチャネル境界識別子によって区分されるチャネ
ルが通信中にあるときにのみチャネル番号識別符号をそ
のチャネルに付して多重化しつつ送信し、受信側でチャ
ネル番号識別符号に応答して受信側下りリンクのチャネ
ル対応に呼設定時設定された制御メモリの内容ａ４従、
て下りリンクのためのチャネルを再生する多重化方式に
おいてチャネルの不再生の発生を防止すべく次のように
構成したことにその特徴がある。
ルが通信中にあるときにのみチャネル番号識別符号をそ
のチャネルに付して多重化しつつ送信し、受信側でチャ
ネル番号識別符号に応答して受信側下りリンクのチャネ
ル対応に呼設定時設定された制御メモリの内容ａ４従、
て下りリンクのためのチャネルを再生する多重化方式に
おいてチャネルの不再生の発生を防止すべく次のように
構成したことにその特徴がある。
即ち、その送信側においてチャネル番号識別符号に加え
てチャネルの先頭フラグを情報データに付して多重化し
つつ送信し、チャネル番号識別符号によって判別される
チャネルの番号と隣接する直前のチャネル番号との差が
予め決められる値を超えるときにはチャネル番号識別符
号に加えてダミーフラグをダミーデータに付して多重化
送信する。
てチャネルの先頭フラグを情報データに付して多重化し
つつ送信し、チャネル番号識別符号によって判別される
チャネルの番号と隣接する直前のチャネル番号との差が
予め決められる値を超えるときにはチャネル番号識別符
号に加えてダミーフラグをダミーデータに付して多重化
送信する。
一方、受信側では多重化されて送信されて来たチャネル
番号識別符号、先頭フラグ及びグミーフラグに応答して
前記値まで制御メモリの内容の先行読み出しを行ないつ
つその内容を用いて下りリンクのためのチャネル番号識
別符号を発生し、発生されたチャネル番号識別符号並び
に送信されて来た情報データ及び先頭フラグをバッファ
に書き込む。そして、バッファから読み出されたチャネ
ル番号識別符号及び先頭フラグ並びに情報データに応答
してチャネル境界識別子によって区分される下りリンク
のチャネルを再生するように構成したものである。
番号識別符号、先頭フラグ及びグミーフラグに応答して
前記値まで制御メモリの内容の先行読み出しを行ないつ
つその内容を用いて下りリンクのためのチャネル番号識
別符号を発生し、発生されたチャネル番号識別符号並び
に送信されて来た情報データ及び先頭フラグをバッファ
に書き込む。そして、バッファから読み出されたチャネ
ル番号識別符号及び先頭フラグ並びに情報データに応答
してチャネル境界識別子によって区分される下りリンク
のチャネルを再生するように構成したものである。
送信側において、上りリンク上のチャネル境界識別子に
よって区分されるチャネルが通信に供されるようになる
と、その通信に供される下りリンクに設けられている制
御メモリにその旨を示す内容が記憶される。これに続い
て、そのチャネルのためのチャネル番号識別符号及び先
頭フラグを情報データに付して多重化しつつ送信し、チ
ャネル番号識別符号によって判別されるチャネルの番号
と隣接する直前のチャネル番号との差が予め決められる
値を超えるときにはチャネル番号識別符号に加えてダミ
ーフラグをダミーデータに付して多重化送信する。
よって区分されるチャネルが通信に供されるようになる
と、その通信に供される下りリンクに設けられている制
御メモリにその旨を示す内容が記憶される。これに続い
て、そのチャネルのためのチャネル番号識別符号及び先
頭フラグを情報データに付して多重化しつつ送信し、チ
ャネル番号識別符号によって判別されるチャネルの番号
と隣接する直前のチャネル番号との差が予め決められる
値を超えるときにはチャネル番号識別符号に加えてダミ
ーフラグをダミーデータに付して多重化送信する。
こうして多重化されて送信されて来た多重化通信内容の
内の送信先発の分を送信先に接続される下りリンクへ分
離再生するため、受信側ではチャネル番号識別符号、先
頭フラグ及びダミーフラグに応答して前記値まで制御メ
モリの内容の先行読み出しを行ないつつその内容を用い
て下りリンクのためのチャネル番号識別符号を発生し、
そのチャネル番号識別符号並びに送信されて来た情報デ
ータ及び先頭フラグをバッファに書き込む。そのバッフ
ァから読み出されるチャネル番号識別符号及び先頭フラ
グ並びに情報データに応答してチャネル番号識別子によ
って区分される下りリンクのチャネルが再生される。
内の送信先発の分を送信先に接続される下りリンクへ分
離再生するため、受信側ではチャネル番号識別符号、先
頭フラグ及びダミーフラグに応答して前記値まで制御メ
モリの内容の先行読み出しを行ないつつその内容を用い
て下りリンクのためのチャネル番号識別符号を発生し、
そのチャネル番号識別符号並びに送信されて来た情報デ
ータ及び先頭フラグをバッファに書き込む。そのバッフ
ァから読み出されるチャネル番号識別符号及び先頭フラ
グ並びに情報データに応答してチャネル番号識別子によ
って区分される下りリンクのチャネルが再生される。
第１図は本発明に係る時分割多重交換方式を実施するた
めの一構成例を示す。この図において、２１．・・・、
２Ｎは分散配置モジュール（ＳＬＭ）で、これらＳＬＭ
の各々に複数の端末装置１＋＋＋・・・、・・・、ＩＮ
ｌ ・・・が接続される一方、各ＳＬＭは対応する上り
リンク６１．・・・、 ６Ｎ及び下りリンク７１．・
・・、７Ｎを介してタンデムモジュール（ＴＭＭ）８の
対応するスイッチングエレメント（ＳＥ）９１． ・
・・、９Ｎへ接続される。これら５Ｅ９１． ・・・
、９Ｎはバス型ハイウェイ１０を形成している。尚、第
１図において、各ＳＬＭは同一の構成を為しており、そ
の各々はライン回路３，１．・・・＋３Ｎｔ、リンク回
路４１．・・・、４Ｎ及びこれらライン回路とリンク回
路とを選択的に接続制御するブロセッ号ユニット５１．
・・・、５Ｎから構成されている。
めの一構成例を示す。この図において、２１．・・・、
２Ｎは分散配置モジュール（ＳＬＭ）で、これらＳＬＭ
の各々に複数の端末装置１＋＋＋・・・、・・・、ＩＮ
ｌ ・・・が接続される一方、各ＳＬＭは対応する上り
リンク６１．・・・、 ６Ｎ及び下りリンク７１．・
・・、７Ｎを介してタンデムモジュール（ＴＭＭ）８の
対応するスイッチングエレメント（ＳＥ）９１． ・
・・、９Ｎへ接続される。これら５Ｅ９１． ・・・
、９Ｎはバス型ハイウェイ１０を形成している。尚、第
１図において、各ＳＬＭは同一の構成を為しており、そ
の各々はライン回路３，１．・・・＋３Ｎｔ、リンク回
路４１．・・・、４Ｎ及びこれらライン回路とリンク回
路とを選択的に接続制御するブロセッ号ユニット５１．
・・・、５Ｎから構成されている。
スイッチングエレメント９１．・・・、９Ｎはいずれも
同一の構成を有し、その詳細な構成をスイッチングエレ
メント９１にて代表させてこれを第２図及び第３図に示
しである。
同一の構成を有し、その詳細な構成をスイッチングエレ
メント９１にて代表させてこれを第２図及び第３図に示
しである。
第１図のリンクを介して伝送されるデータフレームのフ
ォーマットを第４図に示す。このデータフレームは１フ
レーム（１２５μｓ）毎に夫々固定長の制御フィールド
と情報フィールドと信号フィールドとから成り、その情
報フィールドは１チヤネル当たりＩビットのチャネル境
界識別子Ｂと８ピツ） （ＢＣＵ）の整数倍の通信情報
データとから構成されている。
ォーマットを第４図に示す。このデータフレームは１フ
レーム（１２５μｓ）毎に夫々固定長の制御フィールド
と情報フィールドと信号フィールドとから成り、その情
報フィールドは１チヤネル当たりＩビットのチャネル境
界識別子Ｂと８ピツ） （ＢＣＵ）の整数倍の通信情報
データとから構成されている。
情報フィールドのチャネル境界識別子Ｂは通信チャネル
の境界を示す情報で、第４図に示すように、例えば符号
化則のバイオレーション（ｖｉｏｌａ−ｔｉｏｎ）に従
って各通信チャネルの先頭に配置されている。１つの情
報フィールド内のチャネル境界識別子の総数は予め決め
られており、各情報フィールド毎にチャネル境界識別子
の順番が判れば対応する通信チャネルはどれかが判明す
る。もし、通信情報データが存在しなければ（例えばチ
ャネル番号２）、その通信チャネルのチャネル境界識別
子は次の通信チャネル（チャネル番号３）のチャネル境
界識別子と隣接して配置される。
の境界を示す情報で、第４図に示すように、例えば符号
化則のバイオレーション（ｖｉｏｌａ−ｔｉｏｎ）に従
って各通信チャネルの先頭に配置されている。１つの情
報フィールド内のチャネル境界識別子の総数は予め決め
られており、各情報フィールド毎にチャネル境界識別子
の順番が判れば対応する通信チャネルはどれかが判明す
る。もし、通信情報データが存在しなければ（例えばチ
ャネル番号２）、その通信チャネルのチャネル境界識別
子は次の通信チャネル（チャネル番号３）のチャネル境
界識別子と隣接して配置される。
上述のような構成の下における多重化通信動作態様を以
下に説明する。
下に説明する。
成る分散配置モジュール、例えば２．でチャネル境界識
別子Ｂが設定された第４図のデータフレームが上りリン
ク例えば６１上に送出され、そのフレームデータはスイ
ッチングエレメント９１ （第２図参照）のチャネル境
界識別子分離回路２０へ入力される。分離回路２０で分
離された通信情報データ（Ｂ ＣＵ）は情報レジスタ２
１ヘシフトインされる。一方、分離されたチャネル境界
識別子間の態様によりデータ（Ｂ ＣＵ）種別判定回路
２２から線２３．２４、又は２５上に先頭情報。
別子Ｂが設定された第４図のデータフレームが上りリン
ク例えば６１上に送出され、そのフレームデータはスイ
ッチングエレメント９１ （第２図参照）のチャネル境
界識別子分離回路２０へ入力される。分離回路２０で分
離された通信情報データ（Ｂ ＣＵ）は情報レジスタ２
１ヘシフトインされる。一方、分離されたチャネル境界
識別子間の態様によりデータ（Ｂ ＣＵ）種別判定回路
２２から線２３．２４、又は２５上に先頭情報。
継続情報又は無情報チャネル表示信号が出力される。先
頭情報信号はチャネル境界識別子によって区分されるチ
ャネルに少なくとも１以上のＢＣＵを有し、情報レジス
タ２１へ入力されたＢＣＵがそのＢＣＵのうちの先頭の
ＢＣＵであることを示すもので、これは先頭フラグラッ
チ２６にセットされる（第５図の（５−３）参照）と共
に１クロック分の遅延回路２７を介してチャネル番号識
別符号（Ｂｉ）レジスタ２８へ供給され、その供給の都
度レジスタ２８を１にリセットする。継続情報信号は先
頭情報信号によって識別される先頭ＢＣＵに継続するＢ
ＣＵが情報レジスタ２１に入力されたことを示し、先頭
情報信号と共にオアゲート２９を介して上りバッフｙ
（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔメモリ）３０
への書込み信号（第５図の（５−４）参照）として供給
される。無情報チャネル表示信号はその発生の都度Ｂｉ
レジスタの値を１だけ増加させる（第５図の（５−２）
参照）。
頭情報信号はチャネル境界識別子によって区分されるチ
ャネルに少なくとも１以上のＢＣＵを有し、情報レジス
タ２１へ入力されたＢＣＵがそのＢＣＵのうちの先頭の
ＢＣＵであることを示すもので、これは先頭フラグラッ
チ２６にセットされる（第５図の（５−３）参照）と共
に１クロック分の遅延回路２７を介してチャネル番号識
別符号（Ｂｉ）レジスタ２８へ供給され、その供給の都
度レジスタ２８を１にリセットする。継続情報信号は先
頭情報信号によって識別される先頭ＢＣＵに継続するＢ
ＣＵが情報レジスタ２１に入力されたことを示し、先頭
情報信号と共にオアゲート２９を介して上りバッフｙ
（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔメモリ）３０
への書込み信号（第５図の（５−４）参照）として供給
される。無情報チャネル表示信号はその発生の都度Ｂｉ
レジスタの値を１だけ増加させる（第５図の（５−２）
参照）。
情報レジスタ２１．先頭フラグラッチ２６、及びＢｉレ
ジスタ２８の内容はオアゲート２９から書込み信号が発
生される都度、上りバッファ３０に書き込まれ、この書
込みと所定のタイミングを有する読み出し信号によって
上述の各内容は読み出され、情報データはデータレジス
タ３１を介して、先頭フラグは先頭フラグラッチ３２を
介して、又上述Ｂｉ値は所定の値例えば８を超えないと
きにはそのときの比較回路３３からの出力信号により選
択回路３４．レジスタ３５、そして送信レジスタ３６を
介してバス形ハイウェイ３７のデータ線３日、先頭フラ
グ線３９．Ｂｉ線４０上へ並列に展開されて多重化され
る。又、第５図の（５−１）に示すように、上りリンク
上のデータフレーム内の各チャネルが無情報で相継続し
てＢｉ値が所定の値例えば８を超えるときには（第５図
の（５−１）及び（５−２）参照）、その旨を示す比較
回路３３からの出力信号がダミーフラグとしてバス形ハ
イウェイ３７のダミーフラグ線４１に送出されると共に
送信レジスタ３６に８をセットし、Ｂｉ＝３としてＢｉ
値が送信される。比較回路３３のＢｉ＞８を示す信号に
より減算回路４２から（７）（Ｂｉ−８）は次の送信サ
イクルのためのＢｉとして選択回路３４を経てレジスタ
３５にラッチされる。レジスタ３５にラッチされた値は
同様にして、所定の値、例えば８を超えているか否かが
再度、比較回路３３にてチェックされ、８以下になるま
で同様の動作が繰り返される。レジスタ３５の値が８以
下となったときその値は送信レジスタ３６を介してバス
形ハイウェイのＢｉ線４０上に送出される。このように
して、上りリンク上の各チャネル（第５図の（５−１）
参照）をバス形ハイウェイ３７上へ多重化して送出され
る信号態様を図上に展開して示すのが第５図の（５−５
）乃至（５−８）である。
ジスタ２８の内容はオアゲート２９から書込み信号が発
生される都度、上りバッファ３０に書き込まれ、この書
込みと所定のタイミングを有する読み出し信号によって
上述の各内容は読み出され、情報データはデータレジス
タ３１を介して、先頭フラグは先頭フラグラッチ３２を
介して、又上述Ｂｉ値は所定の値例えば８を超えないと
きにはそのときの比較回路３３からの出力信号により選
択回路３４．レジスタ３５、そして送信レジスタ３６を
介してバス形ハイウェイ３７のデータ線３日、先頭フラ
グ線３９．Ｂｉ線４０上へ並列に展開されて多重化され
る。又、第５図の（５−１）に示すように、上りリンク
上のデータフレーム内の各チャネルが無情報で相継続し
てＢｉ値が所定の値例えば８を超えるときには（第５図
の（５−１）及び（５−２）参照）、その旨を示す比較
回路３３からの出力信号がダミーフラグとしてバス形ハ
イウェイ３７のダミーフラグ線４１に送出されると共に
送信レジスタ３６に８をセットし、Ｂｉ＝３としてＢｉ
値が送信される。比較回路３３のＢｉ＞８を示す信号に
より減算回路４２から（７）（Ｂｉ−８）は次の送信サ
イクルのためのＢｉとして選択回路３４を経てレジスタ
３５にラッチされる。レジスタ３５にラッチされた値は
同様にして、所定の値、例えば８を超えているか否かが
再度、比較回路３３にてチェックされ、８以下になるま
で同様の動作が繰り返される。レジスタ３５の値が８以
下となったときその値は送信レジスタ３６を介してバス
形ハイウェイのＢｉ線４０上に送出される。このように
して、上りリンク上の各チャネル（第５図の（５−１）
参照）をバス形ハイウェイ３７上へ多重化して送出され
る信号態様を図上に展開して示すのが第５図の（５−５
）乃至（５−８）である。
上述のようにして多重化されて送信されて来た通信情報
の内の成るスイッチングエレメントの下りリンクへの通
信情報を取り込む過程を次に説明する。
の内の成るスイッチングエレメントの下りリンクへの通
信情報を取り込む過程を次に説明する。
説明の都合上、バス形ハイウェイ３７上のデータ線３８
．先頭フラグ線３９．Ｂｉ線４０及びダミーフラグ線４
１上の通信情報は夫々、第６図の（６−１）、 （６
−２）、 （６−３）及び（６−４）の如くであり、
データ線３日上の情報データの内情報データａ、ｄ、ｍ
、ｎ、ｑ、ｒ、ｓを下りリンクへ取り込むようにその呼
設定時にその旨が第３図の制御メモリに設定されたもの
（第６図の（６−７）参照）とする。
．先頭フラグ線３９．Ｂｉ線４０及びダミーフラグ線４
１上の通信情報は夫々、第６図の（６−１）、 （６
−２）、 （６−３）及び（６−４）の如くであり、
データ線３日上の情報データの内情報データａ、ｄ、ｍ
、ｎ、ｑ、ｒ、ｓを下りリンクへ取り込むようにその呼
設定時にその旨が第３図の制御メモリに設定されたもの
（第６図の（６−７）参照）とする。
バス形ハイウェイ３７のＢｉ線４０上のＢｉ値（第６図
の（６−３）参照）が現チャネル番号しジスタ５０の値
と加算回路５１で加算されてレジスタ５０にセットされ
、レジスタ５０から現チャネル番号が順次に更新されて
いく態様を展開して示したのが第６図の（６−５）であ
る。その現チャネル番号の上位アドレス（下位３ビツト
を除くビット）が制御メモリアドレスとして制御メモリ
５２へ供給されて制御メモリデータ（第６図の（６−７
）参照）が読み出されて先頭フラグ線３９上の先頭フラ
グ信号によって８ビツト各別の先行読み出しフリップフ
ロップ５３にセットされる。
の（６−３）参照）が現チャネル番号しジスタ５０の値
と加算回路５１で加算されてレジスタ５０にセットされ
、レジスタ５０から現チャネル番号が順次に更新されて
いく態様を展開して示したのが第６図の（６−５）であ
る。その現チャネル番号の上位アドレス（下位３ビツト
を除くビット）が制御メモリアドレスとして制御メモリ
５２へ供給されて制御メモリデータ（第６図の（６−７
）参照）が読み出されて先頭フラグ線３９上の先頭フラ
グ信号によって８ビツト各別の先行読み出しフリップフ
ロップ５３にセットされる。
このような読み出しが第６図の（６−６）に示すような
制御メモリアドレス０．１．２． ・・・毎に行なわ
れる。これと並行して、情報データを有している前チャ
ネル番号（これは後述するような自スイッチングエレメ
ント宛の情報データの書込み信号がゲート５４から発生
される都度有情報前チャネル番号ラッチ５５にセットさ
れる。）から現チャネル番号（現チャネル番号ラッチ５
６にセットされる。）までにある“１” （先行読み出
しフリップフロップ５３にセットされた１１″）をカウ
ンタ５７でカウントする。そのカウント値の時系列（上
記段別の下におけるもの）を示したのが第６図の（６−
８）であり、このカウント値が当該スイッチングエレメ
ントの下りリンク上にチャネル識別子を送出するのに用
いられるＢｉ値となる。
制御メモリアドレス０．１．２． ・・・毎に行なわ
れる。これと並行して、情報データを有している前チャ
ネル番号（これは後述するような自スイッチングエレメ
ント宛の情報データの書込み信号がゲート５４から発生
される都度有情報前チャネル番号ラッチ５５にセットさ
れる。）から現チャネル番号（現チャネル番号ラッチ５
６にセットされる。）までにある“１” （先行読み出
しフリップフロップ５３にセットされた１１″）をカウ
ンタ５７でカウントする。そのカウント値の時系列（上
記段別の下におけるもの）を示したのが第６図の（６−
８）であり、このカウント値が当該スイッチングエレメ
ントの下りリンク上にチャネル識別子を送出するのに用
いられるＢｉ値となる。
このようなりｉ値の生成中に制御メモリ５２から読み出
される内容が現チャネル番号の下位３ビツトによってセ
レクタ５８によって選択されて自スイッチングエレメン
ト宛の通信情報がバス形ハイウェイ３７にある旨の信号
が出力されると、ダミーフラグがない限りゲート５４が
ら書込み信号（第６図の（６−９）参照）が出力されて
データ・線３８上の情報データ例えば上記段別ではａ等
（第６図の（６−１０）参照）、先頭フラグ線３９上の
先頭フラグ、及びカウンタ５７から１クロック分の遅延
回路５９を経て来たＢｉ例えば１等（第６図の（６−１
１）参照）を下りバッファ６゜に書き込む。
される内容が現チャネル番号の下位３ビツトによってセ
レクタ５８によって選択されて自スイッチングエレメン
ト宛の通信情報がバス形ハイウェイ３７にある旨の信号
が出力されると、ダミーフラグがない限りゲート５４が
ら書込み信号（第６図の（６−９）参照）が出力されて
データ・線３８上の情報データ例えば上記段別ではａ等
（第６図の（６−１０）参照）、先頭フラグ線３９上の
先頭フラグ、及びカウンタ５７から１クロック分の遅延
回路５９を経て来たＢｉ例えば１等（第６図の（６−１
１）参照）を下りバッファ６゜に書き込む。
こうして、下りバッファ６０に書き込まれた情報は比較
回路６１からの一〇信号に応答して下りバッファ６０か
ら読み出されると共に、タイミング回路６２からの信号
に応答して情報データがシフトレジスタ６３にセットさ
れると共にアンドゲート６４から発生されるデータ入力
信号に応答してＢｉカウンタ６５にＢｉ値例えば１が入
力される。従って、比較回路６１からＮＯ倍信号ち識別
子タイミング信号が発生されて符号化回路６６からチャ
ネル境界識別子（このチャネル境界識別子も送信側と同
様、符号化則のバイオレーションに従って発生される）
例えばＢ、が送出され、これに続いてシフトレジスタ６
３にセントされた情報データ例えばａ （ＢＣＵ）がシ
リアル化され、そして符号化回路６６を経て下りリンク
６７へ送出される。又、Ｂｉカウンタ６５へのＢｉ値の
設定のためのデータ入力信号に応答してＳＲ型ラフリッ
プフロップ６８セットされる。従って、次のリンククロ
ンクによってアンドゲート６９から減算信号が発生され
てＢｉカウンタ６５に１だけの減算を生ぜしめる。これ
により、上述段別では、Ｂｉカウンタ６５のＢｉ値はＯ
になる。従って、下りバッファ６０からの次の読み出し
が行なわれる。
回路６１からの一〇信号に応答して下りバッファ６０か
ら読み出されると共に、タイミング回路６２からの信号
に応答して情報データがシフトレジスタ６３にセットさ
れると共にアンドゲート６４から発生されるデータ入力
信号に応答してＢｉカウンタ６５にＢｉ値例えば１が入
力される。従って、比較回路６１からＮＯ倍信号ち識別
子タイミング信号が発生されて符号化回路６６からチャ
ネル境界識別子（このチャネル境界識別子も送信側と同
様、符号化則のバイオレーションに従って発生される）
例えばＢ、が送出され、これに続いてシフトレジスタ６
３にセントされた情報データ例えばａ （ＢＣＵ）がシ
リアル化され、そして符号化回路６６を経て下りリンク
６７へ送出される。又、Ｂｉカウンタ６５へのＢｉ値の
設定のためのデータ入力信号に応答してＳＲ型ラフリッ
プフロップ６８セットされる。従って、次のリンククロ
ンクによってアンドゲート６９から減算信号が発生され
てＢｉカウンタ６５に１だけの減算を生ぜしめる。これ
により、上述段別では、Ｂｉカウンタ６５のＢｉ値はＯ
になる。従って、下りバッファ６０からの次の読み出し
が行なわれる。
このような下りリンクへのチャネルの再生において、バ
ス形ハイウェイ３７上に当該スイッチングエレメントへ
の情報データ（バス情報）があってそれと共にＢｉ値＝
８が下リバッファに書き込まれた場合には、上記情報デ
ータの先頭フラグによってＢｉ値＝８がＢｉカウンタ６
５ヘセットされる。それによって第６図の（６−１２）
に示すように下りリンク６７ヘチヤネル境界識別子Ｂ３
乃至Ｂ、Ｏが送出され、これに続いて情報データｍ、ｎ
がタイミング回路６２によってタイミング付けられる。
ス形ハイウェイ３７上に当該スイッチングエレメントへ
の情報データ（バス情報）があってそれと共にＢｉ値＝
８が下リバッファに書き込まれた場合には、上記情報デ
ータの先頭フラグによってＢｉ値＝８がＢｉカウンタ６
５ヘセットされる。それによって第６図の（６−１２）
に示すように下りリンク６７ヘチヤネル境界識別子Ｂ３
乃至Ｂ、Ｏが送出され、これに続いて情報データｍ、ｎ
がタイミング回路６２によってタイミング付けられる。
尚、Ｂｉカウンタ６５へのデータ入力信号は、アンドゲ
ート６４によって、先頭フラグのない場合には、発生し
ないので、連続する情報データｍ、ｎの間にチャネル境
界識別子が挿入されてしまうことはない。この関係は情
報データｑ、ｒ、ｓについても同様である。
ート６４によって、先頭フラグのない場合には、発生し
ないので、連続する情報データｍ、ｎの間にチャネル境
界識別子が挿入されてしまうことはない。この関係は情
報データｑ、ｒ、ｓについても同様である。
こうして下りリンク６７上へ再生されたデータフレーム
を示すのが第６図の（６−１２）である。
を示すのが第６図の（６−１２）である。
以上説明したように、本発明によれば、上りリンクから
バス形ハイウェイへ多重化されて伝送されて来た自スイ
ッチングエメレント宛の通信情報をその下りリンクの所
定のチャネルへ正しく再生し得て効率のよい多重化及び
その多重分離化を為して所期の交換動作を行ない得る。
バス形ハイウェイへ多重化されて伝送されて来た自スイ
ッチングエメレント宛の通信情報をその下りリンクの所
定のチャネルへ正しく再生し得て効率のよい多重化及び
その多重分離化を為して所期の交換動作を行ない得る。
第１図は本発明に係る多重化通信方式を実施するための
一構成例を示す図、 第２図は第１図構成例のスイッチングエレメントの上り
側詳細図、 第３図は第１図構成例のスイッチングエレメントの下り
側詳細図、 第４図は第１図リンク上のデータフレームのフォーマッ
トを示す図、 第５図は第１図における上り側動作のタイムチャート、 第６図は第１図における下り側動作のタイムチャート、 第７図は本出願人によって既に提案されている多重化通
信方式の構成を示す図、 第８図は第７図方式におけるリング形ハイウェイ上のデ
ータフレームのフォーマットを示す図、第１図、第２図
及び第３図において、 ２１、・・・、２Ｎは分散配置モジュール、６１．・・
・、６Ｎは上りリンク、 ７１．・・・、７Ｎは下りリンク、 ８はタンデムモジュール、 ９７．・・・、９Ｎはスイッチングエレメント、２０は
チャネル境界識別子分離回路、 ２１は情報レジスタ、 ２２はＢＣＵ種別判定回路、 ２６．３２は先頭フラグラッチ、 ２８はＢｆレジスタ、 ２９はオアゲート、 ３０は上りバッファ・ ３１はデータレジスタ、 ３３は比較回路、 ３４は選択回路、 ３５はレジスタ、 ３６は送信レジスタ、 ３７はバス形ハイウェイ、 ５０は現チャネル番号レジスタ、 ５１は加算回路、 ５２は制御メモリ、 ５３は先行読み出しフリップフロ・ノブ、５４はゲート
、 ５５は前チャネル番号ラッチ、 ５６は現チャネル番号ラッチ、 ５７はカウンタ、 ５８はセレクタ、 ６０は下りバッファ、 ６１は比較回路、 ６２はタイミング回路、 ６３はシフトレジスタ、 ６４はアンドゲート、 ６５はＢｉカウンタ、 ６６は符号化回路、 ６８はＳＲ型ラフリップフロップ ６９はアンドゲートである。 １２〜Ｓ
一構成例を示す図、 第２図は第１図構成例のスイッチングエレメントの上り
側詳細図、 第３図は第１図構成例のスイッチングエレメントの下り
側詳細図、 第４図は第１図リンク上のデータフレームのフォーマッ
トを示す図、 第５図は第１図における上り側動作のタイムチャート、 第６図は第１図における下り側動作のタイムチャート、 第７図は本出願人によって既に提案されている多重化通
信方式の構成を示す図、 第８図は第７図方式におけるリング形ハイウェイ上のデ
ータフレームのフォーマットを示す図、第１図、第２図
及び第３図において、 ２１、・・・、２Ｎは分散配置モジュール、６１．・・
・、６Ｎは上りリンク、 ７１．・・・、７Ｎは下りリンク、 ８はタンデムモジュール、 ９７．・・・、９Ｎはスイッチングエレメント、２０は
チャネル境界識別子分離回路、 ２１は情報レジスタ、 ２２はＢＣＵ種別判定回路、 ２６．３２は先頭フラグラッチ、 ２８はＢｆレジスタ、 ２９はオアゲート、 ３０は上りバッファ・ ３１はデータレジスタ、 ３３は比較回路、 ３４は選択回路、 ３５はレジスタ、 ３６は送信レジスタ、 ３７はバス形ハイウェイ、 ５０は現チャネル番号レジスタ、 ５１は加算回路、 ５２は制御メモリ、 ５３は先行読み出しフリップフロ・ノブ、５４はゲート
、 ５５は前チャネル番号ラッチ、 ５６は現チャネル番号ラッチ、 ５７はカウンタ、 ５８はセレクタ、 ６０は下りバッファ、 ６１は比較回路、 ６２はタイミング回路、 ６３はシフトレジスタ、 ６４はアンドゲート、 ６５はＢｉカウンタ、 ６６は符号化回路、 ６８はＳＲ型ラフリップフロップ ６９はアンドゲートである。 １２〜Ｓ
Claims (1)
- 送信側リンク上に情報量に応じてチャネル境界識別子が
付されて形成されるチャネルが通信中にあるときのみチ
ャネル番号識別符号を当該チャネルに付して多重化し、
受信側で前記チャネル番号識別符号に応答して受信側リ
ンクのチャネル対応に呼設定時に設定された制御メモリ
の内容に従って下りリンクのためのチャネルの再生を行
なう多重化方式において、送信側においてチャネル番号
識別符号に加えてチャネルの先頭フラグを情報データに
付して多重化しつつ送信し、そのチャネル番号識別符号
によって判別されるチャネルの番号と隣接する直前のチ
ャネル番号との差が予め決められる値を超えるときには
前記チャネル番号識別符号に加えてダミーフラグをダミ
ーデータに付して多重化し送信し、受信側において多重
化されて送信されて来たチャネル識別符号、先頭フラグ
及びダミーフラグに応答して前記値まで制御メモリの内
容の先行読み出しを行ないつつその内容を用いて下りリ
ンクのためのチャネル番号識別符号を発生し、チャネル
境界識別子によって区分される下りリンクのチャネルを
再生することを特徴とする時分割多重交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4871785A JPS61208394A (ja) | 1985-03-12 | 1985-03-12 | 時分割多重交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4871785A JPS61208394A (ja) | 1985-03-12 | 1985-03-12 | 時分割多重交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208394A true JPS61208394A (ja) | 1986-09-16 |
| JPH0342839B2 JPH0342839B2 (ja) | 1991-06-28 |
Family
ID=12811048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4871785A Granted JPS61208394A (ja) | 1985-03-12 | 1985-03-12 | 時分割多重交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208394A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04506142A (ja) * | 1989-06-16 | 1992-10-22 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | データのスイッチングノード |
| US8340047B2 (en) | 2007-05-25 | 2012-12-25 | Fujitsu Ten Limited | Integrated antenna device, integrated demodulating device, and integrated receiving device |
-
1985
- 1985-03-12 JP JP4871785A patent/JPS61208394A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04506142A (ja) * | 1989-06-16 | 1992-10-22 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | データのスイッチングノード |
| US8340047B2 (en) | 2007-05-25 | 2012-12-25 | Fujitsu Ten Limited | Integrated antenna device, integrated demodulating device, and integrated receiving device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342839B2 (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011128B2 (ja) | Ａａｌタイプ１伝送におけるクロック情報転送方式 | |
| JPH11266274A (ja) | 同期データバスを介して非同期データ流を伝送する方法及びそのような方法を実施する回路装置 | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPS61208394A (ja) | 時分割多重交換方式 | |
| JPH07193554A (ja) | 多重化装置 | |
| JP2541747B2 (ja) | 通信用スイッチングシステム | |
| US4635248A (en) | Start-stop synchronous data transmission system with a reduced redundancy | |
| JP3190760B2 (ja) | 一括データ伝送方式 | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JP3036856B2 (ja) | 回線アダプタ装置 | |
| JP2951396B2 (ja) | シリアル情報転送方法 | |
| JPS63246044A (ja) | デ−タ多重化方式 | |
| JPS61144937A (ja) | チヤネル番号付加多重化方式 | |
| JP3116898B2 (ja) | 加入者回路のインターフェース変換回路とその信号変換方法 | |
| JPH06266656A (ja) | バス通信装置 | |
| JP2803014B2 (ja) | データ伝送回路 | |
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| JPS5834061B2 (ja) | デイジタル可変多重変換装置 | |
| JPS58151745A (ja) | ル−プ式デ−タハイウエイの同期装置 | |
| JPS6181048A (ja) | テレツクス電文のペ−ジ分割通信方式 | |
| JPH07107578A (ja) | 簡易型時分割交換方式 | |
| JPS6352828B2 (ja) | ||
| JPS6157146A (ja) | デ−タハイウエイ装置 | |
| JPS634760B2 (ja) | ||
| JPH0530069A (ja) | 制御信号伝送方式 |