JPH06266656A - バス通信装置 - Google Patents
バス通信装置Info
- Publication number
- JPH06266656A JPH06266656A JP7889893A JP7889893A JPH06266656A JP H06266656 A JPH06266656 A JP H06266656A JP 7889893 A JP7889893 A JP 7889893A JP 7889893 A JP7889893 A JP 7889893A JP H06266656 A JPH06266656 A JP H06266656A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- lines
- signals
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 バスマスタ１とバススレーブ２間の信号線の
数を少なくする。 【構成】 バスマスタ多重回路６により、アドレスＡ０
〜Ａ１５，コントロールＲＤ，ＷＲ，データＤ０〜Ｄ１
５の３種類の信号の内の少なくとも一つが多重化され
て、複数のアドレス線３，コントロール線５，データ線
４よりも少ない信号線である多重化バスデータ線８に送
出あるいは受信され、バススレーブ多重化回路７によ
り、上記３種類の信号の内の少なくとも１種類の信号が
多重化されて、多重化バスデータ線８に送出あるいは受
信される。
数を少なくする。 【構成】 バスマスタ多重回路６により、アドレスＡ０
〜Ａ１５，コントロールＲＤ，ＷＲ，データＤ０〜Ｄ１
５の３種類の信号の内の少なくとも一つが多重化され
て、複数のアドレス線３，コントロール線５，データ線
４よりも少ない信号線である多重化バスデータ線８に送
出あるいは受信され、バススレーブ多重化回路７によ
り、上記３種類の信号の内の少なくとも１種類の信号が
多重化されて、多重化バスデータ線８に送出あるいは受
信される。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タシステムにおいてデータやコントロール信号の送受を
行うバス通信装置に関するものである。
タシステムにおいてデータやコントロール信号の送受を
行うバス通信装置に関するものである。
【０００２】
【従来の技術】図５は従来のマイクロコンピュータシス
テムにおけるバス通信装置であり、例えばＩＥＥＥ７９
６に標準バスとして登録されているマルチバスに基づい
た構成図である。
テムにおけるバス通信装置であり、例えばＩＥＥＥ７９
６に標準バスとして登録されているマルチバスに基づい
た構成図である。
【０００３】図において１は複数のアドレスＡ０〜Ａ１
５及び複数のコントロールＲＤ，ＷＲの各信号をそれぞ
れ複数のアドレス線３及び複数のコントロール線５を介
して送出し、複数のデータＤ０〜Ｄ１５の信号を複数の
データ線４を介して送出あるいは受信するバスマスタ、
２は上記複数のアドレス線３，コントロール線５，デー
タ線４を介して、上記複数のアドレスＡ０〜Ａ１５及び
複数のコントロールＲＤ，ＷＲの各信号を受信し、上記
コントロールＲＤ，ＷＲの信号に従って、上記複数のデ
ータＤ０〜Ｄ１５の信号を送出あるいは受信するバスス
レーブ、３はバスマスタ１とバススレーブ２とを接続す
るアドレス線、４はバスマスタ１とバススレーブ２とを
接続するデータ線、５はバスマスタ１とバススレーブ２
とを接続するコントロール線であり、アドレス線３はＡ
０〜Ａ１５の１６本、データ線４はＤ０〜Ｄ１５の１６
本、コントロール線５はＲＤ，ＷＲの２本より構成され
ている。
５及び複数のコントロールＲＤ，ＷＲの各信号をそれぞ
れ複数のアドレス線３及び複数のコントロール線５を介
して送出し、複数のデータＤ０〜Ｄ１５の信号を複数の
データ線４を介して送出あるいは受信するバスマスタ、
２は上記複数のアドレス線３，コントロール線５，デー
タ線４を介して、上記複数のアドレスＡ０〜Ａ１５及び
複数のコントロールＲＤ，ＷＲの各信号を受信し、上記
コントロールＲＤ，ＷＲの信号に従って、上記複数のデ
ータＤ０〜Ｄ１５の信号を送出あるいは受信するバスス
レーブ、３はバスマスタ１とバススレーブ２とを接続す
るアドレス線、４はバスマスタ１とバススレーブ２とを
接続するデータ線、５はバスマスタ１とバススレーブ２
とを接続するコントロール線であり、アドレス線３はＡ
０〜Ａ１５の１６本、データ線４はＤ０〜Ｄ１５の１６
本、コントロール線５はＲＤ，ＷＲの２本より構成され
ている。
【０００４】次に動作について説明する。バスマスタ１
がバススレーブ２のデータのリードを行う場合は図６に
示すように、バスマスタ１はアドレス線３上にアドレス
およびコントロール線５上にＲＤ信号を出力し、それに
従いバススレーブ２はデータをデータ線４上に出力す
る。また、バスマスタ１がバススレーブ２に対してデー
タのライトを行う場合は図７に示すようにアドレス線３
およびデータ線４上にアドレスおよびデータをそれぞれ
出力し、さらにコントロール線５上にＷＲ信号を出力す
ることにより行われる。
がバススレーブ２のデータのリードを行う場合は図６に
示すように、バスマスタ１はアドレス線３上にアドレス
およびコントロール線５上にＲＤ信号を出力し、それに
従いバススレーブ２はデータをデータ線４上に出力す
る。また、バスマスタ１がバススレーブ２に対してデー
タのライトを行う場合は図７に示すようにアドレス線３
およびデータ線４上にアドレスおよびデータをそれぞれ
出力し、さらにコントロール線５上にＷＲ信号を出力す
ることにより行われる。
【０００５】
【発明が解決しようとする課題】このように従来のバス
通信装置は、アドレス線３，データ線４上にアドレス，
データを出力しこれをコントロール線５によりコントロ
ールしているので、バスマスタとバススレーブ間のバス
を構成する信号線の数が多くなり、バスマスタ１とバス
スレーブ２が離れて設置され、これをコネクタ等にて接
続する場合にはコネクタの数が増えたり場合によっては
接続できずにバス構成がとれなくなるなどの問題点があ
った。
通信装置は、アドレス線３，データ線４上にアドレス，
データを出力しこれをコントロール線５によりコントロ
ールしているので、バスマスタとバススレーブ間のバス
を構成する信号線の数が多くなり、バスマスタ１とバス
スレーブ２が離れて設置され、これをコネクタ等にて接
続する場合にはコネクタの数が増えたり場合によっては
接続できずにバス構成がとれなくなるなどの問題点があ
った。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、アドレス，データ，コントロー
ルの信号を時分割で多重化して送受することによりバス
マスタ１とバススレーブ２間の信号線の数を少なくする
バス通信装置を構成することを目的とする。
ためになされたもので、アドレス，データ，コントロー
ルの信号を時分割で多重化して送受することによりバス
マスタ１とバススレーブ２間の信号線の数を少なくする
バス通信装置を構成することを目的とする。
【０００７】
【課題を解決するための手段】第１の発明は、バスマス
タ１に複数のアドレス線３，コントロール線５，データ
線４を介して接続され、３種類の信号の内の少なくとも
一つを多重化して、複数のアドレス線３，コントロール
線５，データ線４よりも少ない信号線である多重化バス
データ線８に送出あるいは受信するバスマスタ多重化回
路６と、バススレーブ２に複数のアドレス線３，コント
ロール線５，データ線４を介して接続され、３種類の信
号の内の少なくとも１種類の信号を多重化して、多重化
バスデータ線８に送出あるいは受信するバススレーブ多
重化回路７とを備えたことを特徴とする。第２の発明
は、バスマスタ多重回路６及びバススレーブ多重化回路
７は、それぞれバスクロック信号ＢＣＬＫに従って、バ
ス転送中を示す信号ＢＥＮＢ及びバスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢを生
成するタイミング生成回路（バスマスタタイミング生成
回路２４，バススレーブタイミング生成回路２５）と、
バスの多重化のタイミングＴ１〜Ｔ７を示す信号Ｔ１Ｅ
ＮＢ〜Ｔ７ＥＮＢに従って、複数のアドレスＡ０〜Ａ１
５及び複数のコントロールＷＲの各信号を出力制御する
バスドライバ１０〜１６と、バスの多重化のタイミング
Ｔ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢに従っ
て、多重化バスデータ線８上の信号を出力制御するバス
レシーバ１７〜２３とを備えたことを特徴とする。
タ１に複数のアドレス線３，コントロール線５，データ
線４を介して接続され、３種類の信号の内の少なくとも
一つを多重化して、複数のアドレス線３，コントロール
線５，データ線４よりも少ない信号線である多重化バス
データ線８に送出あるいは受信するバスマスタ多重化回
路６と、バススレーブ２に複数のアドレス線３，コント
ロール線５，データ線４を介して接続され、３種類の信
号の内の少なくとも１種類の信号を多重化して、多重化
バスデータ線８に送出あるいは受信するバススレーブ多
重化回路７とを備えたことを特徴とする。第２の発明
は、バスマスタ多重回路６及びバススレーブ多重化回路
７は、それぞれバスクロック信号ＢＣＬＫに従って、バ
ス転送中を示す信号ＢＥＮＢ及びバスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢを生
成するタイミング生成回路（バスマスタタイミング生成
回路２４，バススレーブタイミング生成回路２５）と、
バスの多重化のタイミングＴ１〜Ｔ７を示す信号Ｔ１Ｅ
ＮＢ〜Ｔ７ＥＮＢに従って、複数のアドレスＡ０〜Ａ１
５及び複数のコントロールＷＲの各信号を出力制御する
バスドライバ１０〜１６と、バスの多重化のタイミング
Ｔ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢに従っ
て、多重化バスデータ線８上の信号を出力制御するバス
レシーバ１７〜２３とを備えたことを特徴とする。
【０００８】
【作用】第１の発明においては、バスマスタ多重化回路
６により、アドレス，コントロール，データの３種類の
信号の内の少なくとも一つが多重化されて、複数のアド
レス線３，コントロール線５，データ線４よりも少ない
信号線である多重化バスデータ線８に送出あるいは受信
される。また、バススレーブ多重化回路７により、上記
３種類の信号の内の少なくとも１種類の信号が多重化さ
れて、多重化バスデータ線８に送出あるいは受信され
る。第２の発明においては、タイミング生成回路（バス
マスタタイミング生成回路２４，バススレーブタイミン
グ生成回路２５）により、バスクロック信号ＢＣＬＫに
従って、バス転送中を示す信号ＢＥＮＢ及びバスの多重
化のタイミングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７
ＥＮＢが生成され、バスドライバ１０〜１６により、バ
スの多重化のタイミングＴ１〜Ｔ７を示す信号Ｔ１ＥＮ
Ｂ〜Ｔ７ＥＮＢに従って、複数のアドレスＡ０〜Ａ１５
及び複数のコントロールＷＲの各信号が出力制御され、
バスレシーバ１７〜２３により、バスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢに従
って、多重化バスデータ線８上の信号が出力制御され
る。
６により、アドレス，コントロール，データの３種類の
信号の内の少なくとも一つが多重化されて、複数のアド
レス線３，コントロール線５，データ線４よりも少ない
信号線である多重化バスデータ線８に送出あるいは受信
される。また、バススレーブ多重化回路７により、上記
３種類の信号の内の少なくとも１種類の信号が多重化さ
れて、多重化バスデータ線８に送出あるいは受信され
る。第２の発明においては、タイミング生成回路（バス
マスタタイミング生成回路２４，バススレーブタイミン
グ生成回路２５）により、バスクロック信号ＢＣＬＫに
従って、バス転送中を示す信号ＢＥＮＢ及びバスの多重
化のタイミングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７
ＥＮＢが生成され、バスドライバ１０〜１６により、バ
スの多重化のタイミングＴ１〜Ｔ７を示す信号Ｔ１ＥＮ
Ｂ〜Ｔ７ＥＮＢに従って、複数のアドレスＡ０〜Ａ１５
及び複数のコントロールＷＲの各信号が出力制御され、
バスレシーバ１７〜２３により、バスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢに従
って、多重化バスデータ線８上の信号が出力制御され
る。
【０００９】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、従来例と、同一符号は同一要素で
あり説明は省略する。６は、バスマスタ１に複数のアド
レス線３，コントロール線５，データ線４を介して接続
され、アドレス，データ，コントロールの３種類の信号
の内の少なくとも一つを多重化して、上記複数のアドレ
ス線３，コントロール線５，データ線４よりも少ない信
号線である多重化バスデータ線８に送出あるいは受信す
るバスマスタ多重化回路、７は、バススレーブ２に上記
複数のアドレス線３，コントロール線５，データ線４を
介して接続され、上記３種類の信号の内の少なくとも１
種類の信号を多重化して、上記多重化バスデータ線８に
送出あるいは受信するバススレーブ多重化回路、８はバ
スマスタ多重化回路６とバススレーブ多重化回路７とを
接続する多重化バスデータ線、９はバスマスタ多重化回
路６とバススレーブ多重化回路７とを接続する多重化バ
スコントロール線である。多重化バスデータ線８はＤ０
〜Ｄ７の８本、多重化バスコントロール線９はＢＣＬ
Ｋ，ＢＥＮＢの２本より構成される。図２はバスマスタ
多重化回路６およびバススレーブ多重化回路７の構成を
示すブロック図であり、１０〜１６は、バスの多重化の
タイミングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮ
Ｂに従って複数のアドレスＡ０〜Ａ１５及び複数のコン
トロールＷＲの各信号を出力制御するバスドライバ、１
７〜２３は、上記バスの多重化のタイミングＴ１〜Ｔ７
を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢに従って上記多重化
バスデータ線８上の信号を出力制御するバスレシーバ、
２４，２５は、バスクロック信号ＢＣＬＫに従って、バ
ス転送中を示す信号ＢＥＮＢ及びバスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢを生
成するタイミング生成回路としてのバスマスタタイミン
グ生成回路及びバススレーブタイミング生成回路であ
る。また、図３はバスの多重化のタイミングを示したも
のであり、図４は多重化バスのデータフォーマットを示
したものである。
する。図１において、従来例と、同一符号は同一要素で
あり説明は省略する。６は、バスマスタ１に複数のアド
レス線３，コントロール線５，データ線４を介して接続
され、アドレス，データ，コントロールの３種類の信号
の内の少なくとも一つを多重化して、上記複数のアドレ
ス線３，コントロール線５，データ線４よりも少ない信
号線である多重化バスデータ線８に送出あるいは受信す
るバスマスタ多重化回路、７は、バススレーブ２に上記
複数のアドレス線３，コントロール線５，データ線４を
介して接続され、上記３種類の信号の内の少なくとも１
種類の信号を多重化して、上記多重化バスデータ線８に
送出あるいは受信するバススレーブ多重化回路、８はバ
スマスタ多重化回路６とバススレーブ多重化回路７とを
接続する多重化バスデータ線、９はバスマスタ多重化回
路６とバススレーブ多重化回路７とを接続する多重化バ
スコントロール線である。多重化バスデータ線８はＤ０
〜Ｄ７の８本、多重化バスコントロール線９はＢＣＬ
Ｋ，ＢＥＮＢの２本より構成される。図２はバスマスタ
多重化回路６およびバススレーブ多重化回路７の構成を
示すブロック図であり、１０〜１６は、バスの多重化の
タイミングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮ
Ｂに従って複数のアドレスＡ０〜Ａ１５及び複数のコン
トロールＷＲの各信号を出力制御するバスドライバ、１
７〜２３は、上記バスの多重化のタイミングＴ１〜Ｔ７
を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢに従って上記多重化
バスデータ線８上の信号を出力制御するバスレシーバ、
２４，２５は、バスクロック信号ＢＣＬＫに従って、バ
ス転送中を示す信号ＢＥＮＢ及びバスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号Ｔ１ＥＮＢ〜Ｔ７ＥＮＢを生
成するタイミング生成回路としてのバスマスタタイミン
グ生成回路及びバススレーブタイミング生成回路であ
る。また、図３はバスの多重化のタイミングを示したも
のであり、図４は多重化バスのデータフォーマットを示
したものである。
【００１０】次に動作について説明する。バスマスタ１
からバススレーブ２に対してデータのライトを行う場
合、図２において、バスマスタ１からのアドレス（Ａ０
〜Ａ１５），データ（Ｄ０〜Ｄ１５）およびコントロー
ル（ＲＤ，ＷＲ）のそれぞれの信号は、バスマスタ多重
化回路６内のバスドライバ１０〜１４に入力される。こ
こで、バスマスタタイミング生成回路２４は、図３に示
すようにバスクロック信号（ＢＣＬＫ）によりバス転送
中を示す信号（ＢＥＮＢ）およびバスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号（Ｔ１ＥＮＢ〜Ｔ７ＥＮＢ）
を生成する。Ｔ１ＥＮＢ〜Ｔ７ＥＮＢはそれぞれバスド
ライバ１０〜バスドライバ１４，バスレシーバ１７，１
８の出力を制御する。Ｔ１ＥＮＢがＯＮ（「０］の値）
のタイミングＴ１では、バスドライバ１０がオープン
（ＯＮ）となり、多重化バスデータ線（Ｄ０〜Ｄ７）８
上にはアドレスＡ０〜Ａ７が出力され、また、次のＴ２
ＥＮＢがＯＮ（「０」の値）のタイミングＴ２では、バ
スドライバ１１がオープン（ＯＮ）となり、多重化バス
データ線（Ｄ０〜Ｄ７）８上にはアドレスＡ８〜Ａ１５
が出力される。以下、データＤ０〜Ｄ１５およびコント
ロールＲＤ，ＷＲの信号についても同様にそれぞれのタ
イミングで多重化され、多重化バスデータ線（Ｄ０〜Ｄ
７）８上に出力される。このようにバスを時分割で多重
化して、図４に示すようなタイミングＴ１〜Ｔ７に分割
された一連の信号フォーマットで多重化バスデータ線
（Ｄ０〜Ｄ７）８上を伝送される。
からバススレーブ２に対してデータのライトを行う場
合、図２において、バスマスタ１からのアドレス（Ａ０
〜Ａ１５），データ（Ｄ０〜Ｄ１５）およびコントロー
ル（ＲＤ，ＷＲ）のそれぞれの信号は、バスマスタ多重
化回路６内のバスドライバ１０〜１４に入力される。こ
こで、バスマスタタイミング生成回路２４は、図３に示
すようにバスクロック信号（ＢＣＬＫ）によりバス転送
中を示す信号（ＢＥＮＢ）およびバスの多重化のタイミ
ングＴ１〜Ｔ７を示す信号（Ｔ１ＥＮＢ〜Ｔ７ＥＮＢ）
を生成する。Ｔ１ＥＮＢ〜Ｔ７ＥＮＢはそれぞれバスド
ライバ１０〜バスドライバ１４，バスレシーバ１７，１
８の出力を制御する。Ｔ１ＥＮＢがＯＮ（「０］の値）
のタイミングＴ１では、バスドライバ１０がオープン
（ＯＮ）となり、多重化バスデータ線（Ｄ０〜Ｄ７）８
上にはアドレスＡ０〜Ａ７が出力され、また、次のＴ２
ＥＮＢがＯＮ（「０」の値）のタイミングＴ２では、バ
スドライバ１１がオープン（ＯＮ）となり、多重化バス
データ線（Ｄ０〜Ｄ７）８上にはアドレスＡ８〜Ａ１５
が出力される。以下、データＤ０〜Ｄ１５およびコント
ロールＲＤ，ＷＲの信号についても同様にそれぞれのタ
イミングで多重化され、多重化バスデータ線（Ｄ０〜Ｄ
７）８上に出力される。このようにバスを時分割で多重
化して、図４に示すようなタイミングＴ１〜Ｔ７に分割
された一連の信号フォーマットで多重化バスデータ線
（Ｄ０〜Ｄ７）８上を伝送される。
【００１１】一方、バススレーブ多重化回路７では、こ
れらの多重化されたバスデータＤ０〜Ｄ７がバスレシー
バ１９〜２３に入力される。この時、バススレーブタイ
ミング生成回路２５はバスマスタタイミング生成回路２
４と同様に図３に示す各タイミングを示す信号（Ｔ１Ｅ
ＮＢ〜Ｔ７ＥＮＢ）を生成し、これらのタイミングを示
す信号（Ｔ１ＥＮＢ〜Ｔ７ＥＮＢ）によりバスレシーバ
１９〜２３のゲートを制御し、上記多重化されたバスデ
ータからもとのアドレスＡ０〜Ａ１５，データＤ０〜Ｄ
１５およびコントロールＲＤ，ＷＲの各信号の多重分離
を行う。そして、バススレーブ２にアドレス線３，デー
タ線４，コントロール線５を経て伝送される。
れらの多重化されたバスデータＤ０〜Ｄ７がバスレシー
バ１９〜２３に入力される。この時、バススレーブタイ
ミング生成回路２５はバスマスタタイミング生成回路２
４と同様に図３に示す各タイミングを示す信号（Ｔ１Ｅ
ＮＢ〜Ｔ７ＥＮＢ）を生成し、これらのタイミングを示
す信号（Ｔ１ＥＮＢ〜Ｔ７ＥＮＢ）によりバスレシーバ
１９〜２３のゲートを制御し、上記多重化されたバスデ
ータからもとのアドレスＡ０〜Ａ１５，データＤ０〜Ｄ
１５およびコントロールＲＤ，ＷＲの各信号の多重分離
を行う。そして、バススレーブ２にアドレス線３，デー
タ線４，コントロール線５を経て伝送される。
【００１２】さらに、バスマスタ１がバススレーブ２の
データのリードを行う場合には、Ｔ６ＥＮＢ，Ｔ７ＥＮ
Ｂのタイミングでバススレーブ多重化回路７のバスドラ
イバ１５，１６のゲートをオープン（ＯＮ）とし、同様
にバスマスタ１のバスレシーバ１７，１８をオープン
（ＯＮ）とする。このようにして、バススレーブ２のデ
ータＤ０〜Ｄ１５はバスマスタ１へ伝送される。
データのリードを行う場合には、Ｔ６ＥＮＢ，Ｔ７ＥＮ
Ｂのタイミングでバススレーブ多重化回路７のバスドラ
イバ１５，１６のゲートをオープン（ＯＮ）とし、同様
にバスマスタ１のバスレシーバ１７，１８をオープン
（ＯＮ）とする。このようにして、バススレーブ２のデ
ータＤ０〜Ｄ１５はバスマスタ１へ伝送される。
【００１３】実施例２．また、上記実施例１のバスドラ
イバ１０〜１６およびバスレシーバ１７〜２３は一般的
に不平衡信号レベルの素子が用いられ、多重化バスデー
タおよび多重化バスコントロール信号はＴＴＬ信号レベ
ルにて伝送されるが、これに平衡信号レベル、例えば、
ＲＳ−４２２信号レベル等のドライバおよびレシーバを
用いれば多重化バスデータ線８，多重化バスコントロー
ル線９の信号線数は２倍となるが、長距離の信号伝送が
可能となり、バスマスタ１とバススレーブ２の距離がさ
らに離れている場合でも多重化バスを構成することが可
能となる。
イバ１０〜１６およびバスレシーバ１７〜２３は一般的
に不平衡信号レベルの素子が用いられ、多重化バスデー
タおよび多重化バスコントロール信号はＴＴＬ信号レベ
ルにて伝送されるが、これに平衡信号レベル、例えば、
ＲＳ−４２２信号レベル等のドライバおよびレシーバを
用いれば多重化バスデータ線８，多重化バスコントロー
ル線９の信号線数は２倍となるが、長距離の信号伝送が
可能となり、バスマスタ１とバススレーブ２の距離がさ
らに離れている場合でも多重化バスを構成することが可
能となる。
【００１４】
【発明の効果】以上のように第１の発明によれば、バス
マスタ多重化回路により、アドレス，コントロール，デ
ータの３種類の信号の内の少なくとも一つが多重化され
て、複数のアドレス線，コントロール線，データ線より
も少ない信号線である多重化バスデータ線に送出あるい
は受信され、バススレーブ多重化回路により、上記３種
類の信号の内の少なくとも１種類の信号が多重化され
て、多重化バスデータ線に送出あるいは受信されるよう
に構成したので、バスマスタとバススレーブ間のバスを
構成する信号線の数を少なくできる。また、第２の発明
によれば、タイミング生成回路により、バスクロック信
号に従って、バス転送中を示す信号及びバスの多重化の
タイミングを示す信号が生成され、バスドライバによ
り、バスの多重化のタイミングを示す信号に従って、複
数のアドレス及び複数のコントロールの各信号が出力制
御され、バスレシーバにより、バスの多重化のタイミン
グを示す信号に従って、多重化バスデータ線上の信号が
出力制御されるように構成したので、簡単な回路構成で
同様の効果が得られる。
マスタ多重化回路により、アドレス，コントロール，デ
ータの３種類の信号の内の少なくとも一つが多重化され
て、複数のアドレス線，コントロール線，データ線より
も少ない信号線である多重化バスデータ線に送出あるい
は受信され、バススレーブ多重化回路により、上記３種
類の信号の内の少なくとも１種類の信号が多重化され
て、多重化バスデータ線に送出あるいは受信されるよう
に構成したので、バスマスタとバススレーブ間のバスを
構成する信号線の数を少なくできる。また、第２の発明
によれば、タイミング生成回路により、バスクロック信
号に従って、バス転送中を示す信号及びバスの多重化の
タイミングを示す信号が生成され、バスドライバによ
り、バスの多重化のタイミングを示す信号に従って、複
数のアドレス及び複数のコントロールの各信号が出力制
御され、バスレシーバにより、バスの多重化のタイミン
グを示す信号に従って、多重化バスデータ線上の信号が
出力制御されるように構成したので、簡単な回路構成で
同様の効果が得られる。
【図１】この発明の一実施例によるバス通信装置を示す
構成図である。
構成図である。
【図２】この発明の一実施例によるバス通信装置を構成
するバス多重化回路のブロック図である。
するバス多重化回路のブロック図である。
【図３】この発明の一実施例によるバス多重化を説明す
るタイミング図である。
るタイミング図である。
【図４】この発明の一実施例による多重化バスデータの
信号フォーマットを示す図である。
信号フォーマットを示す図である。
【図５】従来例のバス通信装置を示す構成図である。
【図６】従来例のバス通信装置によるリードタイミング
を示すタイミング図である。
を示すタイミング図である。
【図７】従来例のバス通信装置によるライトタイミング
を示すタイミング図である。
を示すタイミング図である。
１ バスマスタ ２ バススレーブ ３ アドレス線 ４ データ線 ５ コントロール線 ６ バスマスタ多重化回路 ７ バススレーブ多重化回路 ８ 多重化バスデータ線 ９ 多重化バスコントロール線 １０（１１〜１６） バスドライバ １７（１８〜２３） バスレシーバ ２４ バスマスタタイミング生成回路 ２５ バススレーブタイミング生成回路
Claims (2)
- 【請求項１】 複数のアドレス及び複数のコントロール
用の各信号をそれぞれ複数のアドレス線及び複数のコン
トロール線を介して送出し、複数のデータの信号を複数
のデータ線を介して送出あるいは受信するバスマスタ
と、 上記複数のアドレス線，コントロール線，データ線を介
して、上記複数のアドレス及び複数のコントロールの各
信号を受信し、上記コントロール用の信号に従って、上
記複数のデータの信号を送出あるいは受信するバススレ
ーブとを備えたバス通信装置において、 上記バスマスタに上記複数のアドレス線，コントロール
線，データ線を介して接続され、上記３種類の信号の内
の少なくとも一つを多重化して、上記複数のアドレス
線，コントロール線，データ線よりも少ない信号線であ
る多重化バスデータ線に送出あるいは受信するバスマス
タ多重化回路と、 上記バススレーブに上記複数のアドレス線，コントロー
ル線，データ線を介して接続され、上記３種類の信号の
内の少なくとも１種類の信号を多重化して、上記多重化
バスデータ線に送出あるいは受信するバススレーブ多重
化回路とを備えたこと特徴とするバス通信装置。 - 【請求項２】 上記バスマスタ多重化回路及び上記バス
スレーブ多重化回路は、それぞれバスクロック信号に従
って、バス転送中を示す信号及びバスの多重化のタイミ
ングを示す信号を生成するタイミング生成回路と、 上記バスの多重化のタイミングを示す信号に従って、上
記複数のアドレス及び複数のコントロール用の各信号を
出力制御するバスドライバと、 上記バスの多重化のタイミングを示す信号に従って、上
記多重化バスデータ線上のバスデータを出力制御するバ
スレシーバとを備えたことを特徴とするバス通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7889893A JPH06266656A (ja) | 1993-03-12 | 1993-03-12 | バス通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7889893A JPH06266656A (ja) | 1993-03-12 | 1993-03-12 | バス通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06266656A true JPH06266656A (ja) | 1994-09-22 |
Family
ID=13674648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7889893A Pending JPH06266656A (ja) | 1993-03-12 | 1993-03-12 | バス通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06266656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003040A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | マルチプレックスバスを有するバスシステム |
-
1993
- 1993-03-12 JP JP7889893A patent/JPH06266656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003040A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | マルチプレックスバスを有するバスシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1095604A (en) | Computer interface | |
| US6757777B1 (en) | Bus master switching unit | |
| US20020114415A1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
| GB1581838A (en) | I/o bus transceiver for a data processing system | |
| US6532239B1 (en) | Transmission/reception concurrent matching apparatus for TDM channels and method thereof | |
| JPH06266656A (ja) | バス通信装置 | |
| EP0509448B1 (en) | Synchronous control method in plurality of channel units and circuit using said method | |
| CA1279729C (en) | Method and apparatus for transferring data between two data processing equipments each driven by an independent clock | |
| US4532627A (en) | Time multiplex controlled data system | |
| KR100230375B1 (ko) | 직렬 데이터 통신 시스템 | |
| US5422886A (en) | System which achieves efficient utilization of buses for selectively interconnecting communication lines | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JPH0916517A (ja) | バスインタフェース | |
| JP2687776B2 (ja) | パッケージ識別番号設定方式 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JP3606957B2 (ja) | シリアルデータ伝送システム | |
| JPH05100993A (ja) | 信号線共有化方式 | |
| JP2576387B2 (ja) | データ通信装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPS61208394A (ja) | 時分割多重交換方式 | |
| JPH09146876A (ja) | データ伝送方法 | |
| JPH11145298A (ja) | Ｌｓｉの機能ブロック間におけるデータ送受信システム | |
| JPH02126356A (ja) | バス制御システム | |
| JPH03268632A (ja) | 回線制御信号送出方式 |