JPS61194878A - GaAs電界効果トランジスタ - Google Patents

GaAs電界効果トランジスタ

Info

Publication number
JPS61194878A
JPS61194878A JP3599585A JP3599585A JPS61194878A JP S61194878 A JPS61194878 A JP S61194878A JP 3599585 A JP3599585 A JP 3599585A JP 3599585 A JP3599585 A JP 3599585A JP S61194878 A JPS61194878 A JP S61194878A
Authority
JP
Japan
Prior art keywords
layer
field effect
oxygen
effect transistor
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3599585A
Other languages
English (en)
Inventor
Masanori Sumiya
角谷 昌紀
Hiroshi Nakamura
浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3599585A priority Critical patent/JPS61194878A/ja
Publication of JPS61194878A publication Critical patent/JPS61194878A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はGaAs電界効果トランジスタに関する。
(従来の技術) 半導体素子の高集積化に伴ない、電界効果トランジスタ
のゲートしきい値電圧のバラツキを低減する方法が提案
されている(文献:電子通信学会技術報告書、MW81
−98(1982)) 。
第5図は、ゲートしきい値電圧を揃えるための従来のG
aAsショットキゲート電界効果トランジスタ(GaA
sMES FETと称する)の構造の一例を模式的に示
す断面図である。この構造によれば、20はGaAs基
板、21及び22は基板表面から基板中に形成されたド
レイン及びソース領域を形成するN″層。
23は活性層(N’滑層中の境界を破線で示す)からな
るこれら領域21及び22間のチャネル領域、24はド
レイン電極、25はソース電極、26はゲート電極であ
る。さらに、27はこのチャネル領域23の下側の基板
中に設けたアクセプタ層である。
このアクセプタ層27が形成されていない従来構造のG
aAs MES FETでは、ゲート長が短くなると。
チャネル以外の経路(チャネルの下側)を流れるキャリ
アが増加するため、  NETのドレインコンダクタン
スが上昇し、ピンチオフ特性が悪くなる。
これがため、 FETのゲートしきい値が低下、すなわ
ち、負の方向に大きく変動してしまうといった短チヤネ
ル効果が顕著に現われる。
そこで、図示のように7クセブタ層27をチャネル領域
23の下側に設け、チャネル領域23の下側のキャリア
経路を遮断し、短チヤネル効果を抑制するようになして
いる。
(発明が解決しようとする問題点) しかしながら、このようにチャネルの下側にアクセプタ
層を設ける方法では、アクセプタ層の濃度を高くすると
その部分がP反転を起し、これがため基板の半絶縁性が
失われてしまう、従って、アクセプタ層の濃度を最適化
する必要があるがその制御が困難であった。
従って、この発明の目的は短チヤネル効果を抑制する従
来のアクセプタ層の代わりに、このアクセプタ層と同等
な効果を発揮すると共に濃度を上げてもP反転を起さな
い層を有するGaAs電界効果トランジスタを提供する
ことにある。
(問題点を解決するための手段) この目的の達成を図るため、この発明によれば、半絶縁
性GaAs基板lにソース及びドレイン領域2及び3を
有し、これらソース及びドレイン領域2及び3間にチャ
ネル領域4を有するGaAs電界効果トランジスタにお
いて、チャネル領域4の下側に酸素注入層5を具えるこ
とを特徴とする(第1図)。
(作用) このように、チャネル領域4の下側に酸素注入層5を設
けたので、従来のアクセプタ層と同様に短チャンネル効
果を抑制出来、従って、集積化した各電界効果トランジ
スタのゲートしきい値を揃えることが出来る。
さらに、酸素は多量にドーズしてもGaAs中でP反転
を起さないので、従来のアクセプタ層の場合とは異なり
、酸素のドーズ量の最適範囲は広く、従ってその最適化
の制御が容易である。
(実施例) 以下、図面を参照してこの発明のGaAs電界効果トラ
ンジスタの一実施例につき説明する。尚、各図はこの発
明を理解出来る程度に概略的に示しであるにすぎず、従
って、各構成成分の形状、寸法及び配置関係については
、適宜に変更することが出来ること明らかである。また
、各図は断面図であるが、断面を表わすハツチング等は
特別の場合を除き省略する。
第1図はこの発明のGaAg電界効果トランジスタの一
実施例を概略的に示す断面図である。1は半絶縁性Ga
As基板、2及び3は基板lに設けたソース及びドレイ
ン領域で通常は表面空乏層を少なくするために基板面か
ら基板中に形成した開領域で形成する。4はこのソース
及びドレイン領域2及び3間の活性層6で形成したチャ
ネル領域である。尚、ド領域中の活性層の部分の境界を
図中破線で示しである。7及び8はそれぞれソース及び
ドレイン領域2及び3上の基板面にオーミック接触によ
り形成したソース電極及びドレイン電極、9はチャネル
領域4の上側の基板面に設けたゲート電極である。
これらの構造は第5図に示した従来の電界効果トランジ
スタの構造と変らないが、この発明の電界効果トランジ
スタはチャネル領域4の下側に従来のアクセプタ層とは
異なり酸素注入層5を具える構造となっている。
この場合、酸素イオンを基板面から基板中へと注入し、
チャネル領域4及びt領域2及び3の下側に酸素注入層
5を形成し、図中斜線を付して示した領域5aでこの注
入層5の酸素濃度が最大及び最大に近い値となるような
濃度分布にする。
この酸素注入層5は図示例のように基板l内にソース、
チャネル及びドレインの各領域2.3.4の下側に延在
するように設けても良いし、チャネル領域4の下側に部
分的に設けても良い。
また、この酸素注入層5の酸素濃度最大領域5aとチャ
ネル領域4との相対的位置関係は所要に応じて設定する
ことが出来る。
また、この不純物として注入する酸素は大量に注入して
もP反転を起さないので、安心して酸素注入層5を形成
することが出来る。
次に、この発明の電界効果トランジスタの製造方法につ
き第2図(A)〜(ロ)及び第1図を参照して簡単に説
明する。
先ず、半絶縁性GaAs基板1にイオン注入マスクlO
を設け、続いてドナーとなるSiを加速エネルギー 8
0keV及びドーズ量1.5〜4 X 10  / C
112という条件で選択的にイオン注入し、活性層6を
形成し第2図(A)に示すようなウェハ構造を得る。
その後マスクlOを除去し、続いて基板1の全面に酸素
のイオン注入を加速エネルギー100keV及びドーズ
量1〜2 X 10  /cra2の条件で行って、チ
ャネル領域4を形成すべき活性層2の下側に酸素注入層
5を形成して、その酸素濃度がピークとなる領域5aを
形成する(第2図(8))。
次に基板lの全表面にアニール保護膜として酸化珪素膜
(5i(h )或いはその他の絶縁H(図示せず)を1
00OXの厚みで被着し、soo”cの温度でアニール
を行って注入したSiイオンの活性化を行う0次に、こ
の保護膜をHFで除去し、基板面にゲート金属層11で
ある例えばW−Mを1000人の厚みで、続いて、酸化
珪素M (5i02 ) 12を500人の厚みで順次
に被着した後、この酸化珪素膜12上にTi/Xi層1
3を2500人をリフトオフ法を用いてゲートパターン
状に蒸着形成し、第2図(C)に示すウェハ構造を得る
次にTi/Xi層13をマスクとして反応性イオンエツ
チングを行い、W−M層11及び酸化珪素1tl12を
ゲートパターン状にエツチングする。このエツチングは
例えばSFものガスを用い、その流量を63.43CC
Mとし、パワーを100Wとして行った。続いて、ソー
ス及びドレイン領域とすべき基板lの領域外の基板面上
にイオン注入マスクとしてレジス)14を設け、このレ
ジスト14とTi/Xi層13をマスクとして用いて、
Siイオンを基板1中に選択的に注入し、セルファライ
ン的に開領域15及び18を形成する(第2図(It)
)、この場合、この開領域15及び1Bは活性層6の下
側の酸素濃度最大領域5aに達しない深さまで形成する
のが好適である。
次に、レジスト14を除去し、Ti/Ni層13及び酸
化珪素膜12を除去し、W領域15及びIBの7ニール
を800℃の温度で15分間行い、続いて、オーミック
金属(AuGe/Ni/Au) 7及び8を被着しオー
ミックシンターを行ってソース及びドレイン電極を形成
し、 GaAs電界効果トランジスタを完成する(第1
図参照)。
このようにして作製した例えばゲート長IIL層の電界
効果トランジスタについて、活性層のSiの注入量(横
軸に示す)としきい値電圧(Vth)  (縦軸に示す
)との関係を比較例と共に第3図に示す。
直線Aは酸素を加速エネルギー100keV及びドーズ
量1×lO/cI12の条件で注入した場合であり、直
線Bは酸素を加速エネルギー100keV及びドーズ量
2 X 10  / cm2で注入した場合である。こ
れに対し、直線Cで示す比較例は酸素注入を行わなかっ
た場合である。また、直線りの比較例は炭素を加速エネ
ルギー8(lkeV及びドーズ量5 X 1G”7cm
2の条件で注入した場合である。
この第3図に示す結果から、酸素の注入によって若干の
キャリアが殺されるため、しきい値電圧は直線Cの場合
よりも直線A及びBの場合が正の方向にずれていること
が分かる。また、実験を行ったプロット点が直線A及び
B上によくのっているので、活性層6(第1図参照)へ
のSiの注入量としきい値電圧との関係には再現性があ
ると結論することが出来る。
また、直線Cよりも直線A及びBの方が傾きが緩やかで
あるので、Siの注入量に対する電界効果トランジスタ
のしきい値電圧のバラツキを低減することが出来る。
第4図は電界効果トランジスタのゲート長(横軸に示す
)としきい値電圧(縦軸に示す)との関係を比較例と共
に示す特性曲線図である。
曲線Eは活性層へのSiを加速エネルギー80keV及
びドーズ量2.2 XIO7cm2の条件で行い、チャ
ネル領域の下側に酸素注入を行わない場合である0曲線
Fの比較例は活性層へのSiを加速エネルギー[tOk
eV及びドーズ4:3.3 X 10” / cm2の
条件で行い、チャネル領域の下側に加速エネルギー10
0 keV及びドーズ量2 X 10” / c+w2
で酸素注入を行った場合である。さらに1曲線Gの比較
例は従来のアクセプタ層の一例を示し、活性層へのSi
の注入条件は曲線Fの場合と同じで、アクセプタである
炭素を加速エネルギー80keV及びドーズ量5×10
/c112の条件で注入した場合を示す。
この実験結果から、曲線Eのトランジスタはチャネル領
域の下側に不純物を注入していないため、ゲート長が5
ル腸とIgmの場合でのしきい値電圧の差は255鱈も
あり、短チヤネル効果によるしきい値電圧の変動が大き
いことが分かる。
これに対し、チャネル領域の下側に酸素注入を行った曲
線Fのトランジスタはそのしきい値電圧の差は100m
Vにとどまっている。
さらに、炭素注入を行った曲線Gのトランジスタはその
しきい値電圧の差は113mVであり、同様に短チヤネ
ル効果を抑制していることが分かる。
(発明の効果) 上述した説明から明らかなように、この発明のGaAs
電界効果トランジスタによれば、チャネル領域の下側に
酸素注入層を設けた構造となっているので、アクセプタ
層を設けた従来構造と同様に。
短チヤネル効果を充分に抑制することが出来る。
さらに、この発明では、酸素注入層を設けているので、
注入する酸素はこれを大量にドーズしてもGaAs中で
P反転を起さないので、ドーズ量の最適化の条件は従来
の7クセプタよりも厳格にしなくて良い、さらに、この
酸素注入層により、しきい値電圧のバラツキを低減する
ことが出来る。
【図面の簡単な説明】
第1図はこの発明のGaAs電界効果トランジスタの構
造の一実施例を示す略図的断面図、第2図(A)〜(D
)はこの発明のGaAs電界効果トランジスタの製造方
法を説明するための工程図。 第3図はこの発明のGaA+電界効果トランジスタの活
性層のSi注入量としきい値電圧との関係を示す特性曲
線図。 第4図はこの発明のGaAs電界効果トランジスタのゲ
ート長としきい値電圧との関係を示す特性曲線図、 第5図は従来のGaAs電界効果トランジスタの構造及
び特性を説明するための略図的断面図をである。 l・・・半絶縁性GaAs基板、2・・・ソース領域3
・・・ドレイン領域、   4・・・チャネル領域5・
・・酸素注入層、   6・・・活性層7・・・ソース
[極、     8・・・ドレイン電極9・・・ゲート
電極、   10・・・イオン注入マスク11・・・金
属層、     12・・・酸化珪素膜I3・・・Ti
/Nf層、     14・・・レジスト15・・・開
領域(又はソース領域) 1B・・・開領域(又はドレイン領域)。 特許出願人    沖電気工業株式会社第1図 1:口台維eaA5基稙   6:濱1特2:゛l−ス
期ト販          7:ソース(J伽に ドL
イン4fItKl: ドμイン1!瘉4 :+〜キルn
tg           q: り一一ト電株5 :
餞奉う主へ層 sa:mt、nflaxn* 第5図 第3図 Si 蓬xt  (cm−2)x 10″第4図 ケ゛−ト奎 (PrrI) 手続上13 rE :り 昭和61年5月20[1

Claims (1)

    【特許請求の範囲】
  1.  半絶縁性GaAs基板にソース及びドレイン領域を有
    し、これらソース及びドレイン領域間にチャネル領域を
    有するGaAs電界効果トランジスタにおいて、該チャ
    ネル領域の下側に酸素注入層を具えることを特徴とする
    GaAs電界効果トランジスタ。
JP3599585A 1985-02-25 1985-02-25 GaAs電界効果トランジスタ Pending JPS61194878A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3599585A JPS61194878A (ja) 1985-02-25 1985-02-25 GaAs電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3599585A JPS61194878A (ja) 1985-02-25 1985-02-25 GaAs電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS61194878A true JPS61194878A (ja) 1986-08-29

Family

ID=12457396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3599585A Pending JPS61194878A (ja) 1985-02-25 1985-02-25 GaAs電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS61194878A (ja)

Similar Documents

Publication Publication Date Title
JPH06177159A (ja) 電界効果トランジスタ及びその製造方法
JPH07111976B2 (ja) 半導体装置の製造方法
JPS61194878A (ja) GaAs電界効果トランジスタ
JP3034546B2 (ja) 電界効果型トランジスタの製造方法
JPS61187277A (ja) 電界効果トランジスタの製造方法
JPS59165460A (ja) 半導体装置およびその製造方法
JPS6347982A (ja) 半導体装置
JPS6332273B2 (ja)
JPS61199667A (ja) GaAs電界効果トランジスタ
JPS62190768A (ja) 半導体装置
JPH01286308A (ja) GaAs電界効果トランジスタの製造方法
JPS61163662A (ja) 電界効果トランジスタの製造方法
JPS6223175A (ja) 半導体装置の製造方法
JPS5893290A (ja) シヨツトキバリア電界効果トランジスタの製造方法
JPH06342810A (ja) ショットキ接合型電界効果トランジスタおよびその製造方法
JPH0697430A (ja) 絶縁ゲート型電界効果トランジスタ
JPS63158877A (ja) 電界効果トランジスタの製造方法
JPH02249241A (ja) ショットキーゲート型電界効果トランジスタの製造方法
JPS58202577A (ja) 電界効果トランジスタの製造方法
JPH04346442A (ja) 電界効果型トランジスタの製造方法
JPS62171165A (ja) 電界効果トランジスタ
JPS61100973A (ja) 電界効果型トランジスタの製造方法
JPS6318677A (ja) 3−5族半導体装置
JPS59193070A (ja) シヨツトキゲ−ト電界効果トランジスタの製造方法
JPS63278278A (ja) 化合物半導体素子の製造方法