JPH0697430A - 絶縁ゲート型電界効果トランジスタ - Google Patents
絶縁ゲート型電界効果トランジスタInfo
- Publication number
- JPH0697430A JPH0697430A JP24209192A JP24209192A JPH0697430A JP H0697430 A JPH0697430 A JP H0697430A JP 24209192 A JP24209192 A JP 24209192A JP 24209192 A JP24209192 A JP 24209192A JP H0697430 A JPH0697430 A JP H0697430A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field effect
- effect transistor
- inp
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート・ドレイン間耐圧が高く、出力特性の
優れた良好なInP絶縁ゲート型電界効果トランジスタ
を提供することである。 【構成】 半絶縁性InP基板1上にn型InP動作層
2を設け、n型InP動作層2上に100 ℃以上400 ℃以
下の成長温度でMBE成長したGaAs層4を設ける。
さらに、n型InP動作層2にオーミック接触する2つ
のオーミック電極9を設け、GaAs層4にショットキ
ーゲート電極5を設けて構成される。
優れた良好なInP絶縁ゲート型電界効果トランジスタ
を提供することである。 【構成】 半絶縁性InP基板1上にn型InP動作層
2を設け、n型InP動作層2上に100 ℃以上400 ℃以
下の成長温度でMBE成長したGaAs層4を設ける。
さらに、n型InP動作層2にオーミック接触する2つ
のオーミック電極9を設け、GaAs層4にショットキ
ーゲート電極5を設けて構成される。
Description
【0001】
【産業上の利用分野】本発明は、電界効果トランジス
タ、特にInPを動作層に用いた絶縁ゲート型電界効果
トランジスタに関するものである。
タ、特にInPを動作層に用いた絶縁ゲート型電界効果
トランジスタに関するものである。
【0002】
【従来の技術】InP半導体結晶は電子飽和速度が大き
く、また熱伝導率がGaAsの1.5 倍程度大きいことか
ら超高周波での高出力素子材料として注目され、これを
用いた電界効果トランジスタの検討がいくつか行われて
いる。特に、ゲート絶縁膜としてAlGaAsあるいは
GaAsエピタキシャル成長層を用いた電界効果トラン
ジスタ(FET)は良好な特性が得られている。
く、また熱伝導率がGaAsの1.5 倍程度大きいことか
ら超高周波での高出力素子材料として注目され、これを
用いた電界効果トランジスタの検討がいくつか行われて
いる。特に、ゲート絶縁膜としてAlGaAsあるいは
GaAsエピタキシャル成長層を用いた電界効果トラン
ジスタ(FET)は良好な特性が得られている。
【0003】図5は、従来技術による、AlGaAsエ
ピタキシャル成長層をゲート絶縁膜に用いたInPFE
Tの構造を示す。図5において、半絶縁性InP基板1
上にn型InP動作層2を設け、n型InP動作層2上
に、ほぼ方向のそろった蒸気(分子)の流れをあてて薄
膜結晶を成長させる方法(以下、MBE法と呼ぶ。)を
用いてアンドープAlGaAs7を形成する。アンドー
プAlGaAs7上にゲート電極10を設け、n型In
P動作層2上にソース電極6及びドレイン電極3を設け
ることにより界面特性の良好な絶縁ゲート型電界効果ト
ランジスタ(MISFET)が得られる。
ピタキシャル成長層をゲート絶縁膜に用いたInPFE
Tの構造を示す。図5において、半絶縁性InP基板1
上にn型InP動作層2を設け、n型InP動作層2上
に、ほぼ方向のそろった蒸気(分子)の流れをあてて薄
膜結晶を成長させる方法(以下、MBE法と呼ぶ。)を
用いてアンドープAlGaAs7を形成する。アンドー
プAlGaAs7上にゲート電極10を設け、n型In
P動作層2上にソース電極6及びドレイン電極3を設け
ることにより界面特性の良好な絶縁ゲート型電界効果ト
ランジスタ(MISFET)が得られる。
【0004】
【発明が解決しようとする課題】従来のInPMISF
ETでは、絶縁膜として用いるアンドープAlGaAs
の抵抗率が通常の絶縁ゲート型トランジスタで用いられ
るSiO2 等と比較して低いために十分なゲート耐圧
が得られず、出力特性が劣るという問題があった。
ETでは、絶縁膜として用いるアンドープAlGaAs
の抵抗率が通常の絶縁ゲート型トランジスタで用いられ
るSiO2 等と比較して低いために十分なゲート耐圧
が得られず、出力特性が劣るという問題があった。
【0005】本発明の課題は、上記問題点を解決するた
めの高周波高出力の絶縁ゲート型電界効果トランジスタ
を提供することである。
めの高周波高出力の絶縁ゲート型電界効果トランジスタ
を提供することである。
【0006】
【課題を解決するための手段】本発明によれば、半絶縁
性InP基板と、該半絶縁性InP基板上に有するn型
InP動作層と、該n型InP動作層上、及び、前記I
nP基板上領域の一部に100 ℃以上400 ℃以下の成長温
度でMBE成長して設けられるGaAs層と、前記n型
InP動作層上にオーミック接触して設けられる2つの
オーミック電極と、前記GaAs層上に設けられるゲー
ト電極とで構成されることを特徴とする絶縁ゲート型電
界効果トランジスタが得られる。
性InP基板と、該半絶縁性InP基板上に有するn型
InP動作層と、該n型InP動作層上、及び、前記I
nP基板上領域の一部に100 ℃以上400 ℃以下の成長温
度でMBE成長して設けられるGaAs層と、前記n型
InP動作層上にオーミック接触して設けられる2つの
オーミック電極と、前記GaAs層上に設けられるゲー
ト電極とで構成されることを特徴とする絶縁ゲート型電
界効果トランジスタが得られる。
【0007】又、本発明によれば、前記n型InP動作
層が該n型InP動作層上領域の一部に凹部を設けて形
成されていることを特徴とする絶縁ゲート型電界効果ト
ランジスタが得られる。
層が該n型InP動作層上領域の一部に凹部を設けて形
成されていることを特徴とする絶縁ゲート型電界効果ト
ランジスタが得られる。
【0008】
【実施例】以下、図面を参照して、本発明の実施例の一
つを説明する。
つを説明する。
【0009】図2は、本発明の一実施例の製造工程を示
す。図2(a)に示すように、n型InP動作層2は、
まず、半絶縁性InP基板上1に例えば気相エピタキシ
ー法によって、不純物濃度 1×1017cm-3n型InPを0.
2 μm 成長させるか、あるいは、イオン注入法によって
半絶縁性InP基板1にSiイオンを例えば注入エネル
ギー150KeVで,かつ、注入する単位面積あたりのイオン
の個数(ドーズ) 4×1012cm-2で注入させて形成され
る。次に、図2(b)に示すように素子間を分離し、活
性層の不要部分を除去するためにメサエッチングを行
う。次に、図2(c)に示すようにMBE法により、ア
ンドープGaAs4が成長温度100 ℃〜400℃でn型I
nP動作層2およびメサエッチングにより露出したIn
P基板1上に成長する。次に、図2(d)に示すよう
に、スペーサとしてSiO2 等の絶縁膜8をアンドー
プGaAs4上に形成した後、ソース,ドレイン部分の
絶縁膜8を開口し、その部分にオーミック金属を蒸着、
合金化してオーミック電極9が形成される。次に、図2
(e)に示すように、フォトレジストでパターニングし
た後ゲート金属として例えばAlを蒸着しリフトオフし
てショットキーゲート電極5を形成することによって電
界効果トランジスタが得られる。
す。図2(a)に示すように、n型InP動作層2は、
まず、半絶縁性InP基板上1に例えば気相エピタキシ
ー法によって、不純物濃度 1×1017cm-3n型InPを0.
2 μm 成長させるか、あるいは、イオン注入法によって
半絶縁性InP基板1にSiイオンを例えば注入エネル
ギー150KeVで,かつ、注入する単位面積あたりのイオン
の個数(ドーズ) 4×1012cm-2で注入させて形成され
る。次に、図2(b)に示すように素子間を分離し、活
性層の不要部分を除去するためにメサエッチングを行
う。次に、図2(c)に示すようにMBE法により、ア
ンドープGaAs4が成長温度100 ℃〜400℃でn型I
nP動作層2およびメサエッチングにより露出したIn
P基板1上に成長する。次に、図2(d)に示すよう
に、スペーサとしてSiO2 等の絶縁膜8をアンドー
プGaAs4上に形成した後、ソース,ドレイン部分の
絶縁膜8を開口し、その部分にオーミック金属を蒸着、
合金化してオーミック電極9が形成される。次に、図2
(e)に示すように、フォトレジストでパターニングし
た後ゲート金属として例えばAlを蒸着しリフトオフし
てショットキーゲート電極5を形成することによって電
界効果トランジスタが得られる。
【0010】図3は、本発明の他の実施例の製造工程を
示す。図3(a)に示すように、n型InP動作層2
は、まず、半絶縁性InP基板上1に例えば気相エピタ
キシー法によって、不純物濃度 1×1017cm-3n型InP
を0.2 μm 成長させるか、あるいは、イオン注入法によ
って半絶縁性InP基板1にSiイオンを例えば注入エ
ネルギー150KeVで,かつ、注入する単位面積あたりのイ
オンの個数(ドーズ)4×1012cm-2で注入させて形成さ
れる。次に、図3(b)に示すように素子間を分離し、
活性層の不要部分を除去するために、メサエッチングを
行い、次にフォトレジストをマスクにしてInP動作層
2を適当な膜厚まで堀込んでリセス構造にする。次に、
図3(c)に示すように、MBE法により、アンドープ
GaAs4が、成長温度100 ℃〜400 ℃でn型InP動
作層2およびメサエッチングにより露出したInP基板
1上に成長する。次に、図3(d)に示すように、スペ
ーサとしてSiO2 等の絶縁膜8を形成した後、ソー
ス,ドレイン部分の絶縁膜8を開口し、その部分にオー
ミック金属を蒸着、合金化してオーミック電極9が形成
される。次に、図3(e)に示すように、フォトレジス
トでパターニングした後ゲート金属として例えばAlを
蒸着しリフトオフしてショットキーゲート電極5を形成
することによって電界効果トランジスタが得られる。
示す。図3(a)に示すように、n型InP動作層2
は、まず、半絶縁性InP基板上1に例えば気相エピタ
キシー法によって、不純物濃度 1×1017cm-3n型InP
を0.2 μm 成長させるか、あるいは、イオン注入法によ
って半絶縁性InP基板1にSiイオンを例えば注入エ
ネルギー150KeVで,かつ、注入する単位面積あたりのイ
オンの個数(ドーズ)4×1012cm-2で注入させて形成さ
れる。次に、図3(b)に示すように素子間を分離し、
活性層の不要部分を除去するために、メサエッチングを
行い、次にフォトレジストをマスクにしてInP動作層
2を適当な膜厚まで堀込んでリセス構造にする。次に、
図3(c)に示すように、MBE法により、アンドープ
GaAs4が、成長温度100 ℃〜400 ℃でn型InP動
作層2およびメサエッチングにより露出したInP基板
1上に成長する。次に、図3(d)に示すように、スペ
ーサとしてSiO2 等の絶縁膜8を形成した後、ソー
ス,ドレイン部分の絶縁膜8を開口し、その部分にオー
ミック金属を蒸着、合金化してオーミック電極9が形成
される。次に、図3(e)に示すように、フォトレジス
トでパターニングした後ゲート金属として例えばAlを
蒸着しリフトオフしてショットキーゲート電極5を形成
することによって電界効果トランジスタが得られる。
【0011】図4は、図5に示される従来の電界効果ト
ランジスタと図2で示される本発明による電界効果トラ
ンジスタのゲート・ドレイン間逆方向特性を示す。図4
から明らかなように、本発明による電界効果トランジス
タの逆方向耐圧(Vgd)は、従来の逆方向耐圧に比べ
て大幅に向上していることがわかる。
ランジスタと図2で示される本発明による電界効果トラ
ンジスタのゲート・ドレイン間逆方向特性を示す。図4
から明らかなように、本発明による電界効果トランジス
タの逆方向耐圧(Vgd)は、従来の逆方向耐圧に比べ
て大幅に向上していることがわかる。
【0012】又、図3に示されるようなリセス構造をも
つ電界効果トランジスタの逆方向耐圧(Vgd)は、図
2に示されるようなリセス構造をもたない電界効果トラ
ンジスタの逆方向耐圧(Vgd)よりもさらに大きくな
る。
つ電界効果トランジスタの逆方向耐圧(Vgd)は、図
2に示されるようなリセス構造をもたない電界効果トラ
ンジスタの逆方向耐圧(Vgd)よりもさらに大きくな
る。
【0013】
【発明の効果】本発明によれば、100 ℃以上400 ℃以下
の低温でMBE成長したGaAsが、従来用いられてい
るGaAsに比べて抵抗率が高く、微小なリーク電流を
低減することができるので、耐圧が高く、出力特性の優
れた良好なInP絶縁ゲート型電界効果トランジスタが
得られる。
の低温でMBE成長したGaAsが、従来用いられてい
るGaAsに比べて抵抗率が高く、微小なリーク電流を
低減することができるので、耐圧が高く、出力特性の優
れた良好なInP絶縁ゲート型電界効果トランジスタが
得られる。
【図1】本発明によるFETの構造を示す断面図であ
る。
る。
【図2】本発明による一実施例の主要工程を示す図であ
る。
る。
【図3】本発明による他の実施例の主要工程を示す図で
ある。
ある。
【図4】従来のFETと本発明によるFETのゲート・
ドレイン間逆方向特性を示す図である。
ドレイン間逆方向特性を示す図である。
【図5】従来のFETの構造を示す断面図である。
1 半絶縁性InP基板 2 n型InP動作層 3 ドレイン電極 4 低温成長GaAs層 5 ショットキーゲート電極 6 ソース電極 7 アンドープAlGaAs層 8 絶縁膜 9 オーミック電極 10 ゲート電極
Claims (2)
- 【請求項1】 半絶縁性InP基板と、該半絶縁性In
P基板上に有するn型InP動作層と、該n型InP動
作層上、及び、前記InP基板上領域の一部に100 ℃以
上400 ℃以下の成長温度でMBE成長して設けられるG
aAs層と、前記n型InP動作層上にオーミック接触
して設けられる2つのオーミック電極と、前記GaAs
層上に設けられるゲート電極とで構成されることを特徴
とする絶縁ゲート型電界効果トランジスタ。 - 【請求項2】 請求項1記載の絶縁ゲート型電界効果ト
ランジスタにおいて、前記n型InP動作層が該n型I
nP動作層上領域の一部に凹部を設けて形成されている
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4242091A JP2996267B2 (ja) | 1992-09-10 | 1992-09-10 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4242091A JP2996267B2 (ja) | 1992-09-10 | 1992-09-10 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697430A true JPH0697430A (ja) | 1994-04-08 |
JP2996267B2 JP2996267B2 (ja) | 1999-12-27 |
Family
ID=17084168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4242091A Expired - Lifetime JP2996267B2 (ja) | 1992-09-10 | 1992-09-10 | 絶縁ゲート型電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2996267B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8502781B2 (en) | 2008-03-20 | 2013-08-06 | ACCO Brands Corporation | 3-axis trackball |
-
1992
- 1992-09-10 JP JP4242091A patent/JP2996267B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8502781B2 (en) | 2008-03-20 | 2013-08-06 | ACCO Brands Corporation | 3-axis trackball |
Also Published As
Publication number | Publication date |
---|---|
JP2996267B2 (ja) | 1999-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
JPH02201934A (ja) | チャンネル限定層を使用するGaAs FETの製造方法 | |
JPH0697430A (ja) | 絶縁ゲート型電界効果トランジスタ | |
US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
KR100261461B1 (ko) | 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법 | |
JP2548801B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2861086B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4120899B2 (ja) | 化合物半導体電界効果トランジスタ及びその製造方法 | |
JPH0789586B2 (ja) | 半導体装置 | |
GB2239557A (en) | High electron mobility transistors | |
JPH05206171A (ja) | 半導体装置及びその製造方法 | |
JPH0523497B2 (ja) | ||
JPS62115781A (ja) | 電界効果トランジスタ | |
JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
KR940007665B1 (ko) | 화합물 반도체장치 및 그 제조방법 | |
JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2682032B2 (ja) | 半導体装置の製造方法 | |
JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPS63226967A (ja) | 化合物半導体接合型電界効果トランジスタ及びその製造方法 | |
JPH043102B2 (ja) | ||
JP2000124228A (ja) | 半導体装置の製造方法 | |
JPH05206170A (ja) | 半導体装置及びその製造方法 | |
JPH01179460A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990929 |