JPS61191060A - 抵抗体形成方法 - Google Patents
抵抗体形成方法Info
- Publication number
- JPS61191060A JPS61191060A JP3182985A JP3182985A JPS61191060A JP S61191060 A JPS61191060 A JP S61191060A JP 3182985 A JP3182985 A JP 3182985A JP 3182985 A JP3182985 A JP 3182985A JP S61191060 A JPS61191060 A JP S61191060A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- resistor
- resistor group
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は半導体集積回路に用いられる抵抗体の形成方法
に関する。
に関する。
(ロ) 従来の技術
一般に集積回路に用いられる抵抗体は特開昭59−19
1368号公報に示す如くシリコン基板のの上に熱酸化
等により形成された厚い酸化膜(ハ)上に積層されたポ
リシリコン抵抗体(至)を写真蝕刻技術等を用いてパタ
ーン化し、その後熱酸化等で酸化膜(財)を形成する。
1368号公報に示す如くシリコン基板のの上に熱酸化
等により形成された厚い酸化膜(ハ)上に積層されたポ
リシリコン抵抗体(至)を写真蝕刻技術等を用いてパタ
ーン化し、その後熱酸化等で酸化膜(財)を形成する。
続いてポリシリコン抵抗体間の予め薄くした酸化膜(ハ
)を通して拡散抵抗体翰を不純物拡散またはイオン注入
により形成する。
)を通して拡散抵抗体翰を不純物拡散またはイオン注入
により形成する。
然る後熱酸化処理してポリシリコン抵抗体のコンタクト
■および拡散抵抗体のコンタクト孔(ハ)を開孔し、電
極(イ)により前記ポリシリコン抵抗体■と前記拡散抵
抗体のを相互接続して形成していた。
■および拡散抵抗体のコンタクト孔(ハ)を開孔し、電
極(イ)により前記ポリシリコン抵抗体■と前記拡散抵
抗体のを相互接続して形成していた。
(ハ)発明が解決しよ5とする問題点
上述の如き形成方法で作製された抵抗体に於て、ポリシ
リコン抵抗体−中へイオン注入をする場合は前記ポリシ
リコン抵抗体(2)上の厚い酸化膜(財)を薄くするか
または除去する工程とポリシリコン抵抗体(至)へイオ
ン注入する工程とアニーリングする工程とを必要とする
。また拡散抵抗体の中へイオン注入する際は薄い酸化膜
(ハ)を通して拡散抵抗体(ハ)中にイオン注入をする
ため再度拡散抵抗体上の酸化膜を厚くする工程が必要と
なる。
リコン抵抗体−中へイオン注入をする場合は前記ポリシ
リコン抵抗体(2)上の厚い酸化膜(財)を薄くするか
または除去する工程とポリシリコン抵抗体(至)へイオ
ン注入する工程とアニーリングする工程とを必要とする
。また拡散抵抗体の中へイオン注入する際は薄い酸化膜
(ハ)を通して拡散抵抗体(ハ)中にイオン注入をする
ため再度拡散抵抗体上の酸化膜を厚くする工程が必要と
なる。
従ってイオン注入の工程、熱処理の工程、蝕刻の工程が
多いため抵抗体のバラツキが増加し歩留りが低下する欠
点を有していた。
多いため抵抗体のバラツキが増加し歩留りが低下する欠
点を有していた。
に)問題点を解決するための手段
本発明は半導体基板(2)上に絶縁膜(3)を形成する
工程と、該絶縁膜(3)上にポリシリコン膜(4)を形
成する工程と、前記半導体基板(2)より成る第2抵抗
体群(6)・・・(6)を形成するために第1抵抗体群
(51・・・(51となるポリシリコン膜(5)が選択
イオン注入マスクとなるよう蝕刻する工程と、前記ポリ
シリコン膜(5)と前記半導体基板(2)に同時にイオ
ン注入する工程と、該半導体基板を熱酸化する工程とで
解決するものである。
工程と、該絶縁膜(3)上にポリシリコン膜(4)を形
成する工程と、前記半導体基板(2)より成る第2抵抗
体群(6)・・・(6)を形成するために第1抵抗体群
(51・・・(51となるポリシリコン膜(5)が選択
イオン注入マスクとなるよう蝕刻する工程と、前記ポリ
シリコン膜(5)と前記半導体基板(2)に同時にイオ
ン注入する工程と、該半導体基板を熱酸化する工程とで
解決するものである。
(ホ)作用
本発明は上述の如く半導体基板(2)上に絶縁膜(3)
を形成する工程と、該絶縁膜(3)上にポリシリコン膜
(4)を形成する工程と、前記半導体基板(2)より成
る第2抵抗体群(6)・・・(6)を形成するために第
1抵抗体群(51・・・(5)となるポリシリコン膜(
51が選択イオン注入マスクとなるよ5蝕刻する工程と
、前記ポリシリコン膜(5)と前記半導体基板(2)に
同時にイオン注入する工程と、該半導体基板を熱酸化す
る工程により、イオン注入を第1抵抗体群(5)・・・
(5;と第2抵抗体群(6)・・・(6)に別々にする
必要がなくなり、その後のアニーリング工程も1回です
むことになる。
を形成する工程と、該絶縁膜(3)上にポリシリコン膜
(4)を形成する工程と、前記半導体基板(2)より成
る第2抵抗体群(6)・・・(6)を形成するために第
1抵抗体群(51・・・(5)となるポリシリコン膜(
51が選択イオン注入マスクとなるよ5蝕刻する工程と
、前記ポリシリコン膜(5)と前記半導体基板(2)に
同時にイオン注入する工程と、該半導体基板を熱酸化す
る工程により、イオン注入を第1抵抗体群(5)・・・
(5;と第2抵抗体群(6)・・・(6)に別々にする
必要がなくなり、その後のアニーリング工程も1回です
むことになる。
その結果工程数が減少し抵抗体の抵抗値のバラツキが減
少する。
少する。
(へ)実施例
以下に本発明に関する抵抗体形成方法の一実施例を第1
図(イ)〜(へ)を参照しながら説明する。
図(イ)〜(へ)を参照しながら説明する。
第1図(イ)に示す如く一導電型の半導体基板(2)を
用意し、前記半導体基板(2)上に熱酸化等で酸化シリ
コン等の絶縁膜(3)を形成する。
用意し、前記半導体基板(2)上に熱酸化等で酸化シリ
コン等の絶縁膜(3)を形成する。
次に第1図(ロ)K示す如く前記絶縁膜(3)上にCV
D法等で第1抵抗体群(5)・・・+51となるポリシ
リコン膜(41を形成する。
D法等で第1抵抗体群(5)・・・+51となるポリシ
リコン膜(41を形成する。
次に第1図(/1に示す如く前記CVD法等で形成した
ポリシリコン膜(4)と前記絶縁膜(3)とを写真蝕刻
法でパターン化する。従って前記ポリシリコンが選択イ
オン注入マスクとなりまた前述の写真蝕刻により半導体
基板(2)が露出することになる。
ポリシリコン膜(4)と前記絶縁膜(3)とを写真蝕刻
法でパターン化する。従って前記ポリシリコンが選択イ
オン注入マスクとなりまた前述の写真蝕刻により半導体
基板(2)が露出することになる。
続いて第1図に)に示す如く前記絶縁膜(3)により前
記第1抵抗体群(5;・・・(5ンと分離しかつ前記第
1抵抗体群(51・・・(5)の間(前記露出した半導
体基板(2))Kイオン注入することで第2抵抗体群(
6)・・・(6)が形成されることになる。ここでは前
記第1抵抗体群+51・・・(5)と前記第2抵抗体群
(61・・・(6)疋イオン注入を同時に行い、所定の
打ち込みエネルギー、打ち込み量等を選定することで所
定の抵抗値が形成できる。
記第1抵抗体群(5;・・・(5ンと分離しかつ前記第
1抵抗体群(51・・・(5)の間(前記露出した半導
体基板(2))Kイオン注入することで第2抵抗体群(
6)・・・(6)が形成されることになる。ここでは前
記第1抵抗体群+51・・・(5)と前記第2抵抗体群
(61・・・(6)疋イオン注入を同時に行い、所定の
打ち込みエネルギー、打ち込み量等を選定することで所
定の抵抗値が形成できる。
更に第1図(ホ)に示す如くイオン注入した半導体基板
(2)を熱酸化処理し前記半導体基板(2)表面に酸化
シリコン膜(7)を形成する。従って半導体基板(2)
の表面に酸化シリコン+31(71が一体化されて形成
される。
(2)を熱酸化処理し前記半導体基板(2)表面に酸化
シリコン膜(7)を形成する。従って半導体基板(2)
の表面に酸化シリコン+31(71が一体化されて形成
される。
最後に第1図(へ)に示す如く第1抵抗体群(5;・・
・(5)および第2抵抗体群(6)・・・(61のコン
タクト孔(8)となるべき所定箇所に写真蝕刻法等で開
孔し電極(9)を相互接続する。ただしここでの電極の
接続法は一実施例であり他の方法でも良い。
・(5)および第2抵抗体群(6)・・・(61のコン
タクト孔(8)となるべき所定箇所に写真蝕刻法等で開
孔し電極(9)を相互接続する。ただしここでの電極の
接続法は一実施例であり他の方法でも良い。
上述の説明からも明らかな如く本発明の特徴とする所は
第1図(ハ)と第1図に)の工程にある。前記半導体基
板(2)より成る第2抵抗体群(6)・・・(6)を形
成するため忙第1抵抗体群(5)・・・(5)となるポ
リシリコン膜(5)が選択イオン注入マスクとなるよう
に蝕刻し、前記ポリシリコン膜(5)と前記半導体基板
(6)に同時にイオン注入することでイオン注入を第1
抵抗体群(5)・・・+51と第2抵抗体群(6)・・
・(6)に別々にする必要がなくなる。更にアニーリン
グ工程も1回ですむ。また選択イオン注入マスクがポリ
シリコン膜(5)であるため別途マスク形成が不要とな
る。また半導体基板(2)表面の酸化工程も1回ですむ
。
第1図(ハ)と第1図に)の工程にある。前記半導体基
板(2)より成る第2抵抗体群(6)・・・(6)を形
成するため忙第1抵抗体群(5)・・・(5)となるポ
リシリコン膜(5)が選択イオン注入マスクとなるよう
に蝕刻し、前記ポリシリコン膜(5)と前記半導体基板
(6)に同時にイオン注入することでイオン注入を第1
抵抗体群(5)・・・+51と第2抵抗体群(6)・・
・(6)に別々にする必要がなくなる。更にアニーリン
グ工程も1回ですむ。また選択イオン注入マスクがポリ
シリコン膜(5)であるため別途マスク形成が不要とな
る。また半導体基板(2)表面の酸化工程も1回ですむ
。
(ト)発明の効果
本発明は以上の説明からも明らかな如く第1抵抗体群(
5)・・・(5)と第2抵抗体群(6)・・・(6)に
同時にイオン注入することで別々にイオン注入する必要
が無くなり、更にアニーリング工程も1回ですむ。また
選別イオン注入マスクもポリシリコン膜で代用するため
別途マスク形成が不要となる。また半導体基板(2)表
面の酸化工程も第1図(ホ)の工程だけですむ。従って
大幅に工程数を減らすことが可能となるため抵抗値のバ
ラツキが大幅に減少し歩留りを上昇させることが可能と
なる。
5)・・・(5)と第2抵抗体群(6)・・・(6)に
同時にイオン注入することで別々にイオン注入する必要
が無くなり、更にアニーリング工程も1回ですむ。また
選別イオン注入マスクもポリシリコン膜で代用するため
別途マスク形成が不要となる。また半導体基板(2)表
面の酸化工程も第1図(ホ)の工程だけですむ。従って
大幅に工程数を減らすことが可能となるため抵抗値のバ
ラツキが大幅に減少し歩留りを上昇させることが可能と
なる。
第1図ビ)〜(へ)は本発明の抵抗体形成法を示す断面
図であり、第2図(イ)〜(ホ)は従来の抵抗体形成法
を示す断面図である。 主な図番の説明 +11は抵抗体、(2)は半導体基板、(3)は絶縁膜
、(4)はポリシリコン膜、(5)は第1抵抗体、(6
)は第2抵抗体、(7)は酸化シリコン膜、(8)はコ
ンタクト孔、(9)は電極である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 靜 夫 第 1 図 (イ) 第1図(ロ) 第 1図゛(ハ) 第 1 Ll (シ) 第1図〆】 第1図(へ) 第 2 図 (イ) 第2図(≦) 第2図X爪 第2図(へ) 第 2 しく(ト) 第2図(4−)
図であり、第2図(イ)〜(ホ)は従来の抵抗体形成法
を示す断面図である。 主な図番の説明 +11は抵抗体、(2)は半導体基板、(3)は絶縁膜
、(4)はポリシリコン膜、(5)は第1抵抗体、(6
)は第2抵抗体、(7)は酸化シリコン膜、(8)はコ
ンタクト孔、(9)は電極である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 靜 夫 第 1 図 (イ) 第1図(ロ) 第 1図゛(ハ) 第 1 Ll (シ) 第1図〆】 第1図(へ) 第 2 図 (イ) 第2図(≦) 第2図X爪 第2図(へ) 第 2 しく(ト) 第2図(4−)
Claims (1)
- (1)半導体基板に抵抗体を密接して形成する抵抗体形
成方法に於て、半導体基板上に絶縁膜を形成する工程と
、該絶縁膜上にポリシリコン膜を形成する工程と、前記
半導体基板より成る第2抵抗体群を形成するために第1
抵抗体群となるポリシリコン膜が選択イオン注入マスク
となるように蝕刻する工程と、前記ポリシリコン膜と前
記半導体基板に同時にイオン注入する工程と、該半導体
基板を熱酸化する工程とより成ることを特徴とした抵抗
体形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3182985A JPS61191060A (ja) | 1985-02-20 | 1985-02-20 | 抵抗体形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3182985A JPS61191060A (ja) | 1985-02-20 | 1985-02-20 | 抵抗体形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61191060A true JPS61191060A (ja) | 1986-08-25 |
Family
ID=12341958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3182985A Pending JPS61191060A (ja) | 1985-02-20 | 1985-02-20 | 抵抗体形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61191060A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6894365B2 (en) | 1998-11-09 | 2005-05-17 | Ricoh Company, Ltd. | Semiconductor device having an integral resistance element |
-
1985
- 1985-02-20 JP JP3182985A patent/JPS61191060A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6894365B2 (en) | 1998-11-09 | 2005-05-17 | Ricoh Company, Ltd. | Semiconductor device having an integral resistance element |
US7151038B2 (en) | 1998-11-09 | 2006-12-19 | Ricoh Company, Ltd. | Semiconductor device having an integral resistance element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS607775A (ja) | 半導体装置およびその製造方法 | |
JPH0455343B2 (ja) | ||
JP2762473B2 (ja) | 半導体装置の製造方法 | |
JPS61191060A (ja) | 抵抗体形成方法 | |
JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
JPS61182267A (ja) | 半導体装置の製造方法 | |
JPH06112149A (ja) | 半導体装置の製造方法 | |
JPS62296452A (ja) | 半導体装置の製造方法 | |
JP2567589B2 (ja) | 半導体装置の製造方法 | |
JP2654175B2 (ja) | 半導体装置の製造方法 | |
JP2630616B2 (ja) | 半導体装置の製造方法 | |
JP2668380B2 (ja) | 半導体装置の製造方法 | |
JP2740246B2 (ja) | 半導体装置の製造方法 | |
JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
JPS6376376A (ja) | Mos半導体装置の製造方法 | |
JPH01140667A (ja) | 半導体装置 | |
JPS62128542A (ja) | 半導体装置の製造方法 | |
JPS6161548B2 (ja) | ||
JPS59161070A (ja) | 半導体装置の製造方法 | |
JPS62200747A (ja) | 半導体装置の製造方法 | |
JPS6235555A (ja) | 半導体装置及びその製造方法 | |
JPH01313958A (ja) | 半導体装置の製造方法 | |
JPH05267301A (ja) | 半導体装置およびその製造方法 | |
JPS63266865A (ja) | 半導体装置の製造方法 | |
JPS61232680A (ja) | 半導体集積回路装置の製造方法 |