JPS61191025A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61191025A JPS61191025A JP3176985A JP3176985A JPS61191025A JP S61191025 A JPS61191025 A JP S61191025A JP 3176985 A JP3176985 A JP 3176985A JP 3176985 A JP3176985 A JP 3176985A JP S61191025 A JPS61191025 A JP S61191025A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- region
- contact
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明によれば、例えばシリコンである半導体基板に浅
い不純物拡散領域を形成する方法に関わり、特に、Ｎａ
族或いはＶａ族元素の酸化物中をＩＩＩｂ族或いはＶｂ
族元素である不純物が高速に拡散することを利用して、
浅い不純物拡散領域を形成する方法に関わる。
い不純物拡散領域を形成する方法に関わり、特に、Ｎａ
族或いはＶａ族元素の酸化物中をＩＩＩｂ族或いはＶｂ
族元素である不純物が高速に拡散することを利用して、
浅い不純物拡散領域を形成する方法に関わる。
本発明は集積回路装置の製造に利用して接触抵抗の小さ
いオーミックコンタクトを実現することが可能であり、
また本発明を絶縁ゲート型電界効果トランジスタ（以下
、その代表例に従ってＭＯＳトランジスタと記す）の製
造に利用すれば、ショートチャネル効果を生ずることの
ない構造のＭＯＳトランジスタを実現することが可能で
ある。
いオーミックコンタクトを実現することが可能であり、
また本発明を絶縁ゲート型電界効果トランジスタ（以下
、その代表例に従ってＭＯＳトランジスタと記す）の製
造に利用すれば、ショートチャネル効果を生ずることの
ない構造のＭＯＳトランジスタを実現することが可能で
ある。
集積回路の製造に於いては、単結晶或いは多結晶の半導
体材料表面に金属導体層を被着し、オーミックコンタク
トを形成する工程が必然的に存在する。その際、半導体
材料は低抵抗状態であることが要求されるので、オーミ
ックコンタクトを形成する領域が十分に低抵抗でない場
合はコンタクトを形成する部分に選択的に不純物を導入
し、低抵抗化することが行われる。
体材料表面に金属導体層を被着し、オーミックコンタク
トを形成する工程が必然的に存在する。その際、半導体
材料は低抵抗状態であることが要求されるので、オーミ
ックコンタクトを形成する領域が十分に低抵抗でない場
合はコンタクトを形成する部分に選択的に不純物を導入
し、低抵抗化することが行われる。
この低抵抗領域を広く取ることが出来るのであれば問題
は無いが、近年、集積回路の高集積化、パターン微細化
に伴ってこれが困難になり、接触抵抗が高くなるという
問題が生じている。即ち接触抵抗には、半導体／金属接
触部に存在する抵抗成分と、低抵抗領域と半導体領域の
界面の面積に反比例する抵抗成分とが含まれるが、低抵
抗領域の面積が減ることにより接触抵抗の後者の成分が
増加するのである。
は無いが、近年、集積回路の高集積化、パターン微細化
に伴ってこれが困難になり、接触抵抗が高くなるという
問題が生じている。即ち接触抵抗には、半導体／金属接
触部に存在する抵抗成分と、低抵抗領域と半導体領域の
界面の面積に反比例する抵抗成分とが含まれるが、低抵
抗領域の面積が減ることにより接触抵抗の後者の成分が
増加するのである。
また、半導体／金属接触部を限定するスルーホールは確
実に低抵抗領域内に形成されねばならないが、そのため
のマスク合わせの余地を見込むとスルーホール面積を大
きく取ることが出来なくなり、半導体／金属接触部に存
在する抵抗も増大することになる。
実に低抵抗領域内に形成されねばならないが、そのため
のマスク合わせの余地を見込むとスルーホール面積を大
きく取ることが出来なくなり、半導体／金属接触部に存
在する抵抗も増大することになる。
一方、このような接触抵抗とは別な問題として、ＭＯＳ
）ランジスタの微細化に伴ってショートチャネル効果と
呼ばれる問題が発生している。これはチャネル長だけを
短くし、ソース／ドレイン領域の深さを従来と同様の値
にすると、ドレイン近傍の電界集中のためにゲート絶縁
膜中にホットエレクトロンが注入され、トランジスタの
ｖｔｈが変動する現象である。
）ランジスタの微細化に伴ってショートチャネル効果と
呼ばれる問題が発生している。これはチャネル長だけを
短くし、ソース／ドレイン領域の深さを従来と同様の値
にすると、ドレイン近傍の電界集中のためにゲート絶縁
膜中にホットエレクトロンが注入され、トランジスタの
ｖｔｈが変動する現象である。
ショートチャネル効果を回避するために、単にソース／
ドレインを浅く形成したのではソース抵抗が増加し、ｆ
Ｔやノイズフィギュアを劣化させることになるので、こ
の問題を解決する手段として、ＬＤＤ構造と呼ばれるソ
ース／ドレインの構造が提案されている。これは第３図
に示す如く、ゲート近傍ではソース／ドレイン領域を浅
くし、離れた所では深くしたもので、ソース抵抗を殆ど
増加させることなくホットエレクトロンの発生を回避す
るものである。
ドレインを浅く形成したのではソース抵抗が増加し、ｆ
Ｔやノイズフィギュアを劣化させることになるので、こ
の問題を解決する手段として、ＬＤＤ構造と呼ばれるソ
ース／ドレインの構造が提案されている。これは第３図
に示す如く、ゲート近傍ではソース／ドレイン領域を浅
くし、離れた所では深くしたもので、ソース抵抗を殆ど
増加させることなくホットエレクトロンの発生を回避す
るものである。
半導体／金属接触部を限定するスルーホールを利用して
、イオン注入によってスルーホール内のみに低抵抗化用
の不純物を導入することが行われている。このような自
己整合的方法によればマスク合わせの回数が減り、スル
ーホール面積をより大とすることが可能であるが、スル
ーホール形成位置が対象領域から外れた場合、その分だ
け低抵抗領域界面の面積が減少し接触抵抗が増すことは
避けられない。
、イオン注入によってスルーホール内のみに低抵抗化用
の不純物を導入することが行われている。このような自
己整合的方法によればマスク合わせの回数が減り、スル
ーホール面積をより大とすることが可能であるが、スル
ーホール形成位置が対象領域から外れた場合、その分だ
け低抵抗領域界面の面積が減少し接触抵抗が増すことは
避けられない。
一方、ＭＯＳトランジスタのＬＤＤ構造は、通常２回の
イオン注入によって形成されており、その場合、浅い方
のソース／ドレインはゲートをマスクとするイオン注入
によって形成することが可能であるが、深い方のソース
／ドレイン形成のためのイオン注入には別にマスクを用
意しなければならない。
イオン注入によって形成されており、その場合、浅い方
のソース／ドレインはゲートをマスクとするイオン注入
によって形成することが可能であるが、深い方のソース
／ドレイン形成のためのイオン注入には別にマスクを用
意しなければならない。
上記の如〈従来技術によっては、限られた面積内に自己
整合的に低抵抗のオーミックコンタクトやＬＤＤ構造の
ソース／ドレインを形成することは困難であり、集積回
路のパターンをより微細化する動きに追随することは殆
ど不可能である。
整合的に低抵抗のオーミックコンタクトやＬＤＤ構造の
ソース／ドレインを形成することは困難であり、集積回
路のパターンをより微細化する動きに追随することは殆
ど不可能である。
Ｃ４８点やわ決を汐Ｒ）
上記問題点を解決するため本発明に於いては、半導体基
板上のオーミックコンタクトやＬＤＤ構造のソース／ド
レインを形成する領域に、ｒＶａ族或いはＶａ族元素（
例えばＴａ）の酸化物層を形成し、該酸化物層内に於け
るＩＩＩｂ族或いはＶｂ族元素（ＡＩ、Ｐ、Ｂ等）の拡
散係数が著しく大であることを利用して、コンタクト形
成領域周辺やＭＯＳトランジスタのゲート領域近傍に浅
い不純物拡散領域を形成する。
板上のオーミックコンタクトやＬＤＤ構造のソース／ド
レインを形成する領域に、ｒＶａ族或いはＶａ族元素（
例えばＴａ）の酸化物層を形成し、該酸化物層内に於け
るＩＩＩｂ族或いはＶｂ族元素（ＡＩ、Ｐ、Ｂ等）の拡
散係数が著しく大であることを利用して、コンタクト形
成領域周辺やＭＯＳトランジスタのゲート領域近傍に浅
い不純物拡散領域を形成する。
即ち、第１の実施例として後述されるオーミックコンタ
クトの形成に於いては、コンタクトを形成すべき領域の
ぼり全面にＴａの酸化膜を被着しておき、スルーホール
を開けて低抵抗化のための不純物元素をイオン注入し、
更に金属層を被着、シンターしてオーミックコンタクト
を形成する。
クトの形成に於いては、コンタクトを形成すべき領域の
ぼり全面にＴａの酸化膜を被着しておき、スルーホール
を開けて低抵抗化のための不純物元素をイオン注入し、
更に金属層を被着、シンターしてオーミックコンタクト
を形成する。
また、第２の実施例として後述されるＬＤＤ構造の実現
に於いては、ゲート領域に隣接する部分までＴａの酸化
膜を被着しておき、ゲートから離れた領域にイオン注入
を行って熱処理し、不純物を該Ｔａの酸化膜内でゲート
領域方向に拡散させると共にシリコン基板にも拡散させ
、浅いソース／ドレイン領域を得ている。
に於いては、ゲート領域に隣接する部分までＴａの酸化
膜を被着しておき、ゲートから離れた領域にイオン注入
を行って熱処理し、不純物を該Ｔａの酸化膜内でゲート
領域方向に拡散させると共にシリコン基板にも拡散させ
、浅いソース／ドレイン領域を得ている。
実施例に使用されるＴａ酸化物中のＡｓの拡散係数はシ
リコン中のＡｓの拡散係数に比べ１桁或いはそれ以上に
大きいので、Ｔａ酸化膜中のＡｓは加熱されると該酸化
膜中を速やかに移動し、シリコンとの接触面の全域から
はソ゛一様にシリコン中に拡散する。従ってＴａ酸化膜
とシリコンの接触面と同じ形状の浅い拡散領域が形成さ
れる。
リコン中のＡｓの拡散係数に比べ１桁或いはそれ以上に
大きいので、Ｔａ酸化膜中のＡｓは加熱されると該酸化
膜中を速やかに移動し、シリコンとの接触面の全域から
はソ゛一様にシリコン中に拡散する。従ってＴａ酸化膜
とシリコンの接触面と同じ形状の浅い拡散領域が形成さ
れる。
第１図は本発明の第１の実施例の工程を示す断面図であ
る。以下、第１図を参照しながら、該実施例を説明する
。
る。以下、第１図を参照しながら、該実施例を説明する
。
ｆａ１図に示されるように、シリコン基板１０１には選
択酸化によってフィールド酸化膜１０２が形成されてお
り、該フィールド酸化膜によって画定された領域１０３
にオーミックコンタクトを形成するものとする。
択酸化によってフィールド酸化膜１０２が形成されてお
り、該フィールド酸化膜によって画定された領域１０３
にオーミックコンタクトを形成するものとする。
基板全面に、スパッタリングによってＴａ皮膜を５００
〜１０００人被着し、更にドライ酸素雰囲気で５００℃
、４０分の酸化処理を行って、これをＴａ、Ｏ。
〜１０００人被着し、更にドライ酸素雰囲気で５００℃
、４０分の酸化処理を行って、これをＴａ、Ｏ。
皮膜に変換する。フォトリソグラフィによって領域１３
上にＴａｔＯｓ皮Ｍｌ！１０４を残し、他はエツチング
除去する。このＴａ皮膜酸化工程で、表面から進行する
酸化を途中で停止し、Ｔ ａ ｚ Ｏｓ皮膜の下にＴａ
皮膜を残す処理も本発明に含まれるものであるが、これ
は異なる実施例となるものであり、後出の第２の実施例
中で説明する。
上にＴａｔＯｓ皮Ｍｌ！１０４を残し、他はエツチング
除去する。このＴａ皮膜酸化工程で、表面から進行する
酸化を途中で停止し、Ｔ ａ ｚ Ｏｓ皮膜の下にＴａ
皮膜を残す処理も本発明に含まれるものであるが、これ
は異なる実施例となるものであり、後出の第２の実施例
中で説明する。
次いで山）図の如く、コンタクト形成領域を除いて眉間
絶縁膜である５１０７層１０５を被着し、これをマスク
としてＡｓ、Ｐ等の不純物元素をイオン注入する。コン
タクト領域の窓開けは、後述するように、厳密なもので
はないのでこの段階のマスク合わせマージンを取る必要
は無く、パターンの微細化を阻害することはない、Ｓｉ
Ｏ□層の被着と窓開けは通常のＣＶＤ法と反応性イオン
エツチング（ＲＩ Ｅ）によって行われる。
絶縁膜である５１０７層１０５を被着し、これをマスク
としてＡｓ、Ｐ等の不純物元素をイオン注入する。コン
タクト領域の窓開けは、後述するように、厳密なもので
はないのでこの段階のマスク合わせマージンを取る必要
は無く、パターンの微細化を阻害することはない、Ｓｉ
Ｏ□層の被着と窓開けは通常のＣＶＤ法と反応性イオン
エツチング（ＲＩ Ｅ）によって行われる。
イオン注入は、注入されたイオンの分布中心がＴａ、Ｏ
，皮膜中或いはＴａｔ’ｓ／Ｓｉ界面近傍に存在するよ
うに、比較的低い加速電圧で実施される。
，皮膜中或いはＴａｔ’ｓ／Ｓｉ界面近傍に存在するよ
うに、比較的低い加速電圧で実施される。
ドーズ量は例えばＩ Ｘ １０”ａｍ−”である。これ
に９５０℃、４０分の熱処理を施すと、Ｔ ａ ｔ Ｏ
ｓ中の■族元素の拡散係数は極めて大きいので、Ａｓ、
Ｐ等の不純物イオンは高速に図面の水平方向に拡散し
、更に基板内に拡散し活性化される。コンタクト形成領
域には基板内に注入された不純物イオンが存在するので
、これも拡散し活性化される。
に９５０℃、４０分の熱処理を施すと、Ｔ ａ ｔ Ｏ
ｓ中の■族元素の拡散係数は極めて大きいので、Ａｓ、
Ｐ等の不純物イオンは高速に図面の水平方向に拡散し
、更に基板内に拡散し活性化される。コンタクト形成領
域には基板内に注入された不純物イオンが存在するので
、これも拡散し活性化される。
その結果、４０１図に１０６として示されような形状に
活性化された不純物が分布する。即ち、Ｔａ２Ｏ。
活性化された不純物が分布する。即ち、Ｔａ２Ｏ。
皮膜のは一′全面の下に浅い高不純物濃度領域が形成さ
れ、コンタクト形成領域には、より深い高不純物濃度領
域が形成されている。より深い高不純物濃度領域を確実
に形成するためには、上記のイオン注入に連続して、よ
り高い加速電圧によるイオン注入を実施しておくことが
有効である。
れ、コンタクト形成領域には、より深い高不純物濃度領
域が形成されている。より深い高不純物濃度領域を確実
に形成するためには、上記のイオン注入に連続して、よ
り高い加速電圧によるイオン注入を実施しておくことが
有効である。
コンタクト電極１０７の形成は公知技術と同様、当該領
域のＴａ、Ｏ，皮膜をエツチング除去した後、例えばＡ
Ｊ層を被着しパクーニングすることによって実施される
。オーミック特性を得るためのシンタリングも公知技術
の範晴に属する。
域のＴａ、Ｏ，皮膜をエツチング除去した後、例えばＡ
Ｊ層を被着しパクーニングすることによって実施される
。オーミック特性を得るためのシンタリングも公知技術
の範晴に属する。
上記の工程によってオーミックコンタクトを形成すれば
、コンタクト領域を画定する窓の位置が若干ずれた場合
でも、ＴａｔＯ，皮膜下のはソ゛全面に浅い高濃度領域
が形成されているので、高濃度領域／基板の界面の面積
は殆ど減少せず、接触抵抗の増加が阻止される。従って
この段階でマスク合わせマージンを取ることが不要とな
る。
、コンタクト領域を画定する窓の位置が若干ずれた場合
でも、ＴａｔＯ，皮膜下のはソ゛全面に浅い高濃度領域
が形成されているので、高濃度領域／基板の界面の面積
は殆ど減少せず、接触抵抗の増加が阻止される。従って
この段階でマスク合わせマージンを取ることが不要とな
る。
゛ 第２図は本発明の第２の実施例の工程を示す断面
図である。以下、第２図を参照しながら、該実施例を説
明する。この実施例はＭＯＳ）ランジスタのソース／ド
レイン領域をＬＤＤ構造に形成する場合である。
図である。以下、第２図を参照しながら、該実施例を説
明する。この実施例はＭＯＳ）ランジスタのソース／ド
レイン領域をＬＤＤ構造に形成する場合である。
（８１図はＳｉ基板２０１に選択酸化を施し、ゲート絶
縁膜２０７．ポリＳｉゲート２０８を形成した状態であ
る。これは公知の技術によって実現されるが、短チャネ
ルＭＯ３）ランジスタを形成するのであるからゲート長
は１μｍ程度或いはそれ以下である。
縁膜２０７．ポリＳｉゲート２０８を形成した状態であ
る。これは公知の技術によって実現されるが、短チャネ
ルＭＯ３）ランジスタを形成するのであるからゲート長
は１μｍ程度或いはそれ以下である。
（ｂ１図に示す如く、熱酸化によってポリＳｔゲート側
面を含む部分に約１０００人のＳ ｉ Ｏを皮膜２０９
を形成する。 ＰＩＦ、でこのポリＳｉ層をエツチング
すると、ＲｒＥは垂直方向のみに進行するので、ゲート
側面のＳｉＯ□皮膜を残して他は除去される。
面を含む部分に約１０００人のＳ ｉ Ｏを皮膜２０９
を形成する。 ＰＩＦ、でこのポリＳｉ層をエツチング
すると、ＲｒＥは垂直方向のみに進行するので、ゲート
側面のＳｉＯ□皮膜を残して他は除去される。
電子線蒸着で１５００人のＴａ皮膜２１０を被着すると
ｉＣ１図の状態になる。ゲートの側面ははり垂直であり
、蒸着の１５Ｔａが被着することは殆ど無い。
ｉＣ１図の状態になる。ゲートの側面ははり垂直であり
、蒸着の１５Ｔａが被着することは殆ど無い。
これを４６０℃、ウェア）Ａｒ雰囲気で酸化し、１５０
０人のＴａ皮膜のうち下側１０００人のＴａを残して上
層のＴａをＴａ１０５に変換する。ｆｄ１図に２１０と
示されているものがＴａ、Ｏ，膜であり、酸化による体
積増加の結果、この膜厚は１０００人となっている。
０人のＴａ皮膜のうち下側１０００人のＴａを残して上
層のＴａをＴａ１０５に変換する。ｆｄ１図に２１０と
示されているものがＴａ、Ｏ，膜であり、酸化による体
積増加の結果、この膜厚は１０００人となっている。
このようにＴａ皮膜の上部のみを酸化することは、ウェ
ット酸化によれば比較的容易であり、処理時間を制御す
ることによって実施することが適当である。
ット酸化によれば比較的容易であり、処理時間を制御す
ることによって実施することが適当である。
本実施例では、ここで８００℃の熱処理を行い、前工程
で残されたＴａ層を基板Ｓｔと反応させて、（ｅ１図に
示される如くタンタルシリサイド（ＴａＳｉｚ）２１２
を形成する。該工程でソース／ドレイン領域に形成され
るタンタルシリサイドはソース抵抗の低減及びオーミッ
ク特性の実現に有効なものであり、単にＬＤＤ構造を実
現するだけであれば、上記酸化工程でＴａ層を残す事と
、シリサイドを形成する熱処理とは不要である。
で残されたＴａ層を基板Ｓｔと反応させて、（ｅ１図に
示される如くタンタルシリサイド（ＴａＳｉｚ）２１２
を形成する。該工程でソース／ドレイン領域に形成され
るタンタルシリサイドはソース抵抗の低減及びオーミッ
ク特性の実現に有効なものであり、単にＬＤＤ構造を実
現するだけであれば、上記酸化工程でＴａ層を残す事と
、シリサイドを形成する熱処理とは不要である。
このシリサイド化処理は第１の実施例では行わなかった
が、接触抵抗の低減及びオーミック特性の実現と言う効
果は同様に生じるので、Ｔａ酸化工程でその一部を未酸
化に残し、シリサイドを形成する工程を追加することに
よって、より良好なオーミックコンタクトを得ることが
出来る。
が、接触抵抗の低減及びオーミック特性の実現と言う効
果は同様に生じるので、Ｔａ酸化工程でその一部を未酸
化に残し、シリサイドを形成する工程を追加することに
よって、より良好なオーミックコンタクトを得ることが
出来る。
第２の実施例に戻って、基板表面にＣＶＤ法で堆積した
ＳｉＯ□層２１３をＲＩＥでエツチングすると、（ｆ１
図の如くゲート側面に厚い層２１３を残した状態で、そ
あ大部分が除去される。ここでは図示の如く全面にＳｉ
Ｏ□層が薄く残されるが、これは続くイオン注入工程で
不純物の分布中心をＴ ａ ２０ ｓ層内に合わせ易く
するための補助的な処理である。
ＳｉＯ□層２１３をＲＩＥでエツチングすると、（ｆ１
図の如くゲート側面に厚い層２１３を残した状態で、そ
あ大部分が除去される。ここでは図示の如く全面にＳｉ
Ｏ□層が薄く残されるが、これは続くイオン注入工程で
不純物の分布中心をＴ ａ ２０ ｓ層内に合わせ易く
するための補助的な処理である。
この状態の基板にソース／ドレイン領域の浅い部分を形
成するためのイオン注入が行われる。注入される不純物
は例えばＡｓイオンであり、注入された状態ではＴａｚ
Ｏｓ層内に十分な量のＡｓイオンが存在することが要求
される。従ってこのイオン注入工程では不純物分布の中
心位置が’ｌ’ ａｔ Ｏｓ層内になるように、加速電
圧を選択することが行われる。
成するためのイオン注入が行われる。注入される不純物
は例えばＡｓイオンであり、注入された状態ではＴａｚ
Ｏｓ層内に十分な量のＡｓイオンが存在することが要求
される。従ってこのイオン注入工程では不純物分布の中
心位置が’ｌ’ ａｔ Ｏｓ層内になるように、加速電
圧を選択することが行われる。
ＣＨ２図の如く再度ＣＶＤ法で５ｉＯｚ層２１４を堆積
し、ソース、ドレインのコンタクト用窓開けを行い、再
度Ａｓをイオン注入する。９００℃でアニールを行うと
Ｔａ、０３層中のＡｓイオンはＴａ２０５層中をゲート
に向かって速やかに拡散し、更にシリサイド層を通過し
てＳｔ基板に拡散する。その結果ケートに隣接する部分
に浅いソース／ドレイン領域が形成される。Ｔａ５ｉｚ
中のＡｓの拡散はＴａｚＯｓ中よりは遅いが、Ｓｉ中よ
りは十分に速いのでこのような処理が可能である。
し、ソース、ドレインのコンタクト用窓開けを行い、再
度Ａｓをイオン注入する。９００℃でアニールを行うと
Ｔａ、０３層中のＡｓイオンはＴａ２０５層中をゲート
に向かって速やかに拡散し、更にシリサイド層を通過し
てＳｔ基板に拡散する。その結果ケートに隣接する部分
に浅いソース／ドレイン領域が形成される。Ｔａ５ｉｚ
中のＡｓの拡散はＴａｚＯｓ中よりは遅いが、Ｓｉ中よ
りは十分に速いのでこのような処理が可能である。
その後、／ｌ配線２１５が形成されるが、コンタクトが
形成される領域には２度百のイオン注入でＡｓイオンが
導入されているので、ソース抵抗は十分低い値となって
いる。
形成される領域には２度百のイオン注入でＡｓイオンが
導入されているので、ソース抵抗は十分低い値となって
いる。
低抵抗領域２１６の断面形状は１回目のイオン注入状体
によって若干異なった形状に、例えば３段のステップ状
になるが、ゲート近傍では浅いソース／ドレイン領域が
形成される点に変わりはなく、ホットエレクトロンの発
生を抑止する効果は同じである。
によって若干異なった形状に、例えば３段のステップ状
になるが、ゲート近傍では浅いソース／ドレイン領域が
形成される点に変わりはなく、ホットエレクトロンの発
生を抑止する効果は同じである。
以上説明した如く、本発明によれば大きなマスク合わせ
マージンを必要とすることなく、良好なオーミックコン
タクトを形成することが可能であり、更に高周波特性の
良好なＬＤＤ構造のＭＯＳトランジスタを形成すること
も出来る。
マージンを必要とすることなく、良好なオーミックコン
タクトを形成することが可能であり、更に高周波特性の
良好なＬＤＤ構造のＭＯＳトランジスタを形成すること
も出来る。
第１図は本発明をオーミックコンタクトの形成に適用し
た第１の実施例の工程を示す 断面図、 第２図は本発明をＭＯＳ）ランジスタのＬＤＤ構造形成
に適用した第２の実施例の工 程を示す断面図、 第３図は公知のＭＯＳトランジスタのＬＤＤ構造を示す
断面図であって、 図に於いて １０１．２０１はシリコン基板 １０２、２０２はフィールド酸化膜 １０３はオーミックコンタクトを形成する領域１０４．
２１１はＴａ２Ｏ，膜 １０５．２１４は眉間絶縁膜 １０６．２１６は低抵抗領域 １０７．２１５はＡ！、配線 ２０７はゲート絶縁膜 ２０８はポリＳｉゲート電極 ２０９はＳｉＯ□膜 ２１０はＴａ膜 ２１２はＴａＳｉ層 革 Ｉ 図 革３釘 とＣン 革２図 ↓ ↓ １１１ ↓ １１ ↓ ↓ 第λ図
た第１の実施例の工程を示す 断面図、 第２図は本発明をＭＯＳ）ランジスタのＬＤＤ構造形成
に適用した第２の実施例の工 程を示す断面図、 第３図は公知のＭＯＳトランジスタのＬＤＤ構造を示す
断面図であって、 図に於いて １０１．２０１はシリコン基板 １０２、２０２はフィールド酸化膜 １０３はオーミックコンタクトを形成する領域１０４．
２１１はＴａ２Ｏ，膜 １０５．２１４は眉間絶縁膜 １０６．２１６は低抵抗領域 １０７．２１５はＡ！、配線 ２０７はゲート絶縁膜 ２０８はポリＳｉゲート電極 ２０９はＳｉＯ□膜 ２１０はＴａ膜 ２１２はＴａＳｉ層 革 Ｉ 図 革３釘 とＣン 革２図 ↓ ↓ １１１ ↓ １１ ↓ ↓ 第λ図
Claims (3)
- （１）半導体基板表面にIVａ族或いはＶａ族元素の酸化
物層を形成し、該酸化物層に選択的にIIIｂ族或いはＶ
ｂ族元素の不純物を導入し、該酸化物層に導入した前記
不純物を、前記酸化物層に接する半導体基板面の略全面
に熱拡散させる工程を含むことを特徴とする半導体装置
の製造方法。 - （２）IVａ族或いはＶａ族元素の酸化物層を形成する前
記工程は、該元素の単体金属層の少なくも一部を酸化す
ることによって形成する工程であることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 - （３）前記半導体基板はシリコン基板であり、前記酸化
物層に導入された不純物を隣接領域に拡散する工程は、
前記単体金属層の一部を酸化することによって酸化物層
を形成する工程を実施した後、残りの単体金属層をシリ
コン基板と反応させて珪化物とし、該珪化物層を通過さ
せて前記酸化物層中の不純物を前記半導体基板に拡散す
る工程であることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176985A JPS61191025A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176985A JPS61191025A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61191025A true JPS61191025A (ja) | 1986-08-25 |
Family
ID=12340250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176985A Pending JPS61191025A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006508548A (ja) * | 2002-11-29 | 2006-03-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ドープされたｈｉｇｈ−ｋサイドウォールスペーサを有す電界効果トランジスタのドレイン／ソース拡張構造 |
-
1985
- 1985-02-20 JP JP3176985A patent/JPS61191025A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006508548A (ja) * | 2002-11-29 | 2006-03-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ドープされたｈｉｇｈ−ｋサイドウォールスペーサを有す電界効果トランジスタのドレイン／ソース拡張構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JPS59138379A (ja) | 半導体装置の製造方法 | |
| JPH0794503A (ja) | シリコン基板の酸化方法 | |
| JPS61191025A (ja) | 半導体装置の製造方法 | |
| JPS5999772A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06310666A (ja) | デュアルゲート構造ｃｍｏｓ型半導体装置の製造方法 | |
| JPS60175456A (ja) | 半導体装置の製造方法 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JPS63175420A (ja) | 半導体装置の製造方法 | |
| KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JPS62245675A (ja) | Ｌｄｄ型ｍｏｓトランジスタとその製造方法 | |
| JPH06104277A (ja) | 半導体集積回路の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6346774A (ja) | 半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPH0332030A (ja) | 半導体装置の製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPS62286221A (ja) | 半導体装置の製造方法 | |
| KR19990005997A (ko) | 반도체 소자의 제조방법 | |
| JPH04360539A (ja) | 半導体装置の製造方法 | |
| JPH01183852A (ja) | 半導体装置の製造方法 | |
| JPH0461497B2 (ja) | ||
| JPS60133759A (ja) | 半導体装置の製造方法 |