JPS61189083A - ビデオ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は２フィールドの順次の３ラインに略々対応する
ビデオ信号を供給するビデオ信号源に結合された３個の
入力端子と１個の出力端子を有すると共に決定回路によ
って駆動し得るムーブメントアダプティブ（画像の動き
適応型）選択回路を具える飛越し走査ビデオ信号を処理
するビデオ信号処理回路に関するものである。

ライン数２倍器として設計された上述のタイプのビデオ
信号処理回路はｒＲａｄｉｏ　Ｍｅｍｔｏｒ　Ｅｌｅｃ
ｔｒｏｎｉｋ　ＪＮｏ、　５　、１９７５．　ｐ、　１
９６から既知である。この回路においては選択回路の第
１入力端子をビデオ信号源に直結し、第２入力端子を１
ライン期間の遅延を有する遅延回路を経てビデオ信号源
に結合し、第３入力端子を１フィールド−半ライン期間
の遅延を有する遅延回路を経てビデオ信号源に結合して
いる。選択回路の出力端子はライン数２倍器を経て切換
スイッチの一方の入力端子に結合し、該スイッチの他方
の入力端子は別のライン数２倍器を経てビデオ信号源に
結合している。選択回路はその第１及び第２入力端子に
結合された加算回路を含み、この加算回路の出力端子を
切換スイッチの一方の入力端子に接続し、このスイッチ
の他方の入力端子を選択回路の第３入力端子に結合し、
この゛スイッチの出力端子を選択回路の出力端子に結合
している。選択回路のこの切換スイッチは決定回路とし
て働くムーブメント（画像の動き）検出回路により駆動
される。この検出回路はビデオ信号源により供給される
２個の順次の画像のビデオ信号を比較する。上記の用途
にのみ使用し得る選択回路は、静止画の場合にはフィー
ルドの原ライン間に位置する付加すべきラインを先行フ
ィールドから得るよう動作し、動画の場合には付加すべ
き画像を同一のフィールドから補間回路として動作する
加算回路から得るよう動作する。

本発明の目的は妨害現象が少なく一層良好な画像を生ず
る異なるタイプの選択及び決定回路を有し、多くの他の
タイプのビデオ信号処理にも適用し得るビデオ信号処理
回路を提供せんとするにある。

この目的のために、本発明は上述したタイプの信号処理
回路において、前記決定回路は前記選択回路の入力端子
にそれぞれ結合された３個の入力端子を有すると共に、
任意の瞬時に選択回路の３個の入力端子のどの入力端子
に供給されたビデオ信号の振幅がこれら３個の入力端子
の信号振幅の平均値に最も近いかを決定するよう構成し
、且つ前記選択回路は前記決定回路の制御の下で決定さ
れた入力端子を出力端子に結合する回路を含むことを特
徴とする。

この手段の結果として、本発明ビデオ信号処理回路は動
画表示においても静止画表示においても飛越し走査の結
果生ずる妨害現象の著しい低減を生ずることが確かめら
れ、且つ例えば１フィールド当りのライン数を２倍又は
半分にする処理、他のライン数変換、フィールド数変換
、ノイズ抑圧、差分パルス変調信号の復号化、ビデオレ
コードプ１ノ−ヤによる静止画表示及び垂直輪郭補正の
ような凡ゆる種類のムーブメントアダプティブビデオ信
号処理に好適に使用することができる。更に、ムーブメ
ントアダブチ−ジョンのために画像メモリが最早必要な
くなる。

図面につき本発明を説明する。

第１図において、例えば静止画表示におけるようにビデ
オレコードプレーヤにより飛越し走査テレビジョンの静
止画から生ぜしめられるビデオ信号が入力端１に供給さ
れる。このビデオ信号は画像毎には同じであるがフィー
ルド毎には通常相違する。画像の２フィールドを以後Ａ
およびＢで表す。

入力端１は選択回路５の入力端３に接続されかつ１フィ
ールド周期から１７２　ライン周期を引いた期間の遅延
を有する遅延回路７を経て選択回路５の入力端９に接続
されている。この選択回路５の入力端１１は１ライン周
期の遅延を有する遅延回路１３と前記の遅延回路７とを
経て入力端１に接続されている。

選択回路５のこれら入力端３．９および１１はスイッチ
１５．１７および１９をそれぞれ経て選択回路５の出力
端２１に接続されている。これらスイッチ１５゜１７お
よび１９は駆動信号入力端２３．２５および２７をそれ
ぞれ有しており、これらは選択回路５の駆動信号組合せ
人力部を構成し、論理回路３７の出力端３１゜３３およ
び３５を有する決定回路２９の駆動信号出力部に接続さ
れている。

例えばゲート回路或いは読出し専用メモリとじうろこの
論理回路３７は３つの入力端３９．４１．４３を有して
おり、これら入力端は３つの比較回路４５゜４７、４９
の出力端でもある。この比較回路４５の入力端５１およ
び５３は選択回路５の入力端１１および３にそれぞれ接
続されている。比較回路４７の入力端５５および５７は
選択回路５の入力端１１および９にそれぞれ接続され、
比較回路４９の入力端５９および６１は選択回路５の入
力端９および３にそれぞれ接続されてい。

選択回路５の出力端２１は切換スイッチ６５０入力端６
３に接続され、この切換スイッチの他の入力端６７は入
力端１に接続され、この切換スイッチの出力端６８はビ
デオ信号処理回路の出力端を構成する。

切換スイッチ６５の駆動信号入力端６９にはフィルド周
波数の１７２のスイッチング信号が供給される為、この
切換スイッチ６５はフィールドＢからのビデオ信号の処
理中図示の位置になり、フィールドＡからのビデオ信号
の処理中図示とは異なる位置になる。この状態は互いに
逆の位相を有する信号により得られる。

選択回路５は決定回路２９と相俟って非線形フィルタ回
路７１を構成し、この回路７１により選択回路５の入力
端３．９および１１における信号の平均値に最も近いこ
れら入力端３，９或いは１１のいずれか１つにおける信
号を出力端２１に生せしめる。

順次の２フィールドの、上下に隣接する３つの画素から
生じる信号ｐ、ｑおよびｒが選択回路５の入力端３．９
および１１に存在し、この場合、信号ｐは現在のフィー
ルドの中央の画素を表し、信号ｑおよびｒはこの画素の
上下にそれぞ位置する前のフィールドの画素をそれぞれ
表す。論理回路３７の入力端４３．４１．３９に右ける
信号をそれぞれＸ。

ｙおよび２で表すと、以下の表が満足される。

ｘ　　　ｙ　　　ｚ　　　ＩＩＩＩＩＩｏ　　　０　　
０　　　ｄｄｄ １　　１　　１　　　ｄｄｄ この表において、 ｐ＞ｑに対しｘ＝Ｑ−、ｐ≦ｑに対しｘ＝１ｑ＞ｒに対
しｙ＝０．ｑ≦ｒに対しｙ＝１ｒ＞ｐに対しｚ＝Ｑ、ｒ
≦ｐに対しｚ＝１であり、■、■および■は決定回路３
７の出力端３１゜３３および３５におけ信号により達成
される選択回路５のスイッチ１５．１７および１９の所
望位置をそれぞれ示し、数値０は非閉成位置を示し、数
値１は開成位置を示す。

記号ｄはどのスイッチを閉じてもかまわないということ
を意味する。論理回路３７に対し読出し専用メモリを用
いる場合には、この目的の為に例えばスイッチ■を選択
することができる。論理回路３７に対しゲート回路を用
いる場合には、例えばＸ−ｙ＝ｚ＝Ｏに対しスイッチＩ
を選択し、ｘ＝ｙ＝２＝１に対しスイッチ■を選択する
ことができ、その結果以下の論理式が成立つ。

Ｉ＝ｘ’ｚ’＋ｘｙ’ｚ ＩＩ＝ｘ　’　ｙ　’　ｚ十ｘｙｚ　’ｌ１１＝ｙｚ＋
ｘｙ　’　ｚ　’ これらの式において、ダッシュ符合は反転を表す。

非線形フィルタ回路７１をこのように用いると、フィー
ルド周期当りのライン数を減少させることなく、画像周
波数で生じるフリッカ効果を無くすことができる。他の
いかなる既知の回路に較べ静止画表示における画像印象
を良好にうしろということを確かめた。

入力端１と選択回路５の入力端１１との間の遅延回路７
および１３の直列回路の代わりに、１フィールド周期と
１７２　ライン周期との和の遅延を有する１個の遅延回
路を用いることができること明らかである。

遅延回路７および１３の位置を交換すれば上述したビデ
オ信号処理回路は飛越し走査画像を非飛越走査画像に変
換する場合のラインフリッカを減少させるのに用いるこ
とがができ、これは、フィールドからフィールドへの画
像表示管の垂直偏向を、切換スイッチ６５が図示の位置
已にある際に原フィールドの１７２　ライン距離に亘る
、従って原画像の１画像ライン距離に亘る垂直偏向が追
加されるように適合させることにより行われる。

第１図と対応する部分には同一符合を付して示す本発明
の他の例の第２図において、入力端１゛は並列フィルタ
回路７５の入力端７３に接続されている。

この入力端１には第１図の場合と同じ信号が供給される
。この並列フィルタ回路７５の入力端７３は当該フィル
タ回路７５の一部を構成するくし形フィルタ回路７７の
入力端でもある。このくし形フィルタ回路７７の他の入
力端でもあるこの並列フィルタ回路７５の他の入力端７
９は切換スイッチ８１を経て入力端１に或いは１フィー
ルド周期から１７２　ライン周期を引いた遅延時間の遅
延回路８３の出力端に接続することができ、この遅延回
路８３の入力端は入力端１に接続されている。切換スイ
ッチ８１はその人力８５に供給される１／２　フィール
ド周波数のスイッチング信号により駆動され、従ってこ
の切換スイッチ８１は、フィールドＡの信号が入力端１
に生じる際に図示とは異なる位置を占め、フィールドＢ
の信号が生じる際に図示の位置を占めるものとする。

くし形フィルタ回路７７の入力端７３および７９には、
各々が１ライン周期の遅延時間を有する遅延素子８７、
８９．９１．９３の直列回路および同じく各々１ライン
周期遅延時間を有する遅延素子９５．９７．９９゜１０
１の直列回路がそれぞれ接続されている。遅延素子８７
．８９．９１．９３および９５．９７．９９．１０１の
出力端は係数回路１０３．１０５．１０７．１０９およ
び１１１゜１１３、１１５．１１７を経て加算回路１９
１および１２１にそれぞれ接続され、かつ係数回路１２
３．１２５．　１２７゜１２９および１３１．　１３３
．１３５．　１３７を経て加算回路１３９および１４１
にそれぞれ接続されている。更に、遅延回路８７および
９５の入力端は係数回路１４３および１４５を経て加算
回路１３９および１４１　にそれぞれ接続されている。

加算回路１３９および１２１の出力端１４７および１４
９は加算回路１５５の入力端１５１および１５３にそれ
ぞれ接続され、この加算回路１５５の出力端１５７はく
し形フィルタ回路７７の出力端でもあり、この出力端１
５７は非線形フィルタ回路７１の入力端３および減算回
路１６１の反転入力端１５９に接続され、この減算回路
１６１の非反転入力端１６３は遅延素子８９の出力端に
接続され、この減算回路の出力端１６５はくし形フィル
タ回路７７の出力端を構成する。

加算回路１１９および１４１の出力端１６７および１６
９は加算回路１７５の入力端１７１および１７３にそれ
ぞれ接続され、この加算回路１７５の出力端１７７はく
し形フィルタ回路７７の出力端を構成し、この出力端が
非線形フィルタ回路７１の入力端９に直接接続され、且
つ１ライン周期の遅延時間を有する遅延回路１７９を経
て非線形フィルタ回路７１の入力端１１に接続されてい
る。

並列フィルタ回路７５の出力端でもあるくし形フィルタ
回路７７の出力端１８１は遅延素子９７の出力端および
切換スイッチ６５の入力端６７に接続され、この切換ス
イッチの入力端６３は並列フィルタ回路７７の出力端で
もある加算回路１８５の出力端１８３に接続されている
。加算回路１８５の入力端１８７は非線形フィルタ回路
７１の出力端に接続され、他の入力端１８９は減算回路
１６１の出力端１６５に接続されている。

フィールドＡが生じている間、切換スイッチ８１および
６５は例えば図示とは異なる位置を占めているものとす
る。この場合、入力端１における信号に対し２ライン周
期に亘って遅延された信号が切換スイッチ６５の出力端
６８に供給され、この信号は他の処理がされていない。

この場合、フィールドＢの発生中切換スイッチ８１およ
び６５は図示の位置にある。従って、くし形フィルタ回
路７７および非線形フィルタ回路７１が動作する。

従って、２ライン周期に亘って遅延された現在のフィー
ルドの信号にほぼ一致し、＜シ形に濾波された信号がく
し形フィルタ回路７７の出力端１５７に現れる。これと
同時に、出力端１５７における信号が対応する現在のフ
ィールドのラインのすぐ下に位置する前のフィールドの
ラインから２ライン周期に亘って遅延された信号にほぼ
一致し、くし形に濾波された信号がくし形フィルタ回路
７７の出力端１７７に現れる。

従って、２つの順次のフィールドの垂直方向に順次の３
つのラインから生じる信号にほぼ一致し、くし形に濾波
された信号が非線形フィルタ回路７１の入力端３，９お
よび１１に供給される。これらのくし形に濾波された信
号は第１図につき説明したように非線形フィルタ回路７
１により選択され、加算回路１８５の一方の入力端１８
７に供給され、この加算回路１８５の他方の入力端子１
８９には、減算回路１６１の出力端１６５から生ぜしめ
られ、非線形フィルタ回路７１により処理された信号成
分を有し、相補のくし形に濾波された信号が供給される
。

以下のことはくし形フィルタ回路７７の係数回路を構成
する際に考慮に入れる。

くし形フィルタ回路７７が動作すると、フィールドＡお
よびＢの信号がその入力端７９および７３に同時に存在
する。これらの２つの信号はくし形フィルタ回路７７の
出力端１５７および１７７における信号に等量の影響を
及ぼしうるようにする。従って、係数回路１０３．　１
０５．１０７．　１０９は係数回路１１１．１１３゜１
１５、１１７にそれぞれ等しく選択でき、係数回路１４
３゜１２３、１２５．　１２７．１２９は係数回路１４
５．　１３１．１３３．１３５゜１３７にそれぞれ等し
く選択しろる。

２画像ラインに相当する垂直方向の周期性を有する信号
成分は通過させる必要があり、３画像ラインに相当する
垂直方向の周期性を有する信号成分は抑圧する必要があ
り、４以上の画像ラインに相当する垂直方向の周期性を
有する信号成分は通過させる必要がある。

垂直方向の信号のトランジェントが生じてもリンギング
を呈さないようにしうる。

図面を簡潔にする為に１遅延回路当り４つの遅延素子を
示したが、その代わりに１遅延回路当り８つの遅延素子
を設けたくし形フィルタ回路の場合、係数回路に対し例
えば以下の値を選択する。

１４３　　　０．００８３　　　１１１　　０．００１
４１２３　　−０．０１４８　　　１１３　　０．００
８９１２５　　　０．０３１３　　　１１５　　−０．
１１２０１２７　　　０．１３２５　　　１１７　　０
．１１５５１２９　　　０．６８１５　　　　ｎ、ｄ、
　　　０．１１５５ｎ、ｄ　　　　Ｏ，１３２５ｎ、ｄ
、　　−０，１１２０ｎ、ｄ　　　　Ｏ，３１３ｎ、ｄ
、　　−０，００８９ｎ、ｄ　　　−０，０１４８ｎ、
ｄ、　　　０．００１４ｎ、ｄ　　　　Ｏ，００８３ 図示していない係数回路はｎ、　ｄ、で示した。回路中
での左から右への順番は上記の表中での上から下への順
番に相当する。この場合、減算回路１６１の入力端１６
３および切換スイッチ６５の入力端６７は遅延素子９３
の出力端および遅延素子１０１の出力端にそれぞれ接続
する必要がある。この場合、加算回路１７５は前のフィ
ールドの信号にほぼ一致する信号を生じ、加算回路１５
５は現在のフィールドの信号にほぼ一致する信号を生じ
る。

第２図のビデオ信号処理回路は、切換スイッチ８１を省
略し、並列フィルタ回路７５の入力端７９を入力端１に
接続し、並列フィルタ回路７５の入力端７３を入力端１
にではなく遅延回路８３の出力端に接続し、且つ垂直偏
向を第１図につき説明したのと同様に補正した場合に、
第１図の場合と同様にラインフリッカを減少させるのに
用いることができる。

第１図と対応する部分に同一符合を付した本発明の更に
他の例の第３図においては、入力端１に供給されるビデ
オ信号をライン数において２倍にする。ビデオ信号をラ
イン数において２倍にした画像における残存するライン
フリッカ現象を除去する為に、ビデオ信号をまず最初く
し形フィルタ２０１　に通す。この場合、このくし形フ
ィルタ２０１の出力端２０３には、６２５　ライン画像
方式の場合フィールド周波数のくｎ±１７３）倍（ｎ＝
０．１．２．　・・・）でライン周波数の（ｍ上１／３
）倍（ｍ＝ｏ、　　ｌ、　２．　・・・）の周波数で、
特にくし形フィルタに供給されるビデオ信号の（ｍ±１
７３）倍近辺の周波数で減衰が生ぜしめられるビデオ信
号が生じる。この点は１画像当りのライン数が異なる方
式に対しても同じであり、ただｎに加える数は異ならせ
ることができる。

第２図のくし形フィルタ回路に対するのと同じことがこ
のくし形フィルタ２０１の構成に適用しうる。この場合
”も前述したデータを用いることができる。くし形フィ
ルタ２０１の出力端２０３におけるビデオ信号は非線形
フィルタ回路７１の入力端３に供給され、更に１ライン
周期の遅延時間を有する遅延回路１３を経て非線形フィ
ルタ回路７１の入力端９に供給され、更に１フィールド
周期から１／２　ライン周期を引いた遅延時間を有する
遅延回路７とを経て非線形フィルタ回路７１の入力端１
１に供給される。非線形フィルタ回路７１の出力端２１
には、この非線形フィルタ回路によりムーブメント（画
像の動き）依存妨害が除去され、くし形に濾波されたビ
デオ信号が生ぜしめられる。このビデオ信号は加算回路
２０７の入力端２０５に供給され、相補のくし形に濾波
されたビデオ信号が加算回路２０７の他の入力端２０９
に供給される。

相補正型＜シ歯状に濾波されたビデオ信号は減算回路２
１３の出力端子２１１に発生する。減算回路２１３の１
方の入力端子２１５はくし形フィルタ２０１の出力端子
２０３に接続し、他方の入力端子２１７は全域パス回路
２１９を経て入力端子１に接続する。

全域パス回路２１９の遅延時間はくし形フィルタ２０１
と同一とする。くし形フィルタ２０１、全域パス回路２
１９及び減算回路２１３の組合せを以下第２くし形フィ
ルタ２２０　と称する。

加算回路２０７によって濾波されたビデオ信号をライン
数２倍器２２３の入力端子２２１　に供給し、この信号
は、現フィールドからの２ライン及び中間に位置するラ
インにより構成される３ラインより成る１群から任意瞬
時にビデオ信号の値が上記群の３ラインのビデオ信号の
平均値に最も近いことを示すが、全域パス回路２１９の
出力側から発生する濾波されないビデオ信号は、１フィ
ールド周期及び１画像ライン周期の和の遅延を行う遅延
回路２２６を経てライン数２倍器２２３の他の入力端子
２２５に供給する。

詳細に示すライン数２倍器２２３は、入力端子２２１及
び２２５に夫々接続された書込みスイッチ２２７及び２
２９　と、４個のラインメモリ２３１．２３３．２３５
．２３７と、出力端子２３９及び２４１　に夫々接続さ
れた読み出しスイッチ２４３及び２４５　とを夫々具え
る。スイッチ２２７．２２９．２４３．２４５の図示の
位置ではラインメモリ２３３及び２３７は変換すべきビ
デオ信号の１ライン周期中書き込まれ、ラインメモリ２
３１及び２３５は２倍の速さで２回読出される。変換す
べきビデオ信号の次のライン周期ではスイッチ２２７．
２２９．２４３゜２４５は図示しない位置にあり、ライ
ンメモリ２３１及び２３５が書き込まれ、ラインメモリ
２３３及び２３７が２倍の速さで２回読み出される。

これがため２倍のライン周波数のビデオ信号がライン数
２倍器２３３の出力端子２３９に連続して現れ、■ライ
ン対のビデオ信号の信号値は入力端子１におけるビデオ
信号の２つの連続フィールドの３つの上下に隣接するラ
インの信号値にほぼ等しく、この信号値はこれら３ライ
ンの平均信号値にできるだけ近似し、■ライン対の信号
値が変換された未処理ビデオ信号の１ラインの信号値に
等しいビデオ信号を出力端子２４１に連続的に発生する
。

ライン数２倍器２２３の出力端子２３９及び２４１　は
切換えスイッチ２４４を経て出力端子２４６に交互に接
続する。この目的のため、切換えスイッチ２４４にはそ
の入力端子２４７に変換されたビデオ信号のライン周期
の２の動作信号を供給して出力端子２４６が、交互に、
１ライン周期中信号値が変換すべきビデオ信号の３つの
順次ラインの信号値にほぼ等しく、これら３ラインの平
均信号値にできるだけ近似した変換ビデオ信号を供給す
ると共に次の１ライン周期中未処理の変換ビデオ信号を
供給し得るようにする。これがためムーブメント（画像
の動き）検出器を用いることなく殆ど干渉のないライン
周波数の２倍のビデオ信号を得ることができる。

くし形フィルタ２０１　には１ライン周期の遅延を行う
多数の遅延回路及び１フィールド周期の遅延を行う１個
の遅延回路を用いる必要があるため、一般には第２図に
示す回路が好適である。その理由は偶数及び奇数フィー
ルドの信号が同一の信号路を通ると共に３つの画像ライ
ンの周期性を有し且つフィールド周波数の（ｎ＋’／３
）倍の周波数を有する画像パターンを発生する信号成分
をも抑圧する必要があるからである。

第３図の回路は、くし形フィルタ２０１、全域パス回路
２１９、減算回路２１３、遅延回路２２６及び加算回路
２０７を省略することにより簡単化することができる。

この場合には非線形フィルタ回路７１の入力端子３及び
遅延回路１３の入力端子を入力端子１に接続すると共に
非線形フィルタ回路７１の出力端子２１をライン数２倍
器２２３の入力端子２２１に接続する。３つの画像ライ
ンの垂直方向の周期性を有し、まれに発生する画像パタ
ーンに対しては画像周波数で発生する極めて僅かな干渉
は許容する必要がある。

第４図は、第２図に示す並列フィルタ回路７５及び第３
図に示すライン数２倍器２２３を用い、フィールド当た
りのライン数が２倍のビデオ信号を得るだめの回路の他
の例を示す。図中第１図乃至第３図に示す部分と同一部
分には同一符号を付して示す。

本例では入力端子１を並列フィルタ回路７５の入力端子
７９に直接接続すると共に１フィールド周期及び１ライ
ン周期の２の和の遅延を行う遅延回路２５１を経て並列
フィルタ回路７５の入力端子７３に接続する。並列フィ
ルタ回路７５の出力端子１８３及び１８１をライン数２
倍器２２３の入力端子２２１及び２２５に夫々接続する
。従って変換されたビデオ信号のライン周波数のＺの周
波数のスイッチング信号を切換えスイッチ２２４の動作
信号入力端子２４７に供給する。

第５図は、第３図に示すライン数２倍器２２３の後段に
第１図に示す非線形フィルタ回路７１を設けたライン数
が２倍のほぼ干渉の無いビデオ信号を得るための回路の
１例を示す。本例では入力端子１をライン数２倍器２２
３の入力端子２２５に直接接続すると共に１フィールド
周期及び１ライン周期の％の和の遅延を行う遅延回路２
５３を経てライン数２倍器２２３の入力端子２２１に接
続する。

ライン数２倍器２２３の出力端子２３９を非線形フィル
タ回路７１の入力端子１１に接続し、且つライン数２倍
器２２３の出力端子２４１を非線形フィルタ回路７１の
入力端子３に接続すると共に変換された信号の１ライン
周期の遅延時間を有する遅延回路２５５を経て非線形フ
ィルタ回路７１の入力端子９に接続する。

本例では図面から明らかなように第３図及び第４図の回
路につき説明した所と同様の切換えスイッチは必要とし
ない。その理由は非線形フィルタ回路７１によって再生
すべき正しい信号を自動的に選択するからである。

切換スイッチ２４５の位相とは逆の位相で作動する第２
切換スイツチをライン数２倍器２２３　のラインメモＵ
　２３５．２３７の出力側に設ける場合には２ライン周
期に亘って遅延された信号をこのスイッチから取り出す
ことができる。従って遅延回路２５３の入力端に入力端
子１からの信号の代わりに、かかる２ライン周期に亘っ
て遅延された信号が供給されると遅延回路２５３の遅延
時間は２ライン周期だけ減少するようになる。これがた
めラインメモリ　２３５．２３７は、高速読出し中その
出力信号で書き込まれる直列メモリとなる。

第６図は、ライン数２倍器を加算回路２０７の後段に設
ける代わりに第２くし形フィルタ回路２２０の前段に設
けるようにした第３図の回路の変形例を示す。図中第３
図に示す部分と同一部分には同一符号を付して示す。本
例では加算回路２０７の出力と、第２くし形フィルタ回
路２２０の全域パス回路２１９の出力端子２１７に接続
され被変換信号の１ライン周期の遅延を行う遅延回路２
５６の出力とを切換スイッチ２４４によって切換える。

非線形フィルタ回路７１の入力端子１１を変換された信
号の１ライン周期の遅延を行う遅延回路２５７を経て変
換された信号の１ライン周期の遅延を行う遅延回路１３
の出力端子に接続し、加算回路２０７の入力端子２０９
を変換された信号の１ライン周期の遅延を行う遅延回路
２５９を経て第２くし形フィルタ回路２２０の出力端子
２１１　に接続する。

また、本例では入力端子１をライン数２倍器２６３の入
力端子２６１に接続すると共に１フィールド周期の遅延
を行う遅延回路２６５を経てライン数２倍器２６３の入
力端子２６７に接続する。

ライン数２倍器２６３　は３個のラインメモリ２６９゜
２７１、．２７３を具え、これらラインメモリの入力端
を２個の書込み曵イッ′チ２７５．２７７を経て入力端
子２６７または２６１に接続し得るようにすると共にメ
モリの出力側を読出しスイッチ２７９を経てライン数２
倍器２６３の出力端子２８１に接続し得るようにする。

ライン数２倍器２６３の出力端子２８１を第２くし形フ
ィルタ回路２２０の入力端子に接続する。

本例では第２くし形フィルタ回路２２０は１ライン周期
の遅延を行う遅延素子のみを具えるが、所望に応じ、こ
のフィルタ回路を、巡回形フィルタ、例えば２個の遅延
素子のみを有するディジタル波形フィルタとして設計す
ることもできる。

トランスバーサルフィルタとして設計されたかかるくし
形フィルタ回路の１例を第１５図に示す。

書き込み及び読出しスイッチ２７５．２７７及び２７９
は、入力端子２６１の信号のライン及び入力端子２６７
の信号のラインが他のラインメモリに交互に書き込まれ
るような周期で作動するが、２書込み周期間では変換す
べき信昇の１ライン周期の％の周期中２倍の速さで各メ
モリを読出すようにする。

従って、現フィールドからの１ライン、前のフィールド
からの１ライン、現フィールドからの第２ライン、前の
フィールドからの第２ライン、現フィールドからの第３
ライン等が出力端子２８１　に順次に発生する。

これがため、現フィールドからの１ライン及び前のフィ
ールドからの１ラインから発生するビデオ信号が、これ
らラインが１画像に位置する順序で第２くし形フィルタ
回路２２０の出力端子２０３に交互に現れるようになり
、従って２フィールドからの３つの順次ラインから発生
するビデオ信号が非線形フィルタ回路７１の入力端子３
．９及び１１に現れるようになる。

変換されたビデオ信号のライン周波数の２の周波数のス
イッチング信号を切換スイッチ２４４の切換信号入力端
子２４７に供給するため、現フィールドからの１ライン
のビデオ信号及び２フィールドの３つの順次のラインの
濾波された非線形信号が切換スイッチ２４４の出力端子
２４６に交互に現れるようになる。

所望に応じ、第２くし形フィルタ回路２２０は省略する
ことができる。又、この場合には加算回路２０７　と、
遅延回路２５６及び２５９とを省略する。この場合には
非線形フィルタ回路７１の入力端子３と、遅延回路１３
の入力端子とをライン数２倍器２６３の出力端子２８１
に接続すると共に切換スイッチ２４４によって非線形フ
ィルタ回路７１の出力端子２１と入力端子９との間の切
換えを行う必要がある。

遅延回路２６５及びライン数２倍器２６３の代わりに第
４図に示す回路を用いることができ、この場合にはくし
形フィルタ７５を省略し、ライン数２倍器２２３の入力
端子２２１を遅延回路２５１の出力側に接続し、ライン
数２倍器２２３の入力端子２２５を入力端子１に接続し
得るようにする。

第１図乃至第６図の素子と同一の素子には同一符号を付
して示す第７図のビデオ信号処理回路では、第１図につ
き説明した非線形フィルタ回路７１を、フィールド数２
倍器２８３の後段に設けられた補間回路に用いる。

フィールドがＡ、Ｂ、Ｃ，Ｄ、Ｅ、−−一で示されてい
る飛越しビデオ信号をフィールド数２倍器２８３の入力
端子をも構成する入力端子ｌに供給する。フィールドＡ
、Ｃ，−一一によって２倍処理中１フィールド周期及び
ｌライン周期の２周期の和の周期をカバーし、フィール
ドＢ、Ｄ、−一−１，：よって１フィールド周期と１ラ
イン周期の％周期の差の周期をカバーする。従ってフィ
ールド周波数が２倍で、人力信号の各フィールドが順次
に２倍となるビデオ信号がフィールド数２倍器２８３の
出力端子２８５に現れるようになる。本例ではこのビデ
オ信号をＡ、Ａ、Ｂ、Ｂ、Ｃ，Ｃ，Ｄ、Ｄとして示す。

このビデオ信号を非線形フィルタ回路７１の入力端子３
、切換スイッチ２８７及び切換スイッチ２８９の第１入
力端子に夫々供給する。

切換スイッチ２８７の出力端子を直列接続の遅延回路２
９１．２９３．２９５を経て非線形フィルタ回路７１０
入力端子１１に接続する。切換スイッチ２８７の他方の
入力端子を遅延回路２９３及び２９５間の接続部に接続
する。遅延回路２９１，２９３及び２９５の遅延時間は
、夫々変換されたビデオ信号の１ライン周期及びｌフィ
ールド周期と１ライン周期のＩＺライン周期との差の周
期とする。

非線形フィルタ回路７１の入力端子９は切換スイッチ２
９７を経て遅延回路２９１及び２９３間の接続部に接続
するか又は遅延回路２９３及び２９５間の接続部に接続
し得るようにする。更に非線形フィルタ回路７１０入力
端子１１を切換スイッチ２８９の第２入力端子に接続し
、切換スイッチ２８９の第３入力端子を非線形フィルタ
回路７１の出力端子２１に接続する。切換スイッチ２８
９の出力端子２９８によって第７図の回路の出力端子を
構成する。

本例では切換スイッチ２８７．２８９．２９７　と、遅
延回路２９１．２９３．２９５　と、非線形フィルタ回
路７１とを具える回路が、飛越し回路の代わりに珀いら
れ、これにより既知の飛越し回路よりも良好に干渉を抑
圧する。

切換スイッチ２８７．２８９及び２９７は以下に示すよ
うに作動する。フィールドＡ、Ｂ、Ｂ、Ｃとより成る群
を１スイツチングサイクルと称し、このスイッチングサ
イクルが４フィールドＣ，Ｄ、Ｄ。

ＥＶＥ、Ｆ、Ｆ、Ｄ等より成る次の群に対し周期的に繰
り返され、且つこのスイッチングサイクル中に４つのス
イッチングインターバル１．２．３及び４が毎回生ずる
場合には切換スイッチ２８７はインターバル２及び４で
は図示の位置にあり、切換スイッチ２９７はインターバ
ル２では図示の上側位置に位置し得るようになる。更に
切換スイッチ２８９はインターバル２及び３では図示し
ない中央位置、インターバル４では図示の上側位置及び
インターバル１では図示されない下側位置に位置し得る
ようになる。インターバル１及び３では切換スイッチ２
８７は図示しなし位置に位置し、インターバル３では切
換スイッチ２９７が図示しない位置に位置し得るように
なる。インターバル１及び４中切換スイツチ２９７の位
置は重要ではない。その理由は切換スイッチ２８９が上
側または下側位置にあり、回路の出力信号が非線形フィ
ルタ回路７１から得られないからである。

切換スイッチ２８７の作動により、サイクルＢ。

Ｂ、Ｃ，Ｃに関連する元の信号のほぼｌフィールド周期
に亘って遅延されたサイクルＡ、Ａ、Ｂ。

Ｂが非線形フィルタ回路７１の入力端子１１にこのサイ
クルＢ、Ｂ、Ｃ，Ｃで用いられるようになる。

切換スイッチ２９７によって、非線形フィルタ回路７１
の入力端子９に信号が現れるようにする。この信号は、
入力端子３の信号に対しインターバル３中１ライン周期
に亘って遅延すると共に入力端子１１の信号に対しイン
ターバル２中１ライン周期早期に発生する。これがため
、連続する２フィールドからの３つの順次ラインがイン
ターバル２及び３中部線形フィルタ回路７１０入力端子
３．９及び１１に現れるようになり、フィールドＡから
の２ラインとフィールドＢからの中間ラインがインター
バル２中に現れるようになり、フィールドＢがらの２ラ
インとフィールドＡからの中間ラインがインターバル３
中に現れるようになる。従ってこれらインターバル２及
び３では非線形フィルタ回路７１が作動して出力信号を
発生する。その理由は切換スイッチ２８９がその中間位
置に位置するからである。

第１サイクルでは、インターバルｌにおいてフィールド
Ａからの信号が、インターバル２及び３においてフィー
ルドＡ及びＢからの３つの連続ラインからの非線形ろ波
信号が、インターバル４においてフィールドＢからの信
号が出力２９８に得られる。他のサイクルでは、フィー
ルドＡがフィールドＣと置換わり、フィールドＢがフィ
ールドＤと置換ねり、以下同様である。

切換スイッチ２９７を２位置拡張して非線形フィルタ回
路７１の入力端子９が、インターバル４の期間中にはそ
のフィルタ回路７の入力端子１１に相互接続され、イン
ターバルｌの期間中には前記フィルタ回路７１の入力端
子３に相互接続されるようにする場合には切換スイッチ
２８９を省くことができる。

第８図は、第２図につき説明したような並列フィルタ回
路７５を用いる場合に、第７図のビデオ信号処理回路を
どの様に適合させるかを示したものである。

この場合には切換スイッチ２８９は僅か２つの切換位置
を有しているだけであり、このスイッチの人力は並列フ
ィルタ回路７５の出力１８３　と１８１に接続する。イ
ンターバル１と４の期間中には切換スイッチ２８９が図
示の位置とは反対側の下側の位置に切換わり、出力２９
８は並列フィルタ回路７５の出力１８１に接続され、こ
の出力１８１から出力端子２９８に非処理遅延信号を受
信する。切換スイッチ２８９の図示の上側位置は、イン
ターバル２及び３の期間中にこの上側位置に切換わり、
この位置では出力２９８が並列フィルタ回路７５の出力
１８３に接続されて、出力２９８は並列フィルタ回路７
５の非線形フィルタ回路７１によって処理されたくし形
ろ波信号を受信する。

並列フィルタ回路７５の人カフ３は、インターバル３で
は図示の位置とは反対側の位置に切換わる切換スイッチ
３０１　を介してフィールド数２倍器２８３の出力２８
５に接続され、インターバル２では切換スイッチ３０１
が図示の位置となり、並列フィルタ回路７５の人カフ３
は遅延回路２９３の出力に接続される。並列フィルタ回
路７５の人カフ３に現われる信号はインターバル１及び
４の期間中には出力信号として処理されないから、これ
らのインターバル１及ビ４における切換スイッチ３０１
の位置は問題にならない。

並列フィルタ回路７５の人カフ９は、インターバル１及
ビ２では図示の位置とは反対側の位置を占める切換スイ
ッチ３０３を介してフィールド数２倍器２８３の出力２
８５に接続され、インターバル３及び４ではスイッチ３
０３が図示の位置を占めて、フィルタ回路７５の入カフ
９が遅延回路２９５の出力に接続される。

第９図は第１図につき説明したような非線形フィルタ回
路７１を用いて、入力端子１に供給されるビデオ信号に
対する雑音を抑圧するだめの回路を示す。斯かる非線形
フィルタ回路７１の出力２１は減算回路３０７の反転入
力端子３０５に接続し、減算回路３０７の非反転入力３
０９は入力１から到来するビデオ信号を受信する。減算
回路３０７の出力３１１は、例えば既知の方法にならっ
てムーブメント（画像の動き）に依存させることができ
る伝達係数にの伝達回路３１３を介して加算回路３１７
の一方の入力３１５に接続し、加算回路３１７の他方の
人力３１９には非線形フィルタ回路７１の出力２１を接
続する。

雑音抑制回路の出力も構成する加算回路３１７の出力３
２１　は、■フィールド期間から２ライン期間を差引い
た遅延時間を呈する遅延回路３２３を介して非線形フィ
ルタ回路７１の入力端子３と、１ライン期間の遅延を呈
する遅延回路３２５の入力端子とに接続し、この遅延回
路３２５の出力は非線形フィルタ回路７１の人力９と、
遅延回路３２７の人力とに接続する。遅延回路３２７は
１フィールド期間から２ライン期間を差引いた遅延時間
を有し、この遅延回路の出力を非線形フィルタ回路７１
の人力１１に接続する。

この場合、非線形フィルタ回路７１はその回路の３つの
入力端子に到来する信号の内で、最良の雑音抑圧のため
に最も好適な信号を自動的に通過させる。

所望に応じ、遅延回路３２３の出力と、減算回路３０？
及び加算回路３１７の相互接続した入力３０５及び３１
９との間には第３図に示したように、くし形フィルタ回
路２２０及び加算回路２０７を設けることができる。

第１０図は非線形フィルタ回路７１をＤＰＣＭデコーダ
３３１　に用いた例であり、このデコーダの入力端子３
３３を量子化減算回路３３７の出力３３５に接続し、減
算回路３３７の非反転入力３３９をビデオ信号人力１に
接続し、かつ減算回路３３７の反転入力３４１をデコー
ダ３３１の出力３４３　に接続して、叶ＣＭエンコーダ
を構成する。なお、ここに前回に対応する部分には同一
符号を付して示しである。

デコーダ３３１の出力３４３は非線形フィルタ回路７１
の出力２１に接続する。非線形フィルタ回路７１はその
出力信号を復量子化（ｄｅｑｕａｎｔｉｓｉｎｇ）加算
回路３４７の人力３４５にも供給し、この加算回路３４
７の他方の人力３４９はデコーダ３３１の人力３３３に
接続する。

復量子化加算回路３４７の出力３５０は遅延時間が（１
フィールド期間−１ライン期間）の遅延回路３５１を介
して非線形フィルタ回路７１の入力３と、遅延時間が１
ライン期間の遅延回路３５３の人力とに接続し、遅延回
路３５３の出力は非線形フィルタ回路７１の人力９と、
遅延回路３５５の人力とに接続する。遅延回路３５５は
（１フィールド期間−２ライン期間）の遅延時間を有し
、この遅延回路の出力を非線形回路７１の人力１１に接
続する。

量子化減算回路３３７はビデオ信号の各到来するサンプ
ルを対するコードを供給し、このコードはデコーダ３３
１の出力３４３に現われるビデオ信号と入力端子１に現
われるビデオ信号サンプルの振幅値との振幅差に依存す
る値に対応する。

デコーダ３３１は積分回路であり、この回路ではコード
値が人力１にあるビデオ信号サンプルの画像中の位置に
ほぼ対応する位置の、ビデオ信号サンプルの値に加算さ
れる。この場合、最も正確な積分結果が得られる最適位
置は非線形フィルタ回路７１によって決定される。

第１１図でも以前の図における対応する部分には同一符
号を付して示しである。ビデオ信号人力１は非線形フィ
ルタ回路７１の入力３に接続し、このフィルタ回路７１
の人力９は遅延回路３５９を介してビデオ信号人力１に
接続し、フィルタ回路７１の人力１１は遅延回路３６１
を介して遅延回路３５９の出力に接続する。遅延回路３
５９は１ライン期間の遅延時間を有し、遅延回路３６１
は（１フィールド期間−２ライン期間）の遅延を呈する
。これがため、非線形フィルタ回路７１は現在フィール
ドからの２ラインとこの２ラインの中間に位置する先の
フィールドからの１ラインの３ラインのビデオ信号を受
信し、かつこれら３つのビデオ信号の平均値に最も近い
値のものを任意瞬時に出力２１に通過させる。非線形フ
ィルタ回路７１の出力２１は加減算回路３６５の人力３
６３に接続すると共に、１ライン期間の遅延時間を有す
る遅延回路３６７を介して加減算回路３６５の他の人力
３６９に接続する。加減算回路３６５の第３人力３７１
　は遅延回路３５９の出力に接続すると共に、加算回路
３７５の入力３７３にも接続する。この加算回路３７５
の他方の人力３７７は可制御の伝達係数ｋを有する伝達
回路３７９を介して加減算回路３６５の出力３８１に接
続する。加算回路３７５の出力３８３は垂直輪郭補正回
路として作用する回路の出力を構成する。

加減算回路３６５の各人力に供給されるビデオ信号の内
の、人力３６３と３６９に現われる信号の和の％を入力
３７１に現われる信号から差引き、この差信号を出力３
８１に通過させる。上記人力信号の和の％とは、連続す
る２ライン期間の各期間における垂直方向に連続する３
ラインのビデオ信号の平均値に最も近い値の平均値であ
り、加減算回路３６５の入力端子３７１には中央ライン
に対応する信号が供給される。加減算回路３６５の出力
３８１に現われる信号は伝達回路３７９を介して加算回
路３７５の人力３７７にトランジェント補正信号を発生
し、この信号を人力３７３に供給される前記中央ライン
の信号に加算することによりできるだけ好適な輸郭補正
を得ることができる。

第１２図は第４図及び第２図の並列フィルタ回路７５を
用いる場合に、第１１図の垂直輪郭補正回路をどの様に
適合させるかを示したものである。この第１２図でも以
前の図における対応する部分には同一符号を付して示し
である。

この場合には、遅延回路３６７の人力に接続した加減算
回路３６５の人力３６３を並列フィルタ回路７５の出力
１８３に接続し、また加減算回路３６５の人力３７１　
に接続した加算回路３７５の人力３７３を１ライン期間
の遅延を呈する遅延回路３８５を介して並列フィルタ回
路７５の出力１８１に接続する。後者の遅延回路３８５
は所要に応じ、並列フィルタ回路７５における関連する
くし形フィルタの出力１８１に通ずる枝路が１ライン期
間の遅れをとる場合には省くことができる。

第１３図でも以前の図における対応する部分には同一符
号を付して示してあり、これらの各部分については先に
説明した通りである。本例では１フィールド当りのライ
ン数を例えば６２４．５から３１２．５とするように、
実質上半分とする必要のある飛越し走査ビデオ信号を人
力１に供給する。この変換すべきビデオ信号を（１フィ
ールド期間＋２ライン期間）の遅延を有する遅延回路４
０１を介して第２図につき説明した並列フィルタ回路７
５の人カフ３に供給する。

並列フィルタ回路７５の出力１８３は補間回路４０５の
人力４０３にろ波したビデオ信号を供給する。並列フィ
ルタ回路７５の出力１８１は非処理ビデオ信号を補間回
路４０５の人力４０７に供給し、この信号は人力４０３
に供給されるビデオ信号の遅延時間に適合した遅延を有
している。

補間回路４０５は第２図のくし形フィルタ回路７７の減
算回路１６１　と、出力１６５及び１８１がないだけで
、構造的には第２図のくし形フィルタ回路７７と同じで
あり、補間回路４０５の目的は１画像の高さ当り３１２
　ライン期間以上の周波数成分を抑圧することにある。

係数回路１４３．１１１．１２３．１１３．１２５．１
１５゜１２７、１１７及び１２９の係数値はそれぞれ例
えば、０゜０、−１／８．１／４．３／４．　ｌ／４．
−１／８．０及び０とすることができる。係数回路１４
５．１０３．１３１．１０５．１３３．１０７．１３５
゜１０９及び１３７の係数値はそれに等しくする。

補間回路４０５　は第２図のくし形フィルタ回路７７の
出力１５７及び１７７にそれぞれ対応する出力４０９及
び４１１を有している。これらの各出力４０９及び４１
１を加算回路４１３の人力に接続し、この加算回路の出
力を既知のライン数半減回路４１７の人力４１５　に接
続し、この回路の出力４１９から殆ど妨害のない所望信
号を出力する。

第１４図は第１３図の回路を単純化した例であり、この
図でも以前の図における対応する部分には同一符号を付
して示してあり、これらの各部分については先に説明し
た通りである。この場合には、補間回路４０５の人力４
０７を回路の人力ｌに接続する。この出力１は第１図に
つき説明した非線形フィルタ回路７１の人力３にも接続
する。非線形フィルタ回路７１の人力９は１ライン期間
の遅延を有する遅延回路４３１の出力に接続し、この出
力には（１フィールド吐かん−２ライン期間）の遅延を
有する遅延回路４３３の人力も接続し、この遅延回路４
３３の出力は非線形フィルタ回路７１の人力１１に接続
する。

第１５図は第６図の回路に用いる第２くし形フィルタ２
２０の実例を示したものである。各々１ライン期間の遅
延を有する遅延素子４２１．４２３．４２５．４２７゜
４２９及び４３１を直列に接続した回路を人力２８１　
に接続する。これらの各遅延素子の人力及び出力は係数
回路４３３．４３５．４３７．４３９．４４１．４４３
及び４４５を介して加算回路４４７に接続する。この加
算回路４４７の出力４４９は回路出力２０３　と減算回
路４５３の反転入力４５１　とに接続し、減算回路の非
反転入力４５５は遅延素子４２５の出力と、回路出力２
１７　とに接続する。減算回路４５３の出力はくし形フ
ィルタ回路の出力２１１　に接続する。

第１６図でも以前の図における対応する部分には同一符
号を付して示してあり、この図の例では非線形フィルタ
回路７１の出力２１を減算回路５０３の一方の人力５０
１に接続し、減算回路の他方の人力５０５を非線形フィ
ルタ回路７１の人力１１に接続する。

減算回路５０３の出力５０７はムーブメント（画像の動
き）指示信号を高域通過フィルタ５１１の人力５０９に
供給し、このフィルタの出力５１３から得られる信号は
画像の動きに依存するが、垂直方向の静止トランジェン
トが画像中に生ずる場合には上記フィルタ５１１の出力
信号の値はほぼ０であるため、このトランジェントは画
像の動きとしては検出されない。

この回路を例えば第６図に示した２倍器のようなライン
数２倍器の後に用いる場合には、（ｌフィールド期間−
２ライン期間）の遅延を呈する図示の遅延回路７を１ラ
イン期間の遅延を呈する遅延回路と置換えて、減算回路
５０３の人力５０５を非線形フィルタ回路７１の入力９
に接続する。

第１７図でも前図における対応する部分には同一符号を
付して示しである。第６図につき述べたようにライン数
２倍回路２６５．２６３の後に非線形フィルタ回路１３
．２５７．７１を接続するが、ここでは非線形フィルタ
回路の出力２１に接続されない側の切換スイッチ２４４
の入力を非線形フィルタ回路７１の人力に接続する。

切換スイッチ２４４の出力２４６は加減算回路３６５の
人力２６３　と、１ライン期間の遅延を呈する遅延回路
５１５の人力とに接続し、この遅延回路の出力を遅延回
路３６７の人力と、加減算回路３６５の人力と、加算回
路３７５の人力３７３　とに接続する。

遅延回路５１５の人力及び加減算回路３６５の人力３６
３の前にあるライン数２倍器およびライン回路は所要に
応じ、第３．４．５又は６図のそれらと置換することが
できる。

第１８図でも前図における対応する部分には同一符号を
付して示してあり、この図はライン数２倍器２６５．２
６３と、非線形フィルタ回路７１と、くし形フィルタ回
路５１７とをどの様に組合わせるかを示したもので、斯
かるくし形フィルタ回路５１７は非線形フィルタ回路７
１の後に配置することができる。

このようにすれば、トランジェント応答及び非線形動作
による不所望な信号成分の抑圧を互いに無関係に、でき
るだけ有利に行なえるようにくし形フィルタ回路を設計
することができる。

くし形フィルタ回路５１７は相補回路であり、入力端子
５１９．５２１から合成回路５２３に至る２個の相補フ
ィルタリング信号路を有し、本例では合成回路を加算回
路の形態に構成し、その出力端子５２５を切換スイッチ
２４４の入力端子の一方に接続する。

相補くし形回路５１７のそれぞれの入力端子５１９及び
５２１は非線形フィルタ回路７１の出力端子２１及び入
力端子９にそれぞれ接続する。

図面を簡明にするため２個のくし形フィルタ５２７、５
２９を有する相補くし形フィルタ回路５１７を示しであ
る。これらの各くし形フィルタは第１５図に示す如く構
成することができ、その場合、減算回路４５３及び出力
端子２１７は省略する。

これらくし形フィルタを構成するのに有利な係数は次の
如く選定できる。

係　　数　　　　　フィルタ５２７　　　　フィルタ５
２９４３３　　　　　　　　＋　０．０６２５　　　　
−０．０６２５４３５　　　　　　　−０．１９７５　
　　　　＋　０．１８７５４３７　　　　　　　　＋　
０．１８７５　　　　−０．１８７５４３９　　　　　
　　　＋０．８７５０　　　　　＋０．１２５０４４１
　　　　　　　　　＋　０．１８７５　　　　　−０．
１８７５４４３　　　　　　　　−０．１８７５　　　
　　　＋　０．１８７５４４５　　　　　　　　　＋０
．０６２５　　　　　−０．０６２５従ってくし形フィ
ルタ５２９　に課せられるべき要件は満足される。かか
る要件とは、非線形フィルタ回路７１によって生ずる画
像ライン数の３分の１の領域における画像高さ当りの多
数の周期の周波数の減衰を修正する必要があり、その場
合に起る１８０°の位相推移も修正する必要があるので
、位相特性は線形にする必要があり、画像ラインの半分
に等しい画像高さ当りの多数の周期の周波数において減
衰を最大ならしめる必要があり、直流電流転送を１に等
しくする必要があり、この画像周期当りゼロ周期近くの
周波数に対する周波数をできるだけ平坦にする必要があ
るということである。

くし形フィルタ５２９の遅延線及び係数の数を増大すれ
ば、周波数特性を画像高さ当りの画像ライン数の半分に
対応する周波数近くで一層平坦に保つことができ、かつ
この周波数における減衰をでき、これは静止画に対し有
利である。動画に対しては上述した構成が有利である。

相補くし形フィルタ回路のそれぞれの入力端子５２１及
び５１９並びにそれぞれの入力端子５１９及び５２１を
それぞれ減算回路を介してくし形フィルタ５２９及び５
２７の入力端子に接続した場合にはくし形フィルタ５２
７及び５２９の一方を遅延回路によって置換できる。各
入力端子から関連する減算回路の出力端子への転送の符
号に応じて合成回路５２３は加算回路又は減算回路とす
る必要がある。

ライン数２倍及び非線形フィルタ回路２６５．２６３゜
１３、２５７．７１は、第５図のライン数２倍及び非線
形回路２５３．２２３．２５５．７１により置換できる
。その場合切換スイッチ２４４の関連入力端子に接続し
た相補くし形フィルタ回路５１７の入力端子５２１は非
線形フィルタ回路７１の入力端子３に接続する必要があ
る。

相補くし形回路５１７が図示の構成の場合には、所要に
応じ、更に垂直輪郭補正が得られるようにくし形フィル
タ５２７を構成することができる。その場合には切換ス
イッチ４４の下側入力端子をくし形フィルタ５２７の出
力端子に接続する必要がある。

前出の図面におけると対応する部分を同一参照符号で示
した第１９図には、第１８図の相補くし形フィルタ回路
５１７　と置換できる制御回路５３０を示す。

ビデオ信号は非線形フィルタ回路７１の出力端子２１か
ら制御回路５３０の入力端子５３１を介して振幅比制御
回路５３５の入力端子５３３に供給する。非線形フィル
タ回路７１の入力端子９におけるビデオ信号は制御回路
５３００Å力端子５３７を介して振幅比制御回路５３５
の他の入力端子５３９に供給する。振幅比制御回路５３
５の出力端子５４１は切換スイッチ２４４の上側入力端
子に接続する。

振幅比制御回路５３５の制御信号入力端子５４３は、プ
ログラマブル読出専用メモリ（ＦＲＯＭ）の形態とする
ことができる関数発生器５４５の出力端子に接続する。

関数発生器５４５は絶対差値決定回路５４７の出力端子
から信号を受信し、この回路５４７の入力端子は、制御
回路５３０の入力端子５３１及び５３７における信号と
、平均化回路５５２の出力信号との間の絶対差値を決定
する２個の絶対差値決定回路５４９及び５５１の出力端
子に接続し、平均化回路５５２の入力端子５５３．５５
５．５５７は非線形フィルタ回路７１の入力端子１１．
９．３にそれぞれ接続する。

振幅比制御回路５３５に対する制御信号の導出は次の事
項を基礎とする。非線形フィルタ回路７１は画像高さ当
りの周期数が画像当りのライン数の３分の１にほぼ等し
い周波数を最高可能範囲へ減衰し、次いで最高の度合の
歪を発生する。エネルギー伝達はこれら周波数では最低
になる。この周波数伝達の目安は絶対差値決定回路５４
９．５５１及び５４７を用いて得ることができる。非線
形フィルタ回路７１からのエネルギー伝達が低い場合に
は、振幅比制御回路５３５の入力端子５３９から出力端
子５４１への伝達係数ｋを入力端子５４３における制御
信号により大きくして、無歪信号伝達が行われるように
する必要がある。エネルギー伝達が大きい場合には、伝
達係数ｋを小さくしかつ振幅比制御回路５３５の入力端
子５３３から出力端子５４１への伝達係数１−ｋを大き
くして、比線形フィルタ回路７１を作動させるようにす
る。

所要に応じ、連続的に制御可能な振幅比制御回路５３５
に代えて切換スイッチを使用することもできる。

関数発生器５４５により、ユーザの要望に適合した制御
動作を行わせることができ、かつ開動作を行わせること
ができる。

異なるライン数２倍回路の可能な使用態様につき第１８
図を参照して説明した事項はここでも成立つ。３本の連
続画像ラインの中央ラインに対応するビデオ信号を常に
、平均化回路５５２の入力端子５５５及び制御回路５３
０の入力端子５３７に供給する場合には、制御回路５３
０は非線形フィルタ回路７１の他の用途においても使用
できる。平均化回路５５２は、図示の如く、その入力端
子５５３及び５５７からその出力端子への伝達係数スと
、その入力端子５３５からその出力端子への伝達係数２
とを有する。

前出の図面におけると対応する部分を同一参照符号で示
した第２０図には、第１９図の制御回路５３０の制御信
号発生部の他の構成例を示す。

本例では１ライン周期に等しい遅延をそれぞれ発生する
遅延回路５６１　及び５６３を、ライン数２倍回路２６
３の出力端子２８１及び遅延回路１３の入力端子の間と
、遅延回路２５７の出力端子の後段とにそれぞれ配置す
る。

制御回路５３０の入力端子５６５．５６７、５６９と、
入力端子５７１．５７３．５７５はライン数２倍回路の
出力端子２８１、遅延回路５６１．１３．２５７．５６
３の出力端子にそれぞれ接続する制御回路５３０の入力
端子５７３．５６９と、５７５、５６７と、５７１．５
７５は絶対差値決定回路５７５゜５７７、５７９の入力
端子にそれぞれ接続し、これら絶対差値決定回路の出力
端子は絶対差値決定回路５８１、５８３．５８５の一方
の入力端子にそれぞれ接続し、その他方の入力端子は閾
値発生回路５８７の出力端子にそれぞれ接続する。絶対
差値決定回路５８１．５８３゜５８５の出力端子は関数
発生器５４５０入力端子に接続する。

ライン数２倍回路２６３の出力端子２８１及び遅延回路
５６１．１３．２５７．５６３の出力端子には２フィー
ルドにおいて直接隣接する５ラインから得られたビデオ
信号が存在している。従って画像高さ当り画像ライン数
の３分の１の領域における周期の数を有する周波数を、
絶対差値決定回路５７５．５７７、５７９゜５８１、５
８３．５８５と、関数発生器５４５とを介して検出でき
る。これら周波数が実際に存在する場合には、第１９図
につき説明したように、非線形フィルタ回路７１は振幅
比制御回路５３５によりスイッチオフされる。

絶対差値決定回路５７５．５７７、５７９の出力電圧の
少なくとも２つが絶対差値決定回路５８１．５８３．５
８５に供給された閾値を連続的に超えた場合これら周波
数が存在する。

また、２フィールドにおいて直接隣接する５ラインのビ
デオ信号が絶対差値決定回路の入力端子に供給されかつ
これらラインのうち中央の３ラインからのビデオ信号が
非線形フィルタ回路７１に供給される場合には非線形フ
ィルタを含む他のビデオ信号処理回路においても使用で
きる。

前出の図面におけると対応する部分を同一参照符号で示
した第２１図においては、非線形フィルタ回路７１の前
段に方向補正回路６０１を配置する。

この補正回路の３個の入力端子６０３．６０９．６１１
は、表示すべき画像の２つの順次のインクレースフィー
ルドからの３つのｊ頃次ラインの３つの垂直インライン
画素に対応するビデオ信号を受信する。中央画素に対応
するビデオ信号は、例えば入力端子６０９に供給し、例
えば、画素の持続時間に対応する遅延時間を発生する遅
延回路６１３と、方向補正回路６０１の出力端子６１５
とを介して非線形フィルタ回路７１の入力端子９に供給
する。

方向補正回路６０１の入力端子６０３は遅延回路６１３
　と同一遅延時間をそれぞれ発生する２個の遅延回路６
１７．６１８の直列回路に接続し、かつ方向選択回路６
２１の上側切換スイッチの３個の入力端子中の下側入力
端子に接続する。これら３個の入力端子のうち上側及び
中央入力端子は遅延回路６１９及び６１７の出力端子に
それぞれ接続する。

方向補正回路６０１の入力端子６１１は遅延回路６１３
　と同一遅延時間をそれぞれ発生する２個の遅延回路６
２３．６２５の直列回路に接続し、かつ方向選択回路６
２１の下側切換スイッチの３個の入力端子中の上側入力
端子に接続する。これら３個の入力端子のうち下側及び
中央入力端子は遅延回路６２５及び６２３の出力端子に
それぞれ接続する。

方向選択回路６２１の上側及び下側切換スイッチの出力
端子は方向補正回路６０１の出力端子６２７及び６２５
を介して非線形フィルタ回路７１の３入力端子３及び１
１にそれぞれ接続する。方向選択回路６２１は電子回路
であること明らかである。方向選択回路６２１は、例え
ば、プログラマブル読出専用メモ！Ｊ　（ＦＲＯＭ）の
形態の関数発生器６３５の合成信号出力端子６３３から
その合成信号入力端子６３１に供給された方向選択信号
群によって作動させる。

関数発生器６３５は比較回路６４７．６４９．６５１．
６５３゜６５５の出力端子にそれぞれ接続した５個の入
力端子６３７．６３９．６４１．６４３．６４５を有す
る。比較回路６４７及び６４９は、絶対差値決定回路６
５７及び６５９によって発生した信号値を、閾値発生器
６６１から供給された閾値とそれぞれ比較する。

絶対差値決定回路６５７及び６５９の一方の入力端子は
絶対差値決定回路６６３及び６６５の出力端子にそれぞ
れ接続する。絶対差値決定回路６５７及び６５９の他方
入力端子は絶対差値決定回路６６５及び６６７の出力端
子にそれぞれ接続する。更に絶対差値決定回路６６３の
出力端子は比較回路６５１及び６５５の入力端子に接続
し、絶対差値決定回路６６５の出力端子は比較回路６５
１及び６５３の入力端子に接続し、かつ絶対差値決定回
路６６７の出力端子は比較回路６５３及び６５５の入力
端子に接続する。

方向選択回路６２１の上側、中央及び下側位置をそれぞ
れＩ、　　ＩＩ及び■で示し、かつ関数発生器６３５の
入力端子６３７．６３９．６４１．６４３及び６４５に
おける信号をそれぞれＡ、Ｂ、Ｃ，Ｄ及びＥで示すと、
方向選択回路６２１の上側、中央及び下側位置■。

■及び■に対し次表の関係が成立つ。

ＡＢＣＤＥ　　　方向選択回路６２１の位置０００００
　　　　　■ ０００１１　　　　　　ｌ ００１００　　　　　　ｌ ０１０００　　　　　　ｌｌｌ ０１０１１　　　　　　Ｉ ０１１００　　　　　■ １００００　　　　　　ｌｌ１ １０１００　　　　　　ＩＩＩ この状態においては、閾値発生器６６３の出力値が絶対
差値決定回路６６５の出力値を超え、絶対差値決定回路
６６７の出力値が絶対差値決定回路６６５の出力値を超
えかつ絶対差値決定回路６６７の出力値が絶対差値決定
回路６６３の出力値を超えた場合に信号Ｃ，Ｄ及びＥが
それぞれ論理値１を有するものとする。

これは、非線形フィルタ回路７１が輪郭の方向に応じて
、この輪郭の方向に対応する方向において互に頂部にあ
る画素からビデオ信号を受信し、その結果非線形フィル
タ回路７１により改善された雑音抑圧が得られることを
意味する。

方向補正回路は上述したすべての場合において使用でき
るが、この方向補正回路は１画素に等しい遅延を発生す
ることを考慮する必要がある。その場合遅延回路を除き
、非線形回路の入力端子３゜９及び１１に接続した他の
回路はすべて、これら入力端子に接続した状態に維持さ
れる。

所要に応じ、方向補正回路６０１を拡張して、入力端子
６０３及び６１１から方向選択回路６２１及び関数発生
器６３５への信号路において一層多くの画素に対応する
ビデオ信号を用いて一層多くの輪郭方向を選択するよう
にすることができる。

【図面の簡単な説明】

第１図はビデオレコードプレーヤによる静止画表示用の
本発明ビデオ信号処理回路の一例のブロック図、 第２図はビデオレコードプレーヤによる静止画表示用の
本発明本発明ビデオ信号処理回路の他の例のブロック図
、 第３図は１フィールド当りのライン数２倍用の本発明ビ
デオ信号処理回路の第１例のブロック図、第４図は１フ
ィールド当りのライン数２倍用の本発明ビデオ信号処理
回路の第２例のブロック図、第５図はライン数２倍用の
本発明ビデオ信号処理回路の第３例のブロック図、 第６図はライン数２倍用の本発明ビデオ信号処理回路の
第４例のブロック図、 第７図はフィールド数２倍用の本発明ビデオ（３号処理
回路の一例のブロック図、 第８図はフィールド数２倍用の本発明ビデオ信号処理回
路の他のブロック図、 第９図はノイズ抑圧用の本発明ビデオ信号処理回路のブ
ロック図、 第１０図は差分パルスコード変調及び復調用の本発明ビ
デオ信号処理回路の一例のブロック図、第１１図は垂直
輪郭補正用の本発明ビデオ信号処理回路の一例のブロッ
ク図、 第１２図は垂直輪郭補正用の本発明ビデオ信号処理回路
の他の例のブロック図、 第１３図は１フィールド当りのライン数半減用の本発明
ビデオ信号処理回路の一例のブロック図、第１４図は１
フィールド当りのライン数半減用の本発明ビデオ信号処
理回路の他の例のブロック図、第１５図は第６図のライ
ン数２倍器に用いる第２くし形フィルタの一例のブロッ
ク図、 第１６図はムーブメント検出器として構成された本発明
ビデオ信号処理回路の一例のブロック図、第１７図はラ
イン数２倍器、非線形フィルタ回路及び垂直輪郭補正回
路を含む本発明ビデオ信号処理回路の一例のブロック図
、 第１８図は非線形フィルタ回路及びライン数２倍器の後
段にくし形フィルタを含む本発明ビデオ信号処理回路の
プロ７り図、 第１９図は非線形フィルタの出力及び入力回路間に配置
された制御回路を有する本発明ビデオ信号処理回路のブ
ロック図、 第２０図は非線形フィルタ回路の出力及び入力回路間に
配置された制御回路の他の例を含む本発明ビデオ信号処
理回路のブロック図、 第２１図は非線形フィルタ回路の入力回路の前段に方向
補正回路を含む本発明ビデオ信号処理回路のブロック図
である。 １・・・入力端　　　　　　　５・・・選択回路？　、
　１３．８３．１７９・・・遅延回路１５、　１７．　
１９・・・スイッチ　　２９・・・決定回路３７・・・
論理回路　　　　　　４０．４３．４９・・・比較回路
６５、８１・・・切換スイッチ　　７１・・・非線形フ
ィルタ回路７５・・・並列フィルタ回路　　７７・・・
くし形フィルタ回路８７、８９．９１．９３．９５．９
７．９９．１０１・・・遅延素子１０３、　１０５．　
１０７．　１０９．　１１１．　１１３．　１１５．　
　ｎ７．　１２３゜１２５、１２７．１２９．１３１．
１３３．１３５．１３７．１４３．１４５・・・係数回
路 １１９、１２１．１３９．１４１．１５５．１７５．１
８５．２０７・・・加算回路 １６１・・・減算回路　　　　　２０１・・・くし形フ
ィルタ２１３・・・減算回路　　　　　２１９・・・全
域パス回路２２０・・・第２くし形フィルタ回路 ２２３・・・ライン数２倍器 ２２７、２２９・・・書込みスイッチ ２３１、２３３．２３５．２３７　・・・ラインメモリ
２４３、２４５・・・読取りスイッチ ２４４・・・切換スイッチ ２５１、２５３．２５５．２５６．２５７．２５９・・
・遅延回路２６３・・・ライン数２倍器　　２６５・・
・遅延回路２６９、　２７１．　２７３・・・ラインメ
モリ２５７・・・書込みスイッチ　　２７７・・・書込
みスイッチ２７９・・・読出しスイッチ ２８３・・・フィールド数２倍器 ２８７、　２８９，２９７，３０１．３０３・・・切換
スイッチ２９３、２９５．３２３．３２５．３２７．３
５５．３５９．３６１３６７、３８５．４０１゜４２１
、４２３．４２５．４３１．４３３．５１５・・・遅延
回路３０７・・・減算回路　　　　　３３１・・・ＤＰ
ＣＭデコーダ３１３・・・伝達回路　　　　　３１７・
・・加算回路３３７・・・量子化減算回路 ３４７・・・復量子化加算回路 ３６５・・・加減算回路　　　　３７５・・・加算回路
３７９・・・伝達回路　　　　　４０５・・・補間回路
４１３・・・加算回路 ４１７・・・ライン数半減回路　４４７・・・加算回路
４５３、５０３・・・減算回路 ５１７・・・くし形フィルタ回路 ５２３・・・合成回路 ５２７、　５２９・・・くし形フィルタ５３０・・・制
御回路　　　　　５３５・・・振幅比制御回路５４５・
・・関数発生器 ５４７、５４９．５５１・・・絶対差値決定回路５５２
・・・平均化回路　　　　５６１，５６３・・・遅延回
路５７５、５７７、５７９．５８１．５８３．５８５・
・・絶対差値決定回路５８７・・・閾値発生回路　　　
６０１・・・方向補正回路６１３、６１７．６１９．６
２３．６２５・・・遅延回路６２１・・・方向選択回路
　　　６３５・・・関数発生器６４７、６４９．６５１
．６５３．６５５・・・比較回路６５７、６５９．６６
３．６６５．６６７・・・絶対差値決定回路６６１・・
・閾値発生器 ＦＩＧ、３ ＦＩＧ、５ Ｆ　Ｉ　Ｇ、７ ＦＩＧ、８ ＦｌＧ、１３ ＦｌＯ，１４ フ１フ 弓 、−ｆ′盲 ＦＩＧ、１７ １μｍ

Claims (1)

1. 【特許請求の範囲】 １、２フィールドの順次の３ラインに略々対応するビデ
   オ信号を供給する信号源に結合された３個の入力端子と
   １個の出力端子を有すると共に決定回路によって駆動し
   得るムーブメントアダプティブ選択回路を具える飛越し
   走査ビデオ信号を処理するビデオ信号処理回路において
   、前記決定回路（２９）は前記選択回路（５）の３個の
   入力端子（３、９、１１）にそれぞれ結合された３個の
   入力端子（５１、５３、５７）を有すると共に、任意の
   瞬時において選択回路（５）の３個の入力端子（３、９
   、１１）のどの端子に供給されたビデオ信号の振幅がこ
   れら３個の入力端子の信号振幅の平均値に最も近いかを
   決定するよう構成し、且つ前記選択回路（５）は前記決
   定回路（２９）の制御の下で決定された入力端子をその
   出力端子（２１）に結合する回路（１５、１７、１９）
   を具えていることを特徴とするビデオ信号処理回路。 ２、特許請求の範囲第１項に記載のビデオ信号処理回路
   において、ビデオ信号を、３画像ラインに相当する垂直
   方向の周期性を持つ信号成分が抑圧され、２画像ライン
   に相当する周期性を持つ信号成分が通されると共に４画
   像ライン以上に相当する周期性を持つ信号成分が通され
   るようにくし形にろ波して選択回路（５）の入力端子（
   ３、９、１１）に供給するくし形フィルタ回路（７７）
   を含み、信号トランジェントが垂直方向のリンギングを
   殆んど示さないようにしてあることを特徴とするビデオ
   信号処理回路（第２図）。 ３、特許請求の範囲第１項又は第２項に記載のビデオ信
   号処理回路において、前記決定回路（２９）は選択回路
   （５）の入力端子（３、９、１１）の各別の対にそれぞ
   れ結合された入力端子対（５１、５３；５５、５７；５
   ９、６１）を有する３個の比較回路（４５、４７、４９
   ）を含み、これら比較回路の出力端子を読出し専用メモ
   リ（３７）のアドレス入力端子（３９、４１、４３）に
   結合すると共に、該メモリの出力端子（３１、３３、３
   ５）を前記選択回路（５）の駆動信号入力端子（２３、
   ２５、２７）に結合してあることを特徴とするビデオ信
   号処理回路（第１図）。 ４、特許請求の範囲第１、２項又は第３項に記載のビデ
   オ信号処理回路において、当該回路はライン数２倍回路
   （２２３）を含み、該ライン数２倍回路の一方の入力端
   子（２２１）を少なくとも選択回路（７１）を経て、他
   方の入力端子（２２５）を遅延回路（２１９、２２６；
   ９５、２７、８３）を経てビデオ信号源（１）に結合し
   てあることを特徴とするビデオ信号処理回路（第３およ
   び第４図）。 ５、特許請求の範囲第１、２項又は第３項に記載のビデ
   オ信号処理回路において、当該回路はライン数２倍回路
   （２２３）を含み、該ライン数２倍回路の一方の入力端
   子（２２１）を１フィールド期間＋１／２ライン期間の
   遅延を有する遅延回路（２５３）を経て、他方の入力端
   子（２２５）を直接ビデオ信号源（１）に結合してある
   ことを特徴とするビデオ信号処理回路（第５図）。 ６、特許請求の範囲第１、２項又は第３項に記載のビデ
   オ信号処理回路において、当該回路はライン数２倍回路
   （２６３）を含み、該ライン数２倍回路は互に部分的に
   オーバラップする書込みサイクルを有する３個のライン
   メモリ（２６９、２７１、２７３）を含んでいることを
   特徴とするビデオ信号処理回路（第６図）。 ７、特許請求の範囲第１、２項又は第３項に記載のビデ
   オ信号処理回路において、ビデオ信号源はＡ、Ａ、Ｂ、
   Ｂ型のフィールド数２倍器（２８３）を含んでいること
   を特徴とするビデオ信号処理回路（第７、８図）。 ８、特許請求の範囲第１項に記載のビデオ信号処理回路
   において、当該回路は選択回路（３、９、１１、７１、
   ２１）を含む帰還路（３２１、３１９、３０５）を有す
   る再帰型ノイズ低減回路であることを特徴とするビデオ
   信号処理回路。 ９、特許請求の範囲第１項に記載のビデオ信号処理回路
   において、当該回路は、入力端子（３３３）を加算回路
   （３４７）の一方の入力端子（３４９）に結合すると共
   に該加算回路の他方の入力端子（３４５）を選択回路（
   ５、７１）を含む遅延回路（７１、３５５、３５３、３
   ５１）を経て該加算回路の出力端子（３４９）に結合し
   て成るＤＰＣＭデコーダ（３３１）であることを特徴と
   するビデオ信号処理回路（第１０図）。 １０、特許請求の範囲第１項に記載のビデオ信号処理回
   路において、選択回路（５）の出力端子（２１）を垂直
   輪郭補正信号を形成する加減算回路（３６５）の第１入
   力端子（３６３）に結合すると共に１ライン期間の遅延
   を有する遅延回路（３６７）を経て該加減算回路の第２
   入力端子（３６９）に結合し、該加減算回路の第３入力
   端子（３７１）を選択回路の入力端子（９）に結合して
   あることを特徴とするビデオ信号処理回路（第１１図）
   。 １１、特許請求の範囲第２項に記載のビデオ信号処理回
   路において、くし形フィルタ回路（７５）は２個の出力
   端子（１８１、１８３）を有し、これら出力端子を互に
   １ライン期間の遅延を生ずるように遅延回路を経て及び
   直接加減算回路（３６５）の２個の入力端子（３７１、
   ３６３）に結合すると共に、該加減算回路の第３入力端
   子（３６９）を１ライン期間の遅延を有する遅延回路（
   ３６７）を経てくし形フィルタ回路（７５）の一方の出
   力端子（１８３）に結合し、前記加減算回路（３６５）
   が輪郭補正信号を出力し得るようにしてあることを特徴
   とするビデオ信号処理回路（第１２図）。 １２、特許請求の範囲第１、２項又は第３項に記載のビ
   デオ信号処理回路において、当該回路は少なくとも補間
   回路（４０５）を経て選択回路（７１、７５）に結合さ
   れたライン数半減回路（４１７）を含むことを特徴とす
   るビデオ信号処理回路（第１３、１４図）。 １３、特許請求の範囲第１項に記載のビデオ信号処理回
   路において、選択回路の出力端子（２１）に減算回路（
   ５０３）の一方の入力端子（５０１）を接続し、該減算
   回路の他方の入力端子を決定回路の先行フィールドから
   のビデオ信号が供給される入力端子（１１）に結合して
   該減算回路（５０３）の出力端子（５０７）にムーブメ
   ント指示信号が得られるようにしてあることを特徴とす
   るビデオ信号処理回路（第１６図）。 １４、特許請求の範囲第１項に記載のビデオ信号処理回
   路において、当該回路はライン数２倍回路を含み、その
   出力端子（２８１）を非線形フィルタ回路として作用す
   る決定及び選択回路（７１）の入力回路（３、９、１１
   ）に結合すると共に、決定及び選択回路（７１）の出力
   端子（２１）と入力端子（９）とを相補くし形フィルタ
   回路（５１７）を経て切換スイッチ（２４４）の入力端
   子にそれぞれ結合してあることを特徴とするビデオ信号
   処理回路（第１８図）。 １５、特許請求の範囲第１項に記載のビデオ信号処理回
   路において、当該回路は非線形フィルタ回路として作用
   する決定及び選択回路（７１）の出力端子（２１）と入
   力回路（３、９、１１）とに結合された制御回路（５３
   ０）を含むことを特徴とするビデオ信号処理回路（第１
   ９、２０図）。 １６、特許請求の範囲第１〜１５項の何れかに記載のビ
   デオ信号処理回路において、非線形フィルタ回路として
   作用する決定及び選択回路（７１）の入力回路（３、９
   、１１）に方向補正回路を結合してあることを特徴とす
   るビデオ信号処理回路（第２１図）。