JPS61187252A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61187252A JPS61187252A JP2706485A JP2706485A JPS61187252A JP S61187252 A JPS61187252 A JP S61187252A JP 2706485 A JP2706485 A JP 2706485A JP 2706485 A JP2706485 A JP 2706485A JP S61187252 A JPS61187252 A JP S61187252A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- mask
- integrated circuits
- wiring
- masks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に配線用導体膜の形
成方法に関する。
成方法に関する。
半導体集積回路の製作において、回路の品種が多種多様
でしかも一品種の需要が比較的少ないことがある。この
場合、マスター・スライス方式即ち回路内に必要な素子
を設けておき、配線パターンだけを変えて異なった回路
をつくる方式がとられる 従来、マスター・スライス方式での配線パターンを形成
する時に使用するマスクは一種類の品種のみを有するよ
うに形成されていた。
でしかも一品種の需要が比較的少ないことがある。この
場合、マスター・スライス方式即ち回路内に必要な素子
を設けておき、配線パターンだけを変えて異なった回路
をつくる方式がとられる 従来、マスター・スライス方式での配線パターンを形成
する時に使用するマスクは一種類の品種のみを有するよ
うに形成されていた。
従って、半導体集積回路装置の品種を多く製造する場合
には、使用するマスク数が多くなりマスクの保管数およ
び保管場所が増大するという問題がある。
には、使用するマスク数が多くなりマスクの保管数およ
び保管場所が増大するという問題がある。
本発明の目的は、多種の半導体集積回路装置を製作する
場合に使用するマスクを少なくし、ひいてはその保管数
および保管場所の増大化を防止する半導体の製造方法を
提供することである。
場合に使用するマスクを少なくし、ひいてはその保管数
および保管場所の増大化を防止する半導体の製造方法を
提供することである。
本発明は、配線パターンを形成する場合において二種以
上の品種の半導体集積回路の配線パターンを有するマス
クを使用することにより、使用するマスク数を従来より
少なくし、使用するマスクの保管数および保管場所の増
大を防＋１ニすることを可能とする。
上の品種の半導体集積回路の配線パターンを有するマス
クを使用することにより、使用するマスク数を従来より
少なくし、使用するマスクの保管数および保管場所の増
大を防＋１ニすることを可能とする。
図面を参照して本発明の詳細な説明する。
まず、第１図に示すように異なる２つの半導体集積回路
Ａの配線マスク１１および半導体集積回路Ｂの配線マス
ク１２を配列したマスク１を作成する。
Ａの配線マスク１１および半導体集積回路Ｂの配線マス
ク１２を配列したマスク１を作成する。
次いで第２図に示すようにマスク１をウェハー２上に矢
印２１．２２．２３の如く移動させながら逐次目金せ露
光機を用いて一回の露光で同時に半導体集積回路ＡとＢ
の配線パターンを形成せしめる。
印２１．２２．２３の如く移動させながら逐次目金せ露
光機を用いて一回の露光で同時に半導体集積回路ＡとＢ
の配線パターンを形成せしめる。
以上の操作により第３図に示すようにウェハ−２全体に
異なる半導体集積回路ＡとＢがマトリックス状に存在す
ることになる。
異なる半導体集積回路ＡとＢがマトリックス状に存在す
ることになる。
本実施例では異なる二種類の半導体集積回路ＡとＢの配
線マスクを配列したマスクを使用したが、一種類の半導
体集積回路の配線マスクの大きさ、一枚のマスクの大き
さならびにウェハーの大きさによって一枚のマスクに配
列する配線マスクの数ならびにウェハー上を移動させる
方法などを任意に設計することができる。例えば三種類
以上の半導体集積回路Ａ、Ｂ、Ｃ，・・・・・・の配線
マスクを配列した一枚のマスクを使用し、ウェハー上を
一往復させることでウニハートに三種以」二の半導体集
積回路Ａ、Ｂ、Ｃ，・・・・・・を存在せしめることも
可能である。
線マスクを配列したマスクを使用したが、一種類の半導
体集積回路の配線マスクの大きさ、一枚のマスクの大き
さならびにウェハーの大きさによって一枚のマスクに配
列する配線マスクの数ならびにウェハー上を移動させる
方法などを任意に設計することができる。例えば三種類
以上の半導体集積回路Ａ、Ｂ、Ｃ，・・・・・・の配線
マスクを配列した一枚のマスクを使用し、ウェハー上を
一往復させることでウニハートに三種以」二の半導体集
積回路Ａ、Ｂ、Ｃ，・・・・・・を存在せしめることも
可能である。
以上説明したように、本発明によれば二種以上の品種の
半導体集積回路の配線パターンを有するマスクを使用す
るので、半導体集積回路装置の品種を多く製造する場合
に使用するマスク数を少なくし、マスクの保管数および
保管場所の増大化を防止することができる効果がある。
半導体集積回路の配線パターンを有するマスクを使用す
るので、半導体集積回路装置の品種を多く製造する場合
に使用するマスク数を少なくし、マスクの保管数および
保管場所の増大化を防止することができる効果がある。
図面は本発明による半導体装置の製造方法の一実施例を
示した図で、第１図は使用するマスク番示し、第２図は
第１図のマスクを使用して露光する場合の露光順序を説
明する図、第３図は一枚のウェハー全体に露光が終了し
た状態を説明する図である。 １・・・・・・マスク、 １１・・・・・・半導体集積回路Ａの配線マスク、１２
・・・・・・半導体集積回路Ｂの配線マスク、２・・・
・・・ウェハー、 ２１．２２．２３・旧・・マスクの移動方向、３１・・
・・・・配線パターンが形成された半導体集積回路Ａ ３２・・・・・・配線パターンが形成された半導体集積
回路Ｂ 特許出願人 日木電気株式会社 第 ２ 図 第３図
示した図で、第１図は使用するマスク番示し、第２図は
第１図のマスクを使用して露光する場合の露光順序を説
明する図、第３図は一枚のウェハー全体に露光が終了し
た状態を説明する図である。 １・・・・・・マスク、 １１・・・・・・半導体集積回路Ａの配線マスク、１２
・・・・・・半導体集積回路Ｂの配線マスク、２・・・
・・・ウェハー、 ２１．２２．２３・旧・・マスクの移動方向、３１・・
・・・・配線パターンが形成された半導体集積回路Ａ ３２・・・・・・配線パターンが形成された半導体集積
回路Ｂ 特許出願人 日木電気株式会社 第 ２ 図 第３図
Claims (1)
- 配線パターンの形成工程において、二種以上の品種の
半導体集積回路の配線パターンを有するマスクを使用す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2706485A JPS61187252A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2706485A JPS61187252A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61187252A true JPS61187252A (ja) | 1986-08-20 |
Family
ID=12210639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2706485A Pending JPS61187252A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4869998A (en) * | 1986-05-01 | 1989-09-26 | Smiths Industries Public Limited Company | Intergrated circuit substrates |
-
1985
- 1985-02-14 JP JP2706485A patent/JPS61187252A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4869998A (en) * | 1986-05-01 | 1989-09-26 | Smiths Industries Public Limited Company | Intergrated circuit substrates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3633268A (en) | Method of producing one or more large integrated semiconductor circuits | |
| JPS61187252A (ja) | 半導体装置の製造方法 | |
| JP2001156072A5 (ja) | 半導体装置及びその製造方法 | |
| KR20210035914A (ko) | 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지 | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| US20030039928A1 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JP2808594B2 (ja) | 信号遅延回路 | |
| JP2745561B2 (ja) | ゲートアレイｌｓｉの製造方法 | |
| JPH11307890A (ja) | プリント配線板 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03197949A (ja) | 半導体集積回路装置製造用フォトレチクル | |
| JPS6042828A (ja) | マスク目合せ方法 | |
| JPS5994418A (ja) | 半導体装置 | |
| JP3459794B2 (ja) | 半導体装置の製造方法 | |
| JP3270359B2 (ja) | 半導体装置製造用フォトレチクル | |
| JPS63258042A (ja) | 半導体装置 | |
| KR100567061B1 (ko) | Ｘ/ｙ 방향간 단차 최소화용 멀티 버어니어의 제조방법 | |
| JP2704946B2 (ja) | レチクル及び半導体装置の製造方法 | |
| JPS62188228A (ja) | 集積回路の製造方法 | |
| JPH05114538A (ja) | パターン露光方法 | |
| JPH01162349A (ja) | 半導体装置の製造方法 | |
| JP2690617B2 (ja) | マスタースライス方式半導体集積回路装置 | |
| JPS61240280A (ja) | パタ−ン形成法 | |
| JPH0895230A (ja) | 微細パターンを含むパターンを形成する為のマスク及びそのマスクを用いたパターン形成方法 | |
| JPS6373520A (ja) | ウエハ−の露光方法 |