JPS61187165A - ドロツプアウト検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は磁気ディスク・磁気テープ・光ディスクなどの
情報記憶体の欠陥などにより生ずるドロップアウトを検
出するためのドロップアウト検査装置に関する。

（従来の技術） 従来のドロップアウト検査装置は、情報記憶体に周期的
な信号を記録再生し前記情報記憶体からの再生信号を得
るための記録再生部と、前記記録再生信号がドロップア
ウトエラーレベルよりも大きい時に比較出力を発生する
比較器と、前記比較出力が供給きれるごとに一定時間発
生しドロップアウトが検出きれているときに消滅する単
安定出力を出力する単安定マルチバイブレークを含んで
構成される。

次に従来のドロップアウト検査装置について図面を参照
して説明する。

第１０図は従来のドロップアウト検査装置の一例を示す
回路図であり、第１１図（ａ）〜（ｃ）は第１０図に示
す従来例の動作を説明するための波形図である。

第１０図に示すドロップアウト検査装置はフリップフロ
ップ２８と記録増幅回路２９と磁気ヘッド３０と再生増
幅回路３１とからなる記録再生部２ｆｉびに比較器５及
び単安定マルチパイプレーク３２を含んで構成される。

以下に第１０図に示すドロップアウト検査装置の動作を
第１１図を参照して説明する。

一定の周波数の記録クロック信号が入力きれると、フリ
ップフロップ２８及び記録増幅回路２９を通して磁気ヘ
ッド３０に記録クロック信号１のパルスが生ずるごとに
反転する記録電流を供給することにより情報記憶体に記
録クロック信号１の周波数の２分の１の周波数の信号を
記録し、前記情報記憶体に記録きれた信号を磁気ヘッド
３ｏで再生し再生増幅回路３１で増幅して再生信号３を
得る。再生信号３とドロップアウトエラーレベル４とは
、第１１図（ａ）に示すように、比較器５で比較される
。この比較器５からの比較出力６は、第１１図（ｂ）に
示すように再生信号３の波高値がドロップアウトエラー
レベル４より大きい間は記録クロック信号１の周期のほ
ぼ２倍の周期のパルスがあり、小さいときにはパルスが
欠落するような信号となる。このような比較出力６は単
安定マルチバイブレーク３２に供給される。この単安定
マルチバイブレータ３２は、単一のパルスが入力した時
には該単安定マルチバイブレーク３２の出力のパルス幅
が記録クロック２号１の２倍より大きくかつ４倍より小
さくなるように時定数の値すなわち単安定マルチバイブ
レーク３２中のコンデンサＣ及び抵抗Ｒの値が調節され
ている。このとき前記単安定マルチバイブレーク３２か
らの単安定出力３３は、第１１図（ｃ）に示すようにパ
ルスが記録クロック信号１のほぼ２倍の周期で供給され
るときには高レベルとなり、ドロップアウトによりパル
スが欠落したときには低レベルとなるような出力となり
、ドロップアウトを検出することができる。

（発明が解決しようとする問題点） このような従来のドロップアウト検査装置は、記録周波
数が変わったときには、前記単安定マルチバイブレータ
の時定数を再調節する必要があり、種々の周波数でドロ
ップアウト検査をする場合には非常に多くの検査時間を
必要とするという問題があった。

本発明の目的は、種々の周波数においてドロップアウト
検査をする場合においても回路を再調整することなく短
時間で検査することのできるドロップアウト検査装置を
提供することにある。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する手段は
、記録クロック２号の周波数の２分の１の周波数の信号
を情報記憶体に記録再生する記録再生部と、前記記録再
生部の出力である再生信号がドロップアウトエラーレベ
ルよりも大きいときにパルスが現れる比較出力を出力す
る比較器とを有し、情報記憶体のドロップアウトを検査
する装置であって、前記比較出力に前記パルスが現れた
時に初期値がＮに設定されこの初期値Ｎの設定の後に前
記記録クロック２号の加算計数又は減算計数をするカウ
ンター回路と、前記カウンター回路が前記加算計数をす
る場合にはそのカウンター回路からの計数値出力がＮ＋
ｎ（ｎは正数）以上となったことを検出し、また前記カ
ウンター回路が前記減算計数をする場合にはそのカウン
ター回路からの計数値出力がＮ−ｎ以下となったことを
検出する計数値検査回路とを備え、前記ｎが３以上であ
ることを特徴とする。

（作用） 次に図面を参照して本発明の詳細な説明する。

但し、以下の説明は本発明の作用の理解を容易にするた
めに図面を参照して行うが、その説明及び対応する図面
は本発明の技術的範囲を限定するものではない。

第１図は本発明のドロップアウト検査装置の基本構成を
示すブロック図であり、第２図（ａ）〜（ｃ）は第１図
に示す本発明のドロップアウト検査装置の動作を示す波
形図、第２図（ｄ）はこれら波形図の各タイミングにお
ける計数値出力８を示す図である。第１図に示すドロッ
プアウト検査装置は記録再生部２と比較器５とカウンタ
ー７と計数値検査回路９とを含んで構成される。

以下に第１図に示す本発明のドロップアウト検査装置の
動作を第２図を参照して説明する。

第２図（ｃ）に示す一定周波数の記録クロック信号１を
記録再生部２に入力して、情報記憶体に記録クロック信
号１の周波数の２分の１の周波数の信号を記録・再生し
て再生信号３を得る。再生信号３とドロップアウトエラ
ーレベル４とは第２図（ａ）に示すように比較器５に入
力されて比較きれ、この比較器５からの比較出力６は、
第２図（ｂ）に示すように再生信号３の波高値がドロッ
プアウトエラーレベル４より大きい間は記録クロック信
号１の周期のほぼ２倍の周期のパルスがあり、小きいと
きにはパルスが欠落するような信号となる。このような
比較出力６をカウンター７にロード信号として入力して
比較出力６のパルスが発生した時にカウンター７に初期
値Ｎをロードする。更に記録クロック信号１をカウンタ
ー７にクロック信号として入力して加算計数又は減算計
数する。

カウンター７を加算動作で用いる場合にはこのカウンタ
ー７からの計数値出力８は第２図（ｄ）に示すように、
ドロップアウトが生じていない状態で比較出力６のパル
スが記録クロック信号１の周期のほぼ２倍の周期で発生
するときにはＮからＮ＋２の間の値となり、ドロップア
ウトによりパルスが欠落したときにはＮ＋３以上の値と
なる。このような計数値出力８を計数値検査回路９に入
力し、この計数値検査回路９は計数値出力８がＮ＋ｎ以
上となったときにパルスの検査出力４０を発生するよう
構成することによりドロップアウトを検出することがで
きる。ここで前述のようにドロップアウトが生じていな
い間のカウンター計数値出力８はＮからＮ＋２の間の値
であり、１ビツトのドロップアウトが生ずるとカウンタ
ー計数値出力８はＮ＋３及びＮ＋４．２ピツトのドロッ
プアウトが生ずるとカウンター計数値出力８はＮ＋５及
びＮ＋６となる。従ってｎの値は３以上で検出したいド
ロップアウトの大きさに応じて変わる。たとえば２ビツ
ト以上のドロップアウトのみを検出したい場合にはｎの
値は５または６とすればよい。特に１ビツト以上のすべ
てのドロップアウトを検出したい場合にはｎの値は３ま
たは４としなければならない。

カウンター７を減算動作で用いる場合もまったく同様に
考えることができ、この場合には計数値検査回路９はカ
ウンター７からの計数値出力８がＮ−ｎ以下となったと
きにパルスを発生するような検査出力を出力するよう構
成する。

第１図に示す本発明のドロップアウト検査装置において
記録再生部２と比較器５には従来と同様のものを用いる
ことができる。カウンター７と計数値検査回路９との部
分の具体的な実施例について以下に述べる。

（実施例１） 第３図は第１図に示す本発明のドロップアウト検査装置
におけるカウンター７及び計数値検査回路９の部分の第
１の実施例を示す回路図であり、カウンターとしては２
ビツト加算カウンター１０を用い、計数値検査回路とし
てはアンド（ＡＮＤ）回路１１を用いている。

第３図において比較器からの比較出力６は２ビツト加算
カウンター１０にリセット信号として接続きれ、また記
録クロック信号１は２ビツト加算カウンター１０にクロ
ック信号として接続きれている。また２ビツト加算カウ
ンター１０からの上位ビット出力と下位ビット出力とは
ともにアン・ド回路１１に入力されており、このアンド
回路１１かう（７）出力はドロップアウト検査出力４０
となると共に２ビツト加算カウンター１０にイネーブル
信号として接続きれている。

比較出力６にパルスが現れると２ビツト加算カウンター
１０に初期値Ｎの値として′０”がロードされた後記録
クロック信号１が加算計数きれろ。ドロップアウトが生
じていない状態では２ビツト加算カウンター１０からの
計数値出力は０”、“１”または２”であり、従ってア
ンド回路１１からのドロップアウト検査出力４０は“０
”となる。１ビツトのドロップアウトが生ずると２ビツ
ト加算カウンター１０からの計数値出力は“３”となり
、従ってアンド回路１１からのドロップアウト検査出力
４０は１となるとともに２ビツト加算カウンター１０は
計数動作を止め、ドロップアウト状態が続いている間そ
のままの状態が保持される。ドロップアウト状態が終了
して比較出力６にパルスが現れると、２ビツト加算カウ
ンター１０に初期値Ｎとして“０”がロードされアンド
回路１１からのドロップアウト検査出力は“０゛′とな
って２ビツト加算カウンター１０は計数動作が可能な状
態となる。

第３図に示す第１の実施例の回路を備えるドロップアウ
ト検査装置を用いて磁気ディスクのドロップアウト検査
を行なうことにより、１０ＫＨｚ以下から２０ＭＨｚ以
上までの広い周波数範囲にわたって回路を再調整するこ
となく１ビツト以上のすべてのドロップアウトを検査す
ることができ、検査時間を大幅に短縮することができた
。

（実施例２） 第４図は第１図に示した本発明のドロップアウト検査装
置におけるカウンター７及び計数値検査回路９の部分の
第２の実施例を示す回路図であり、カウンターとしては
２ビツトカｒＪ算カウンター１０を用い、計数値検査回
路としてはアンド回路１１とフリップフロップ１２とに
より構成される回路を用いている。

第４図において比較器からの比較出力６は２ビツト加算
カウンター１０にリセット信号として接続され、また記
録クロック信号１は２ビツト加算カウンター１０にクロ
ック信号として接続されている。また２ビツト加算カウ
ンター１０からの上位ビット出力と下位ビット出力とは
共にアンド回路１１に入力されており、このアンド回路
１１からの出力はフリップフロップ１２にセット信号と
して接続され、このフリップフロップ１２からの出力が
ドロップアウト検査出力４０となる。また比較出力６は
フリップフロップ１２にリセット信号として接続されて
いる。

比較出力６にパルスが現れるとフリップフロップ１２が
リセットされてそのフリップフロップ１２からのドロッ
プアウト検査出力４０はａＯ”となるとともに、２ビツ
ト加算カウンター１０にｉＩ期値Ｎとして“０”がロー
ドされた後記録クロック信号１が加算計数される。第１
の実施例の場合と同様にドロップアウトが生じていない
状態ではアンド回路１１からの出力は′０”である。１
ビツトのドロップアウトが生じて２ビツト加算カウンタ
ー１０からの計数値出力が３になるとアンド回路１１か
もの出力は１となりフリップフロップ１２がセットされ
てそのフリッププロップ１２からのドロップアウト検査
出力４０は１となる。

ドロップアウト状態が続いている間２ビット加算カウン
ター１０は加算計数動作を続け、アンド回路１１からの
出力は“Ｏ”になったり１”になったりするがフリップ
プロップ１２はセット状態が保持される。ドロップアウ
ト状態が終了して比較出力６にパルスが現れると２ビツ
ト加算カウンター１０に初期値′０”がロードきれると
ともにフリップフロップ１２はリセットきれてそのフリ
ップフロップ１２からのドロップアウト検査出力４０は
０”となる。

第４図に示す第２の実施例の回路を備えるドロップアウ
ト検査装置を用いて磁気ディスクのドロップアウト検査
を行なうことにより、１０ＫＨｚ以下から２０Ｍ）ｌｚ
以上までの広い周波数範囲にわたって回路を再調整する
ことなく、１ビツト以上のすべてのドロップアウトを検
査することができ、検査時間を大幅に短縮することがで
きた。

（実施例３） 第５図は第１図に示す本発明のドロップアウト検査装置
におけるカウンター７及び計数値検査回路９の部分の第
３の実施例を示す回路図であり、カウンターとしては２
ビツト減算カウンター１３を用い、計数値検査回路とし
てはノア（ＮＯＲ）回路１４を用いている。

第５図において比較器からの比較出力６は２ビツト減算
カウンター１３にセット信号として接続され、また記録
クロック信号１は２ビツト減算カウンター１３にクロッ
ク信号として接続されている。また２ビツト減算カウン
ター１３からの上位ビット出力と下位ビット出力とはと
もにノア回路１４に入力きれており、このノア回路１４
からの出力はドロップアウト検査出力４０となるととも
に２ビツト減算カウンター１３にイネーブル２号として
接続きれている。

比較出力６にパルスが現れると２ビツト減算カウンター
１３に初期値３がロードされた後記録クロック信号１が
減算計数される。ドロップアウトが生じていない状態で
は２ビツト減算カウンター１３からの計数値出力は３，
２又は１であり、従ってノア回路１４からのドロップア
ウト検査出力４０は“Ｏ”となる。１ビツトのドロップ
アウトが生ずると２ビツト減算カウンター１３からの計
数値出力は“Ｏ″となり、従ってノア回路１４からのド
ロップアウト検査出力４０は１”となるとともに２ピツ
ト減算カウンター１０は計数動作を止め、ドロップアウ
ト状態が続いている間そのままの状態が保持きれる。ド
ロップアウト状態が終了して比較出力６にパルスが現れ
ると２ビツト減算カウンター１３からの計数値出力が３
となり、ノア回路１４からのドロップアウト検査出力４
０がθ″となって２ビツト減算カウンター１０は計数可
能な状態となる。

第５図に示す第３の実施例の回路を備えるドロップアウ
ト検査装置を用いて磁気ディスクのドロップアウト検査
を行なうことにより、１０ＫＨｚから２０ＫＨｚ以上ま
での広い周波数範囲にわたらて回路を再調整することな
く１ビツト以上のすべてのドロップアウトを検査するこ
とができ、検査時間を大幅に短縮することができた。

（実施例４） 第６図は第１図に示す本発明のドロップアウト検査装置
におけるカウンター７及び計数値検査回路９の部分の第
４の実施例を示す回路図であり、カウンターとしては２
ビツト減算カウンター１３を用い、計数値検査回路とし
てはノア（ＮＯＲ）回路１４とフリップフロップ１２と
により構成される回路を用いている。

第６図において比較器からの比較出力６は２ビツト減算
カウンター１３にセット信号として接続され、また記録
クロック信号１は２ビツト減算カウンター１３にクロッ
ク信号として接続されている。また２ビツト減算カウン
ター１３からの上位ビット出力と下位ビット出力とは共
にノア回路１４に入力きれており、このノア回路１４か
らの出力はフリップフロップ１２にセット信号として接
続されて、このフリップフロップ１２からの出力がドロ
ップアウト検査出力４０となる。また比較出力６は、フ
リップフロップ１２にリセット信号として接続されてい
る。

第６図に示した回路の動作は前記第１から第３の実施例
の回路の動作と同様に考えることができ、同様の効果を
もたらすことができる。

（実施例５） 第７図は第１図に示す本発明のドロップアウト検査装置
におけるカウンター７及び計数値検査回路９の部分の第
５の実施例を示す回路図であり、カウンターとしては３
ビツト加算カウンター１５を眉い、計数値検査回路とし
ては３ビツト加算カウンターエ５からの３ビツトの出力
のうちの最上位ビットを取り出す回路１６を用いている
。

第７図において比較器からの比較出力６は３ビツト加算
カウンター１５にリセット信号として接続され、比較出
力６にパルスが現れると３ビツト加算カウンター１５に
初期値Ｎとして“Ｏ”がロードされるよう構成されてい
る。また記録クロック信号１は３ビツト加算カウンター
１５にクロック信号として接続きれている。また最上位
ビット取り出し回路１６により３ビツト加算カウンター
１５からの３ビツトの出力のうちの最上位ビットが選択
して取り出されドロップアウト検査出力４０となると共
に３ビット加算カウンター１５にイネーブル信号として
接続されている。

１ビツトのドロップアウトが生じて３ビツト加算カウン
ター１５からの計数値出力が４になるとドロップアウト
検査出力４０が１になり、３ビツト加算カウンター１５
は加算動作を止める。ドロップアウト状態が終わって比
較出力６にパルスが現れると３ビツト加算カウンター１
５からの計数値出力は“０”となりドロップアウト検査
出力４０は“０”となるとともに３ビツト加算カウンタ
ー１５は加算動作が可能な状態となる。

第７図に示す第５の実施例の回路を備えるドロップアウ
ト検査装置を用いることにより、前記第１から第４の実
施例と同様の効果をもたらすことができた。

（実施例６） 第８図は第１図に示す本発明のドロップアウト検査装置
におけるカウンター７及び計数値検査回路９の部分の第
６の実施例を示す回路図であり、カウンターとしては３
ビツト減算カウンター１７を用い、計数値検査回路とし
てはノア回路１８を用いている。

第８図において比較器からの比較出力６は３ビツト減算
カウンター１７にロード信号として接続きれ比較出力６
にパルスが現れると３ビツト減算カウンター１７に初期
値Ｎとして初期値信号１９にセットされている値がロー
ドされる。この実施例においては初期値信号１９には′
４”がセットされている。また記録クロック信号１は３
ビツト減算カウンター１７にクロック信号として接続さ
れている。また３ビツト減算カウンター１７からの３ビ
ツトの出力は共にノア（ＮＯＲ）回路１８に入力されて
おり、このノア回路１８からの出力はドロップアウト検
査出力４０となるとともに３ビツト減算カウンター１７
にイネーブル信号として接続されている。

１ビツトのドロップアウトが生じて３ビツト減算カウン
ター１７からの計数値出力が′０”になるとドロップア
ウト検査出力４０が“１”となり、３ビツト減算カウン
ター１７は減算動作を止める。ドロップアウト状態が終
わって比較出力６にパルスが現れると３ビツト減算カウ
ンター１７からの計数値出力は４”となりドロップアウ
ト検査出力４０が′０″となるとともに３ビツト減算カ
ウンター１７は減算動作が可能な状態となる。　第８図
に示す第６の実施例の回路を備えるドロップアウト検査
回路を用いることにより、前記第１から第５の実施例と
同様の効果をもたらすことができた。

（実施例７） 第８図に示す回路と同じ構成の回路で３ビツト減箕カウ
ンター１７の初期値信号１９に初期値として“６”を入
力することにより、１０ＫＨｚ以下から２０ＭＨｚ以上
の広い範囲の周波数にわたって回路を再調整することな
く２ビツト以上の太ききのドロップアウトに限定して検
査することができ、検査時間を大幅に短縮することがで
きた。

（実施例８） 第９図は本発明のドロップアウト検査装置の第８の実施
例を示すブロック図である。

第１から第８の実施例においては再生信号の正領域につ
いてのドロップアウトを検査する回路について述べたが
第８の実施例においては正・負両領域のドロップアウト
を検査する回路を示す。

第９図のドロップアウト検査装置は記録クロック信号１
の周波数の２分の１の周波数の信号を記録再生し、太き
きが同じで極性の異なる２つの再生信号２８と２９とを
出力する記録再生部２ｏが用いられ、それぞれの再生信
号が第１図に示した本発明のドロップアウト検査装置の
基本構成に示した比較器５、カウンター７、計数値検査
回路９と同様な構成の比較器２１，２２、カウンター２
３．２４、計数値検査回路２５．２６によりドロップア
ウト検査され、それぞれの計数値検査回路２５．２６か
らの検査出力がともにアンド回路ｚ７に入力きれて、再
生信号のいずれか一方の極性の領域にドロップアウトが
生じた場合にドロップアウト検査出力４０にパルスが現
れるよう構成されている。

第９図に示すドロップアウト検査装置でカウンター及び
計数値検査回路として前記第１から第８の実施例に示し
た回路を用いることにより１０Ｋ）Ｉｚ以下から２０Ｍ
Ｈｚ以上の広い周波数範囲にわたって再生信号の両極性
の領域のドロップアウトを検出することができ、検査時
間を大幅に短縮することができた。

（発明の効果） 以上のように本発明のドロップアウト検査装置により、
広い周波数範囲にわたってのドロップアウト検査を行な
う場合においても、回路を再調整することを要せず検査
時間を大幅に短縮することができる。

【図面の簡単な説明】

第１図は本発明のドロップアウト検査装置の基本構成を
示すブロック図、第２図（ａ）〜（Ｃ）は第１図に示す
装置の動作を説明するための波形図、第２図（ｄ）はこ
れら波形図の各タイミングにおける計数値出力８を示す
図、第３図〜第８図は本発明のドロップアウト検査装置
のカウンター及び計数値検査回路の部分の互いに異なる
実施例をそれぞれ示す回路図、第９図は本発明のドロッ
プアウト検査装置の別の実施例を示すブロック図、第１
０図は従来のドロップアウト検査装置のブロック図、第
１１図（ａ）〜（Ｃ）は第１０図に示す装置の動作を説
明するための波形図である。 １・・・記録クロック２号、２，２０・・・記録再生部
、３．２８．２９・・・再生信号、４・・・ドロップア
ウトエラーレベル、５，２１．２２・・・比較器、６・
・・比較出力、７，２３．２４・・・カウンター、８・
・・計数値出力、９．２５．２６・・・計数値検査回路
、１０・・・２ビツト加算カウンター、１１．２７・・
・アンド回路、１２．２８・・・フリップフロップ、１
３・・・２ビツト減算カウンター、１４．１８・・・ノ
ア回路、１５・・・３ピツト加算カウンター、１７・・
・３ビツト減算カウンター、１９・・・初期値信号、２
９・・・記録増幅回路、３０・・・磁気ヘッド、３１・
・・再生増幅回路、３２・・・単安定マルチパイプレー
ク。 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 ３３　ドロ・γプ了・フトネ傘、＆歓力第１１図

Claims (2)

【特許請求の範囲】
1. （１）記録クロック信号の周波数の２分の１の周波数の
   信号を情報記憶体に記録再生する記録再生部と、前記記
   録再生部の出力である再生信号がドロップアウトエラー
   レベルよりも大きいときにパルスが現れる比較出力を出
   力する比較器とを有し、情報記憶体のドロップアウトを
   検査する装置において、前記比較出力に前記パルスが現
   れた時に初期値がＮに設定され前記記録クロック信号の
   加算計数又は減算計数をするカウンター回路と、前記カ
   ウンター回路が前記加算計数をする場合にはそのカウン
   ター回路からの計数値出力がＮ＋ｎ（ｎは正数）以上と
   なったことを検出し、また前記カウンター回路が前記減
   算計数をする場合にはそのカウンター回路からの計数値
   出力がＮ−ｎ以下となったことを検出する計数値検査回
   路とを備え、前記ｎが３以上であることを特徴とするド
   ロップアウト検査装置。
2. （２）ｎの値を４以下としたことを特徴とする特許請求
   の範囲第１項記載のドロップアウト検査装置。