JPS61260470A - ドロツプアウト検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は磁気ディスク・磁気テープ・光ディスクなどの
情報記憶体の欠陥などにエフ生ずるドロップアウト検査
検出するための、ドロップアウト検出装置に関する。

（従来技術） 従来のドロップアウト検出装置は情報記憶体に周期的な
信号を記録再生し、前記情報記憶体からの再生信号を得
るための記録再生部と、前記記録再生信号がドロップア
ウトエラーレベル３ク大きい時に比較出力を発生する比
較器と、前記比較出力が供給されるごとに一定時間発生
し、ドロップアウトが検出されているときに消滅する単
安定出力を出力する単安定マんチバイブレータｔ−含ん
で構成される。

次に従来のドロップアウト検出装置について図面を参照
して説明する。

第９図は従来のドロップアウト検査装置の一例を示すブ
ロック図であ一第１０図（ａ）〜（Ｃ）は第９図に示す
従来例の動作ｔ−祝明する几めの波形図である。

第９図に示すドロップアウト検査ｆｅＩｔに記録再生部
ｌと比較器４と単安定マルチバイブレータ−３７とを含
んで構成される。

以下に第９図に示すドロップアウト検査装置の動作を第
１０図を参照して説明する。

記録再生部１にＬＤ一定周波数の信号を情報記憶体に記
録再生して再生信号２ｔ−得る。この再生信号２とドロ
ップアウトエラーレベル３とｉ第１０図（ａ）に示す工
５に比較器４で比較される。この比較器４からの比較出
力５＃：ｃ、第１Ｏ図（ｂ）に示す工すに再生信号２０
波高値がドロップアウトエラーレベル３エク大きい間は
前記再生信号２０周期とほぼ等しい周期でパルスが発生
し、小さいときにはパルスが欠落する工りな信号となる
。このエラな比較出力５に単安定マルチバイブレータ３
７に供給される。この単安定マルチバイブレータ３７は
単一のパルスが入力した時にに該単安定マルチバイブレ
ータ３７の出、力のパルス幅が前記再生信号２の周期工
り大きくかつその２倍より小さくなるエリに、時定数の
値すなわち前記単安定マルチバイブレータ−中のコンデ
ンサＣ及び抵抗凡の値が調節されている。このとき前記
単安定マルチバイブレータ３７からのドロップアウト検
査出力３８は、第１Ｏ図（Ｃ）に示す工５Ｉ／ｃパルス
が前記再生信号２とほぼ等しい周期で供給されるときに
は高レベルとなり、ドロップアウトによりパルスが欠落
し几ときには低レベルとなるエラな出力となり、ドロッ
プアウトを検出することができる。

（従来技術の問題点） このような従来のドロップアウト検査装置は記録周波数
が変わり九時には、前記単安定マルチバイブレータの時
定数を再調節する必要があり、種々の周波数でドロップ
アウト検査をする場合には非常に多くの検査時間を必要
とするという欠点があった。

（発明の目的） 本発明の目的は徨々の周波数においてドロップアウト検
査をする場合においても回路を再調整するごとなく短時
間で検査することのできるドロップアウト検査装置全提
供することにある。

（発明の構成〕 本発明のドロップアウト検出装置の一つハ、一定周波数
の信号を情報記憶体に記録再生するための記録再生部と
、前記記録再生部の出力である再生信号がドロップアウ
トエラーレベルを越エルトきにパルスが発生するような
比較出力全出力する比較器と、前記再生信号の周波数の
ｍ倍（但しｍは２以上の整数）の周波数の位相同期パル
スを発生する位相同期発振器と、前記比較出力のパルス
にエリ初期ｉＮがロードされ、前記位相同期パルスを加
算計数するカウンターと、前記カウンターの計数出力が
Ｎ＋ｎ（ｎはｍａ１以上の整数）以上となったことにエ
リ前記情報記憶体のドロップアウトを検出する計数値検
出回路とを含んで構成することを特徴とする。

本発明のドロップアウト検出装置の他の一つに、一定周
波数の信号を情報記憶体に記録再生するための記録再生
部と、前記記録再生部の出力である再生信号がドロップ
アウトエラーレベルヲ越よるときにパルスが発生するよ
うな比較出力を出力する比較器と、前記再生信号の周波
数のｍ倍（但しｍは２以上の整数ンの周波数の位相同期
パルスを発生する位相同期発振器と、前記比較出力のパ
ルスに工り初期値Ｎがロードされ、前記位相同期パルス
を減算計数するカウンターと、前記カウンターの計数出
力がＮ−ｎ（ｎはｍａ１以上の整数］以下となったこと
にぶり前記情報記憶体のドロップアウトｔ−検出する計
数値検出回路とを含んで構成すること全特徴とする。

（構成の詳細な説明〕 次に本発明の構成について図面を参照して詳しく説明す
る。

第１図は本発明のドロップアウト検査装置の基本構成を
示すブロック図であり、第２図は藁１図に示す本発明の
ドロップアウト検査装置の動作を示す波形図である。藁
１図に示すドロップアウト検査装置は記録再生部ｌと比
較器４と位相同期発振器６とカウンター回ｊ１８と計数
値検査回路１０とから構成される。

以下に第１図に示す本発明のドロップアウト検査装置の
動作を第２図を参照して説明する。

記録再生部１にエリ一定周波数の信号を情報記憶体に記
録再生して再生信号２１に得る。

この再生信号２とドロップアウトエラーレベル３とは第
２図（ａ）に示すように比較器４に入力されて比較され
、該比較器４からの比較出力５は、第２図（ｂ）　Ｋ示
す工うに前記再生信号２の波高値がドロップアウトエラ
ーレベル３工つ大きい間は前記再生信号２０周期と等し
い周期のパルスが発生し、小さいときにはパルスが欠落
するような信号となる。一方前記再生信号２に位相同期
発振器６に入力され、第２図（Ｃ）に示すように前記再
生信号２０周波数のｍ倍〔但しｍは整数）の周波数の位
相同期パルス７ｔ−発生する。１１２図においては一例
としてｍ＝４の場合を示している。前記比較出力５と位
相同期パルス７とはカウンター回路８にそれぞれロード
信号お工びクロヅク信号として入力され、前記比較出力
５のパルスが発生した時に前記カウンター回路８に初期
１［Ｎｋロードし前記位相同期パルス７を加算計数また
は減算計数する。

前記カウンター回路８を加算動作で用いる場合にはこの
カウンター回路８からの計数値出力９は第２図（ｄ）に
示す工すに、ドロップアウトが生じていない状態で前記
比較出力５のパルスが前記再生信号２０周期とほぼ等し
い周期で発生するときにはＮからＮ＋ｍの間の値となり
、ドロップアウトに工９前記比較出力５のパルスが欠落
し友ときには、Ｎ＋ｍエク大きい値となる。このエラな
計数値出力９を計数値検査回路１０に入力し、この計数
値検査回路１０は前記計数値出力９がＮｕｎ（但しｎは
ｍａ１以上の整数）以上となったときにパルスを発生す
るような検査出力を出力するよう構成することにエリ、
ドロップアラ）ｆ検出することができる。ここでｎの値
を″ｍ＋１ｍ＋１以上下とすると、１ビット以上のすべ
てのドロップアラ）ｔ−検出することができる。またｎ
の値全２ｍ＋１以上で３ｍ以下とすると２ビット以上連
続し几ドロップアウト’を検出することができる。

前記カウンター回路８ｔ−減算動作で用いる場合もまっ
ｔく同様に考えることができ、この場合には計数値検査
回路１０は前記カウンター回路８からの計数値出力９が
Ｎ−ｎ以下となったときにパルスを発生するエコな検査
出力を出力する工う構成する。

以下本発明の実施例について図面を参照して説明する。

（実施例１） 第３図は本発明のドロップアウト検査装置の講１の実施
例を示すブロック図であり、位相同期発振器１６として
框、ゼロクロス検出器１１と位相比較器１２と低域フィ
ルタ１３と電圧制御発振器１４と２分周器１５とからな
り、再生信号２の周波数の２倍の周波数の位相同期パル
ス７ｔ−発生する工う構成されている回路音用いている
。更にカウンター回路としては２ビツト加算カウンター
１７を用い、計数値検査回路としてはアンド回路１８を
用いている。

第３図において比較器４からの比較出力５ニ２ビット加
算カウンター１７にリセ・ット信号として接続され、ま
た前記位相同期パルス７に前記２ビ・ソト加算カウンタ
ー１７にクロック信号として接続されている。また前記
２ビツト加算カウンター１７からの上位ビット出力と下
位ビット出力と框共にアンド回路１８に入力されており
、このアンド回路１８からの出力はドロップアウト検査
出力となると共に、前記２ビツト加算カウンター１７に
イネーブル信号として接続さｎている。

比較出力５のパルスが発生すると、２ビツト加算カウン
ター１７に初期値Ｎの値としてＯがロードされ几後位相
同期パルス７が加算計数される。

ドロップアウトが生じていない状態では前記２ビ・ｙ）
加算カウンター１７からの計数値出力は０ま九は１ま九
は２であり、従ってアンド回路１８からのドロップアウ
ト検査出力はＯとなる。１ビツトのドロップアウトが生
ずると前記２ビツト加算カウンター１７からの計数値出
力は３となり、従りて前記アンド回路１８からのドロッ
プアウト検査出力は１となるとともに前記２ビツト加算
カウンター１７は計数動作を止め、ドロップアウト状態
が続いている間その′！まの状態が保持される。

ドロップアウト状態が終了して前記比較出力５のパルス
が発生すると前記２ビツト加算カウンター１７に初期値
ＮとしてＯがロードされ、前記アンド回路１８からのド
ロップアウト検査出力は０となりて前記２ビツト加算カ
ウンター１７は計数動作が可能な状態となる。

纂３図に示す＄１（Ｄ実施例の回路を含めてドロップア
ウト検査装置を構成して磁気ディスクのドロップアウト
検査を行なうことにエク、１０ｋＨｚ以下から２０　Ｍ
Ｈｚ以上までの広い周波数範囲にわ九って回路を再調整
することなく、１ビツト以上のすべてのドロップアウト
を検査するＣとができ、検査時間を大幅に短縮すること
ができた。

（実施例２） 第４図は本発明のドロップアウト検査装置の再２の実施
例を示すブロック因であり、位相同期発振器１６として
は前記第１の実施例において示し九と同じ構成で、再生
信号２の周波数の２倍の周波数の位相同期パルスを発生
する二う構成されている回路を用い、カウンター回路と
しては２ビット加算カウンター１７ｔ−用い、計数値検
査回路としてはアンド回路１８と７リツプフロツグ１９
とにエフ構成される回路を用いている。

纂４図において、比較器４からの比較出力５に、２ビツ
ト加算カウンター１７にリセット信号として接続され、
ま九位相同期発振器１６からの位相同期パルス７に前記
２ビツト加算カウンター１７にクロック信号として接続
されている。ま九前記２ビット加算カウンター１７から
の上位ビット出力と下位ビット出力とは共にアンド回路
１８に人力されており、このアンド回路１８からの出力
に７リツプフロツグ１９にセット信号として接続され、
このプリップフロップ１９からの出力がドロップアウト
検査出力となる。１７を前記比較出力５に前記クリップ
フロップ１９にリセット信号として接続されている。

比較出力５のパルスが発生すると、フリップ７０ツブ１
９がリセットされてそのクリップフロップ１９からのド
ロップアウト検査出力は０となるとともに、２ビツト加
算カウンター１０に初期値ＮとしてＯがロードされた後
前記位相同期パルス７が加算計数される。前記第１０冥
施例の場合と同様にドロップアウトが生じていない状態
ではアンド回路１８からの出力ｈｏである。１ビツトの
ドロップアウトが生じて前記２ビツト加算カウンター１
７からの計数値出力が３になると前記アンド回路１８か
らの出力は１となり、前記クリップフロップ１９がセッ
トされて、そのクリップフロップ１９からのドロップア
ウト検査出力は１となる。ドロップアウト状態が続いて
いる間前記２ビット加算カウンター１７は加算計数動作
を続け、前記アンド回路１８からの出力はＯになっｆｃ
す１になっ７ｔｖするが前記スリブ１フ０ツ１１９はセ
ット状態が保持される。ドロップアウト状態が終了して
前記比較出力５のパルスが発生すると前記２ビツト加算
カウンター１７に初期値０がロードされるとともに前記
フリップフロップ１９にリセットされて、そのフリップ
プロップ１９からのドコツ１アウト検査出力ｈｏとなる
。

第４図に示す藁２の実施例の回路を含めてドロップアウ
ト検査装置を構成して磁気ディスクのドロップアウト検
査を行なうことに１０．１０ｋＨｚ以下から２０ＭＨｚ
以上までの広い周波数範囲にゎ九って回路を再調整する
ことなく、１ビツト以上のすべてのドロップアウトを検
査することができ、検査時間を大幅に短縮することがで
きた。

（実施例３） 第５図は本発明のドロップアウト検査装置の第３の実施
例を示すブロック図であり１位相同期発振器１６として
は、前記第１の実施例において示し九と同じ構成で、再
生信号２０周波数の２倍の周波数の位相同期パルス７を
発生するよう構成されている回路を用い、カウンター回
路としては２ビット減算カウンター２０ｆｔ用い、計数
値検査回路としては、ノア回路２１を用いている。

第５図において比較器４からの比較出力５は２ビツト減
算カウンター２０にセット信号として接続され、また位
相同期発振器１６からの位相同期パルス７に前記２ビツ
ト減算カウンター２ｏにクロック信号として接続されて
いる。まｔ前記２ビット減算カウンター２０からの上位
ビット出力と下位ビット出力とは共にノア回路２１に入
力されており、このノア回路２１からの出力はドロップ
アウト検査出力となるとともに前記２ビツト減算カウン
ター２０にイネーブル信号として接続されている。

比較出力５のパルスが発生すると、２ビツト減算カウン
ター２０に初期値３がロードされ几後位相同期パルス７
が減算計数される。ドロップアウトが生じていない状態
では前記２ビツト減算カウンター２０からの計数値出力
に３または２または１であり、従ってノア回路２１から
のドロップアウト検査出力に０となる。１ビツトのドロ
ップアウトが生ずると前記２ビツト減算カウンター２゜
からの計数値出力にＯとなり、従ってノア回路２１から
のドロップアウト検査出力に１となるとともに前記２ビ
ツト減算カウンター２０は計数動作全土め、ドロップア
ウト状態が続いている間そのままの状態が保持される。

ドロップアウト状態が終了して前記比較出力５のパルス
が発生すると、前記２ビツト減算カウンター２０からの
計数値出力が３となり、前記ノア回路からのドロップア
ウト検査出力が０となって前記２ビツト減算カウンター
２０は計数可能な状態となる。

第５図に示す第３の実施例の回路を含めてドロップアウ
ト検査装置を構成して磁気ディスクのドロップアウト検
査を行なうことにＬＤ、１０ｋＨｚから２０ＭＨｚ以上
までの広い周波数範囲にわ几って回路を再調整すること
なく、１ビツト以上のすべてのドロップアウトを検査す
ることができ、検査時間を大幅に短縮することができた
。

（５！施例４ン 第６図は本発明のドロップアウト検査装置の嘉４の実施
例を示すブロック図であり、位相同期発振器２３として
は、ゼロクロス検出器１１と位相比較器１２と低域フィ
ルタ１３と電圧制御発振器１４と４分周器２２とからな
り、再生信号２０周波数の４倍の周波数の位相同期パル
ス７ｔ−発生する工う構成されている回路を用いている
。夏にカウンター回路としては３ビツト加算カウンター
２４を用い、計数値検査回路としてはアンド回路１８を
用いている。

４６図において比較器４からの比較出力５は、３ビツト
加算カウンター２４にリセット信号として接続され、ま
九位相同期発振器２３からの位相同期パルス７は前記３
ビツト加算カウンター２４にクロック信号として接続さ
れている。ま九前記３ビット加算カウンター２４からの
３ビツトの出力のうち、上位２ビツトがアンド回路１８
に入力されており、このアンド回路１８からの出力はド
ロップアウト検査出力となると共に前記３ビツト加算カ
ウンター２４にイネーブル信号として接続されている。

比較出力５のパルスが発生すると、３ビツト加算カウン
ター２４に初期（ｉＮｏ値として０がロードされ九後、
位相同期パルス７が加算計数される。

ドロップアウトが生じていない状態では前記３ビツト加
算カウンター２４からの計数値出力は４以下であり、従
ってアンド回路１８からのドロップアウト検査出力は０
となる。１ビツトのドロップアウトが生じて、前記３ビ
ツト加算カウンター２４からの計数値出力が６になると
前記アンド回路１８からのドロップアウト検査出力はｌ
となるとともに前記３ビツト加算カウンター２４は計数
動作上止め、ドロップアウト状態が続いている間そのま
まの状態が保持される。ドロップアウト状態が終了して
前記比較出力５のパルスが発生すると前記３ビツト加算
カウンター２４に初期値Ｎとして０がロードされ、前記
アンド回路五８からのドロップアウト検査出力に０とな
って前記３ビツト加算カウンター２４は計数動作が可能
な状態となる。

第６図に示す第４の実施例の回路を含めてドロップアウ
ト検査装置を構成して磁気ディスクのドロップアウト検
査を行なうことにより、１０ｋＨｚ以下から２０ＭＨｚ
以上までの広い周波数範囲にわ九って回路を再調整する
ことなく、１ビツト以上のすべてのドロップアウトを検
査することができ、検査時間を大幅に短縮することがで
きｔ。

（実施例５〕 第７図は本発明のドロップアウト検査装置の纂５の実施
例を示すブロック図であり、位相同期発振器２３として
は前記１ｉ４の実施例において示したと同じ構成で、再
生信号２の周波数の４倍の周波数の位相同期パルス金発
生するよう構成されている回路を用い、カウンター回路
としては４ビツト加算カウンター２５を用い、計数値検
査回路としてはアンド回路２７ｔ−用いている。

第７図において比較器４からの比較出力５は４ビツト加
算カウンター２５にロード信号として接続され、また位
相同期発振器２３からの位相同期パルス７は前記４ビツ
ト加算カウンター２５にクロック信号として接続されて
いるｅ−１た前記４ビツト加算カウンター２５からの４
ビツトの出力は共にアンド回路２７に入力されており、
このアンド回路２７からの出力にドロップアウト検査出
力となると共に前記４ビツト加算カウンター２５にイネ
ーブル信号として接続されている。

比較出力５のパルスが発生すると４ビツト加算カウンタ
ー２５に初期値Ｎとして初期値信号２６にセットされて
いる値がロードされた後、位相同期パルス７が加算計数
される０本実施例においてに初期値Ｎの値を９とし友、
ドロップアウトが生じていない状態では前記４ビツト加
算カウンター２５からの計数値出力は９以上で１３以下
の値であり、従ってアンド回路２７からのドロップアウ
ト検査出力は０となる。１ビツトのドロップアウトが生
じて前記４ビツト加算カウンター２５からの計数値用ガ
が１５になると、前記アンド回路２７からのドロップア
ウト検査出力は１となるとともに前記４ビツト加算カウ
ンター２５に計数動作を止め、ドロップアウト状態が続
いている間そのままの状態が保持される。ドロップアウ
ト状態が終了して前記比較出力５のパルスが発生すると
前記４ビツト加算カウンター２５に初期ｇ［Ｎとしてツ
がロードされ、前記アンド回路２７からのドロップアウ
ト検査出力に０となって前記４ビツト加算カウンター２
５は計数動作が可能な状態となる。

第７図に示す第５の実施例の回路を含めてドロップアウ
ト検査装置を構成して磁気ディスクのドロップアウト検
査を行なうことに工り、１０ｋＨｚ以下から２０ＭＨｚ
以上までの広い周波数範囲にわたって回路を再調整する
ことなく、１ビツト以上のすべてのドロップアウトを検
査することができ、検査時間を大幅に短縮することがで
き友。

ま７を第７因に示す回路と同じ構成の回路で、４ビツト
加算カウンター２５の初期値信号２６に初期値Ｎとして
５をセットすることにより、１ＱｋＨＫ以下から２０　
ＭＨｚ以上までの広い周波数範囲にわ几って回路を再調
整することなく２ビツト以上の大きさのドロップアウト
に限定して検査することができ、検査時間を大幅に短縮
することができた。

（実施例６］ 第８図は本発明のドロップアウト検査装置の第６の実施
ＩＦ１１ｔ−示すブロック図である。

藁１から第５の実施例においては再生信号の正領域につ
いてのドロップアラ）ｆ検査する回路について述べ九が
、本実施例においては正・負側領域のドロップアウトを
検査する回路を示す。

第８図のドロップアウト検査装置は一定周波数の信号を
記録再生し、大きさが同じで極性の異なる２つの再生信
号３７と３８とを出力する記録再生部２８が用いられ、
それぞれの再生信号が前記第１図の本発明のドロップア
ウト検査装置の基本構成に示したと同様な構成の比較器
２９，３０、位相同期発振器３１．カウンター３２，３
３、計数値検査回路３４．３５にエフドロ９１アウト検
査され、それぞれの計数値検査回路３４．３５からの検
査出力が共にオア回路３６に入力されて、このオア回路
３６からのドロップアウト検査出力は再生信号のいずれ
の極性の領域にもドロップアウトが生じていない間は１
となり、再生信号のいずれか一方の極性の領域にドロッ
プアウトが生じた場合にＯとなる。

謂８図に示すドロップアウト検査装置でカウンター、位
相同期発振器、及び計数値検査回路として前記第１から
藁５の実施例に示し九回路を用いることにエリ１０ｋＨ
ｚ以下から２０　ＭＨｚ以上の広い周波数範囲にわ九っ
て、再生信号の両極性の領式のドロップアラ）？検出す
ることができ、検査時間を大幅に短縮することができた
。

（発明の効果） 以上の工うに本発明のドロップアウト検査装置にエフ、
広い周波数範囲にわたってのドロップアウト検査を行な
う場合においても、回路を再調整すること全１！せず検
査時間を大輪に短縮することができる。

【図面の簡単な説明】

稟１図は本発明のドロップアウト検査装置の基本構成を
示すブロック図、第２図に第１図に示す装置の動作を説
明するための波形図、第３囚〜第８図は本発明のドロッ
プアウト検査装置の実施例を示すブロック図、纂９図は
従来のドロップアウト検査装置のブロック図、第１０図
はＷＥ９図に示す装置の動作を説明するｔめの波形図を
示す。 図において、ｌ、２８は記録再生部、２．３７゜３８は
再生信号、３にド讐ツブアウトエラーレベル、４，２９
．３０は比較器、５は比較出力、６゜１６．２３．３１
は位相同期発振器、７は位相同期パルス、８，３２．３
３はカウンター回路、９に計数値出力、１０．３４．３
５は計数値検査回路、１１にゼロクロス検出器、１２は
位相比較器、１３は低域フィルター、１４は電圧制御発
振器、１５は２分周器、１７Ｈ２ビツト加算カウンター
、１８．２７［アンド回路、１９はプリップ７０ツ７．
２０Ｈ２ビツト減算カウンター、２１はノア回路、２２
は４分周器、２４に３ビツト加算カウンター、２５は４
ビツト加算カウンター、２６は初期値信号、３６はオア
回路、３７は単安定マルチバイブレータ−１３８はドロ
ップアウト検査出力を示す。 榮１図 Ｎｉ２　　　　　　　　　Ｎｉ２ 第２図 第３図 第５図 第７図 第８図 軍安定マル手バイブし一タ 髪１０図

Claims (3)

【特許請求の範囲】
1. （１）一定周波数の信号を情報記憶体に記録再生するた
   めの記録再生部と、前記記録再生部の出力である再生信
   号がドロップアウトエラーレベルを越えるときにパルス
   が発生するような比較出力を出力する比較器と、前記再
   生信号の周波数のｍ倍（但しｍは２以上の整数）の周波
   数の位相同期パルスを発生する位相同期発振器と、前記
   比較出力のパルスにより初期値Ｎがロードされ、前記位
   相同期パルスを加算計数するカウンターと、前記カウン
   ターの計数出力がＮ＋ｎ（ｎはｍ＋１以上の整数）以上
   となったことにより前記情報記憶体のドロップアウトを
   検出する計数値検出回路とを含んで構成することを特徴
   とするドロップアウト検出装置。
2. （２）一定周波数の信号を情報記憶体に記録再生するた
   めの記録再生部と、前記記録再生部の出力である再生信
   号がドロップアウトエラーレベルを越えるときにパルス
   が発生するような比較出力を出力する比較器と、前記再
   生信号の周波数のｍ倍（但しｍは２以上の整数）の周波
   数の位相同期パルスを発生する位相同期発振器と、前記
   比較出力のパルスにより初期値Ｎがロードされ、前記位
   相同期パルスを減算計数するカウンターと、前記カウン
   ターの計数出力がＮ−ｎ（ｎはｍ＋１以上の整数）以下
   となったことにより前記情報記憶体のドロップアウトを
   検出する計数値検出回路とを含んで構成することを特徴
   とするドロップアウト検出装置。
3. （３）前記ｎの値を２ｍ以下とすることを特徴とする特
   許請求の範囲第（１）項または第（２）項記載のドロッ
   プアウト検出装置。