JPS61184693A - 電子装置のアクセス方式 - Google Patents
電子装置のアクセス方式Info
- Publication number
- JPS61184693A JPS61184693A JP60025682A JP2568285A JPS61184693A JP S61184693 A JPS61184693 A JP S61184693A JP 60025682 A JP60025682 A JP 60025682A JP 2568285 A JP2568285 A JP 2568285A JP S61184693 A JPS61184693 A JP S61184693A
- Authority
- JP
- Japan
- Prior art keywords
- address
- zone
- symbol
- data
- prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 5
- 239000011111 cardboard Substances 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、たとえばｃｐｕ ＜セントラル・プロセッシ
ング・ユニット）とＰＲＯＭ （プログラマブル・リー
ド・オンリ・メモリ）とを有するいわゆるＩＣカードな
どの電子装置のアクセス方式に関する。
ング・ユニット）とＰＲＯＭ （プログラマブル・リー
ド・オンリ・メモリ）とを有するいわゆるＩＣカードな
どの電子装置のアクセス方式に関する。
［発明の技術的背景］
最近、データを記録するメモリカードとしてＩＣチップ
を有するＩＣカードが開発され、実用化されている。上
記ＩＣチップは、制御素子としてのＣＰＬＪとデータメ
モリとしてのＰＲＯＭとがら構成され、ＩＣカード基板
に内蔵されるようになっている。そして、上記ＦＲＯＭ
をアクセスする場合、外部から入力する命令のアドレス
部には絶対番地が広く用いられている。
を有するＩＣカードが開発され、実用化されている。上
記ＩＣチップは、制御素子としてのＣＰＬＪとデータメ
モリとしてのＰＲＯＭとがら構成され、ＩＣカード基板
に内蔵されるようになっている。そして、上記ＦＲＯＭ
をアクセスする場合、外部から入力する命令のアドレス
部には絶対番地が広く用いられている。
［背景技術の問題点］
しかしながら、このようなアクセス方式では、ＰＲＯＭ
内の一定の番地にデータを書込む場合または読出す場合
、送信側でそのＰＲＯＭのエリア使用状況を常に把握し
ていなければならず、特に送信側が多数のＩＣカードを
相手とする場合には、個々のＩＣカードのＰＲＯＭエリ
アを管理することが困難であるという問題があった。
内の一定の番地にデータを書込む場合または読出す場合
、送信側でそのＰＲＯＭのエリア使用状況を常に把握し
ていなければならず、特に送信側が多数のＩＣカードを
相手とする場合には、個々のＩＣカードのＰＲＯＭエリ
アを管理することが困難であるという問題があった。
［発明の目的］
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、複数のゾーンに分割されたデータメモリ
のエリアをアクセスする場合に、そのゾーンの記号を指
定するだけで簡単にデータの１込み・読出しができる電
子装置のアクセス方式を提供することにある。
するところは、複数のゾーンに分割されたデータメモリ
のエリアをアクセスする場合に、そのゾーンの記号を指
定するだけで簡単にデータの１込み・読出しができる電
子装置のアクセス方式を提供することにある。
［発明の概要］
本発明は上記目的を達成するために、データメモリのゾ
ーン記号とそれに対応する絶対番地とをテーブルとして
データメモリ上に作成しておき、制御素子がアドレッシ
ングを開始するとゾーン記号を順次サーチしてゆき、外
部から指定したゾーン記号と一致したところの絶対番地
をもってデータメモリに対する実際のアドレス指定を行
なうようにしたものである。
ーン記号とそれに対応する絶対番地とをテーブルとして
データメモリ上に作成しておき、制御素子がアドレッシ
ングを開始するとゾーン記号を順次サーチしてゆき、外
部から指定したゾーン記号と一致したところの絶対番地
をもってデータメモリに対する実際のアドレス指定を行
なうようにしたものである。
［発明の実施例］
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明に係る電子装置の一例としてＩＣカード
１を示すもので、ＩＣチップ２を内蔵しており、このＩ
Ｃチップ２はカード表面に形成されたコネクト部３を介
して図示しないカードリーダ・ライタと電気的に接続さ
れるようになっている。上記ＩＣチップ２は、たとえば
第２図に示すように、コネクト部３を介してカードリー
ダ・ライタから送られる命令、データなどを解読、演算
、記憶する制御素子としてのＣＰｔＪ４、このＣＰｔＪ
４で処理されたデータが記録されるデータメモリとして
のＰＲＯＭ５によって構成される。
１を示すもので、ＩＣチップ２を内蔵しており、このＩ
Ｃチップ２はカード表面に形成されたコネクト部３を介
して図示しないカードリーダ・ライタと電気的に接続さ
れるようになっている。上記ＩＣチップ２は、たとえば
第２図に示すように、コネクト部３を介してカードリー
ダ・ライタから送られる命令、データなどを解読、演算
、記憶する制御素子としてのＣＰｔＪ４、このＣＰｔＪ
４で処理されたデータが記録されるデータメモリとして
のＰＲＯＭ５によって構成される。
上記ＣＰＵ４は、コネクト部３を介して送られる命令な
どを解読したり、ＣＰＵＪ内の各部の動作を制御する制
御部６、上記命令□の種類により必要に応じて演算を行
なう演算部７、内部制御プログラムおよび固定データな
どを記憶しておくＲＯＭ（リード・オンリ・メモリ）８
、命令およびデータなどを一時記憶するＲＡＭ （ラン
ダム・アクセス・メモリ）９から構成されている。
どを解読したり、ＣＰＵＪ内の各部の動作を制御する制
御部６、上記命令□の種類により必要に応じて演算を行
なう演算部７、内部制御プログラムおよび固定データな
どを記憶しておくＲＯＭ（リード・オンリ・メモリ）８
、命令およびデータなどを一時記憶するＲＡＭ （ラン
ダム・アクセス・メモリ）９から構成されている。
上記ＰＲＯＭ５は、たとえば第３図に示すように、制御
テーブル１０とＮ個の利用者ゾーン１１とに分割されて
いる。上記各利用者ゾーン１１の先頭番地およびワード
長は、第４図に示すように上記制御テーブル１０に記憶
され、管理されている。また、上記各利用者ゾーン１１
は、第５図に示すようにワード単位でデータが記憶され
、各ワードには記録済であることを示す記録済フラグが
記録されるようになっている。上記記録済フラグが「１
Ｊの場合は未記録を示し、ｒＯＪの場合は記録済である
ことを示す。第５図はゾーンの先頭番地から３ワードが
記録され、残りの部分が未記録であることを示している
。
テーブル１０とＮ個の利用者ゾーン１１とに分割されて
いる。上記各利用者ゾーン１１の先頭番地およびワード
長は、第４図に示すように上記制御テーブル１０に記憶
され、管理されている。また、上記各利用者ゾーン１１
は、第５図に示すようにワード単位でデータが記憶され
、各ワードには記録済であることを示す記録済フラグが
記録されるようになっている。上記記録済フラグが「１
Ｊの場合は未記録を示し、ｒＯＪの場合は記録済である
ことを示す。第５図はゾーンの先頭番地から３ワードが
記録され、残りの部分が未記録であることを示している
。
なお、カードリーダ・ライタからは、記録時に第６図に
示すような記録命令コード、ゾーン記号および記録デー
タからなる電文が出力され、続出時に第７図に示すよう
な続出命令コードおよびゾーン記号からなる電文が出力
されるようになっている。
示すような記録命令コード、ゾーン記号および記録デー
タからなる電文が出力され、続出時に第７図に示すよう
な続出命令コードおよびゾーン記号からなる電文が出力
されるようになっている。
次に、上記のような構成において本発明のアクセス方式
を説明する。まず、記録動作について第８図に示すフロ
ーチャートを参照して説明すると、今カードリーダ・ラ
イタから第６図に示すような記録命令コード、ゾーン記
号および記録データからなる電文がＩＣカード１に供給
される。この電文はコネクト部３を介してＣＰＵＪ内の
制御部６に供給され、制御部６は上記電文をＲＡＭ９に
一時記憶せしめる。ついで、制御部６は上記電文が記録
用の電文であると解読する（ステップ８１）。
を説明する。まず、記録動作について第８図に示すフロ
ーチャートを参照して説明すると、今カードリーダ・ラ
イタから第６図に示すような記録命令コード、ゾーン記
号および記録データからなる電文がＩＣカード１に供給
される。この電文はコネクト部３を介してＣＰＵＪ内の
制御部６に供給され、制御部６は上記電文をＲＡＭ９に
一時記憶せしめる。ついで、制御部６は上記電文が記録
用の電文であると解読する（ステップ８１）。
次に、制御部６は、電文中のアドレス部のゾーン記号に
基づきＰＲＯＭ５の制御テーブル１０から対応するゾー
ンの先頭番地およびワード長を読出し、ＰＲＯＭ５の該
当番地をアドレス指定する（ステップ８２）。制御部６
は、先頭番地のワードの記録済フラグがｒＯＪの場合は
１ワ一ド分先の番地をアドレス指定する（ステップ８３
）。このようにして、記録済フラグが「１」になるまで
この動作を繰返し、「１」になったところでデータ部の
記録データを記録する（ステップ８４）。
基づきＰＲＯＭ５の制御テーブル１０から対応するゾー
ンの先頭番地およびワード長を読出し、ＰＲＯＭ５の該
当番地をアドレス指定する（ステップ８２）。制御部６
は、先頭番地のワードの記録済フラグがｒＯＪの場合は
１ワ一ド分先の番地をアドレス指定する（ステップ８３
）。このようにして、記録済フラグが「１」になるまで
この動作を繰返し、「１」になったところでデータ部の
記録データを記録する（ステップ８４）。
そして、このとき記録済フラグを「０」にセットする（
ステップＳ５）。
ステップＳ５）。
次に、読出動作について第９図に示すフローチャートを
参照して説明すると、今カードリーダ・ライタから第７
図に示すような続出命令コードおよびゾーン記号からな
る電文がＩＣカード１に供給される。この電文はコネク
ト部３を介してＣＰＵＪ内の制御部６に供給され、制御
部６は上 “記電文をＲＡＭ９に一時記憶せしめる。つ
いで、制御部６は上記電文が読出用の電文であると解読
する（ステップ８６）。次に、制御部６は、電文中のア
ドレス部のゾーン記号に基づきＰＲＯＭ５の制御テーブ
ル１０から対応するゾーンの先頭番地を読出し、ＰＲＯ
Ｍ５の該当番地をアドレス指定する（ステップ８７）。
参照して説明すると、今カードリーダ・ライタから第７
図に示すような続出命令コードおよびゾーン記号からな
る電文がＩＣカード１に供給される。この電文はコネク
ト部３を介してＣＰＵＪ内の制御部６に供給され、制御
部６は上 “記電文をＲＡＭ９に一時記憶せしめる。つ
いで、制御部６は上記電文が読出用の電文であると解読
する（ステップ８６）。次に、制御部６は、電文中のア
ドレス部のゾーン記号に基づきＰＲＯＭ５の制御テーブ
ル１０から対応するゾーンの先頭番地を読出し、ＰＲＯ
Ｍ５の該当番地をアドレス指定する（ステップ８７）。
制御部６は、先頭番地のワードの記録済フラグがｒＯＪ
の場合はそのデータを読出し、コネクト部３を介してカ
ード′リ−。
の場合はそのデータを読出し、コネクト部３を介してカ
ード′リ−。
ダ・ライタに出力する（ステップＳ８）。次に、制御部
６は、１ワ一ド分先の番地をアドレス指定し、記録済フ
ラグが「０」ならば同様にしてデータを読出す（ステッ
プ８９）。この動作を繰返し、記録済フラグが「１」に
なったところで停止する。
６は、１ワ一ド分先の番地をアドレス指定し、記録済フ
ラグが「０」ならば同様にしてデータを読出す（ステッ
プ８９）。この動作を繰返し、記録済フラグが「１」に
なったところで停止する。
このように、ＰＲＯＭ５のゾーン記号とそれに対応する
絶対番地とをテーブルとしてＰＲＯＭ５上に作成してお
き、ＣＰｔＪ４がアドレッシングを開始するとゾーン記
号を順次サーチしてゆき、外部から指定したゾーン記号
と一致したところの絶対番地をもってＰＲＯＭ５に対す
る実際のアドレス指定を行なうことにより、ゾーン記号
を指定するだけで記録時、続出時のアドレス指定ができ
、ゾーンのサイズの範囲内で自由に追加記録することが
でき、また続出時にはゾーン内の記録データを一度に読
出すことができる。
絶対番地とをテーブルとしてＰＲＯＭ５上に作成してお
き、ＣＰｔＪ４がアドレッシングを開始するとゾーン記
号を順次サーチしてゆき、外部から指定したゾーン記号
と一致したところの絶対番地をもってＰＲＯＭ５に対す
る実際のアドレス指定を行なうことにより、ゾーン記号
を指定するだけで記録時、続出時のアドレス指定ができ
、ゾーンのサイズの範囲内で自由に追加記録することが
でき、また続出時にはゾーン内の記録データを一度に読
出すことができる。
なお、前記ワード長は同一ゾーン内であれば任意の長さ
とすることができる。したがって、記録するデータの性
格によってゾーンごとに異なるワード長を指定すること
により、メモリエリアの効率化が図れる。また、前記実
施例では、制御テーブル１０をＰＲＯＭ５に設けたが、
これら限らず、たとえばＣＰＵ４のＲＯＭＢ内に設けよ
うにしてもよい。
とすることができる。したがって、記録するデータの性
格によってゾーンごとに異なるワード長を指定すること
により、メモリエリアの効率化が図れる。また、前記実
施例では、制御テーブル１０をＰＲＯＭ５に設けたが、
これら限らず、たとえばＣＰＵ４のＲＯＭＢ内に設けよ
うにしてもよい。
［発明の効果］
以上詳述したように本発明によれば、複数のゾーンに分
割されたデータメモリのエリアをアクセスする場合に、
そのゾーンの記号を指定するだけで簡単にデータの書込
み・読出しができる電子装置のアクセス方式を提供でき
る。
割されたデータメモリのエリアをアクセスする場合に、
そのゾーンの記号を指定するだけで簡単にデータの書込
み・読出しができる電子装置のアクセス方式を提供でき
る。
図は本発明の一実施例を説明するためのもので、第１図
はＩＣカードの斜視図、第２図はＩＣチップの構成を示
すブロック図、第３図はＰＲＯＭの記憶例を説明するた
めの図、第４図はＰＲＯＭ内の制御テーブルの例を示す
図、第５図はＰＲＯＭの記録状態と記録済フラグとの関
係を示す図、第６図は記録用電文の例を示す図、第７図
は読出用電文の例を示す図、第８図は記録動作を説明す
るためのフローチャート、第９図は読出動作を説明する
ためのフローチャートである。 １・・・・・・ＩＣカード（電子装置）、２・・・・・
・ＩＣチップ、３・・・・・・コネクト部、４・・・・
・・ＣＰＵ （制御素子）、５・・・・・・ＰＲＯＭ（
データメモリ）、１０・・・・・・制御テーブル、１１
・・・用利用者ゾーン。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４ｆｉ 第８図
はＩＣカードの斜視図、第２図はＩＣチップの構成を示
すブロック図、第３図はＰＲＯＭの記憶例を説明するた
めの図、第４図はＰＲＯＭ内の制御テーブルの例を示す
図、第５図はＰＲＯＭの記録状態と記録済フラグとの関
係を示す図、第６図は記録用電文の例を示す図、第７図
は読出用電文の例を示す図、第８図は記録動作を説明す
るためのフローチャート、第９図は読出動作を説明する
ためのフローチャートである。 １・・・・・・ＩＣカード（電子装置）、２・・・・・
・ＩＣチップ、３・・・・・・コネクト部、４・・・・
・・ＣＰＵ （制御素子）、５・・・・・・ＰＲＯＭ（
データメモリ）、１０・・・・・・制御テーブル、１１
・・・用利用者ゾーン。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４ｆｉ 第８図
Claims (5)
- （１）制御素子とデータメモリとを有する電子装置にお
いて、前記データメモリに外部からのデータを記録する
記録手段と、前記データメモリに記録されているデータ
を読出す読出手段とを有し、前記制御素子が前記記録手
段または読出手段により前記データメモリをアクセスす
る場合、絶対番地の代わりに用いる記号によりアドレス
指定し得るようにしたことを特徴とする電子装置のアク
セス方式。 - （２）前記データメモリの記憶エリアは任意の複数ゾー
ンに分割され、各ゾーンはそれに対応した前記記号を外
部から指定することにより選択し得るようにしたことを
特徴とする特許請求の範囲第１項記載の電子装置のアク
セス方式。 - （３）前記記号と絶対番地との対応は、あらかじめ前記
データメモリ内の所定エリアにテーブルとして記録して
おくことを特徴とする特許請求の範囲第１項記載の電子
装置のアクセス方式。 - （４）前記制御素子はＣＰＵ（セントラル・プロセッシ
ング・ユニット）である特許請求の範囲第１項記載の電
子装置のアクセス方式。 - （５）前記データメモリはＰＲＯＭ（プログラマブル・
リード・オンリ・メモリ）である特許請求の範囲第１項
記載の電子装置のアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60025682A JPS61184693A (ja) | 1985-02-13 | 1985-02-13 | 電子装置のアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60025682A JPS61184693A (ja) | 1985-02-13 | 1985-02-13 | 電子装置のアクセス方式 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22067387A Division JPS6379196A (ja) | 1987-09-03 | 1987-09-03 | 電子装置のアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184693A true JPS61184693A (ja) | 1986-08-18 |
Family
ID=12172555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60025682A Pending JPS61184693A (ja) | 1985-02-13 | 1985-02-13 | 電子装置のアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184693A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138482A (ja) * | 1986-12-01 | 1988-06-10 | Omron Tateisi Electronics Co | Ｉｃカ−ド装置 |
| JPS63138483A (ja) * | 1986-12-01 | 1988-06-10 | Omron Tateisi Electronics Co | Ｉｃカ−ド装置 |
| JPH03225596A (ja) * | 1990-01-31 | 1991-10-04 | Tokyo Electric Co Ltd | 電子式キャッシュレジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987568A (ja) * | 1982-11-12 | 1984-05-21 | Dainippon Printing Co Ltd | Ｉｃカ−ド |
| JPS60176186A (ja) * | 1984-02-23 | 1985-09-10 | Omron Tateisi Electronics Co | Ｉｃカ−ドシステム |
-
1985
- 1985-02-13 JP JP60025682A patent/JPS61184693A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987568A (ja) * | 1982-11-12 | 1984-05-21 | Dainippon Printing Co Ltd | Ｉｃカ−ド |
| JPS60176186A (ja) * | 1984-02-23 | 1985-09-10 | Omron Tateisi Electronics Co | Ｉｃカ−ドシステム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138482A (ja) * | 1986-12-01 | 1988-06-10 | Omron Tateisi Electronics Co | Ｉｃカ−ド装置 |
| JPS63138483A (ja) * | 1986-12-01 | 1988-06-10 | Omron Tateisi Electronics Co | Ｉｃカ−ド装置 |
| JPH03225596A (ja) * | 1990-01-31 | 1991-10-04 | Tokyo Electric Co Ltd | 電子式キャッシュレジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870005309A (ko) | 휴대할 수 있는 전자장치 | |
| KR880004367A (ko) | 휴대할 수 있는 전자장치 | |
| KR870004382A (ko) | 휴대할 수 있는 전자장치 | |
| KR870011614A (ko) | 메모리 카트리지 | |
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| DK264287A (da) | Pagineret lager til en databehandlingsenhed | |
| JPS60207939A (ja) | 電子装置の記録方式 | |
| JPS61184693A (ja) | 電子装置のアクセス方式 | |
| JPH0786829B2 (ja) | 電子機器装置 | |
| JPS6379196A (ja) | 電子装置のアクセス方式 | |
| JPS6341163A (ja) | 印字装置 | |
| JP3817747B2 (ja) | 書体情報設定装置 | |
| JPS62295149A (ja) | 電子装置の記録方式 | |
| JP2598056B2 (ja) | 携帯可能電子装置 | |
| JP2880709B2 (ja) | Ｉｃカードにおけるメモリ制御方法 | |
| JPH0855204A (ja) | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 | |
| JPS62128389A (ja) | 携帯可能電子装置 | |
| JPH0468486A (ja) | 携帯可能記憶媒体 | |
| JPH0373913B2 (ja) | ||
| JPS6240521A (ja) | デイスク制御方式 | |
| JPS63187382A (ja) | 携帯可能電子装置の初期化装置 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPS58116579A (ja) | 漢字ドツトパタ−ン出力制御方式 | |
| JPS5922150A (ja) | メモリ制御方式 | |
| JPH06131519A (ja) | Ｉｃカード |