JPS61181150A - 薄膜集積回路構造における膜の密着性の改良方法 - Google Patents

薄膜集積回路構造における膜の密着性の改良方法

Info

Publication number
JPS61181150A
JPS61181150A JP60289112A JP28911285A JPS61181150A JP S61181150 A JPS61181150 A JP S61181150A JP 60289112 A JP60289112 A JP 60289112A JP 28911285 A JP28911285 A JP 28911285A JP S61181150 A JPS61181150 A JP S61181150A
Authority
JP
Japan
Prior art keywords
layer
silicide
silicon
metal silicide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60289112A
Other languages
English (en)
Inventor
ジユイン―カイ　ツアング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zilog Inc
Original Assignee
Zilog Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zilog Inc filed Critical Zilog Inc
Publication of JPS61181150A publication Critical patent/JPS61181150A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は、集積回路の製造の分野に関し、特に薄膜集積
回路構造における薄膜密着性を改良する方法に関する。
・ 以下余白 発明の背景 半導体集積回路の設計および製造については当業界にお
いて公知である。集積回路技術の最近の進歩に伴い、素
子の小型化が進み、−万でこれに応じて素子の実装密度
と複雑さは増している。こうした発展と期を同じくして
、電気的相互接続用材料に対する要求は増々厳しくなっ
ている。その要求を要約すれば、抵抗値が低く、製造過
程で使用される薬品および高温に対して耐性を有し、ｍ
−に成形し得ることである・ 例えば、典型的なＭＯ８ＦＥＴ構造の場合、エピタキシ
ャル成長させ次単結晶シリコン層をペースすなわち基板
とし、ポリシリコン（多結晶シリコン）をｆ−）用およ
び相互接続構造用の標準的な材料としている。ポリシリ
コンはシリコン酸化物層によって上層の導電層および単
結晶シリコン基板から絶縁されている。ポリシリコンは
処理用の薬品れている主な理由は、その導電性の限界で
ある。
ポリシリコンは、多くドーピングし几場合でも電導度が
３００μΩ−ｄ程度に過ぎない友め、回路性能を非常に
限定する。一つの解決策として提案されている方法は、
ポリシリコンをそれよりも電導度の高い純金属１例えば
アルミニウム、タングステン；チタン等で置き換えるこ
とである。しかし、これら純金属には、集積回路製造時
の高温でシリコン基板と反応しおよび更に処理に便用す
る化学薬品に耐えられないかもしれないという限界があ
る。
もう一つの在来の解決法は、耐熱金属シリサイドを集積
回路の製造技術に取り入れることである。
シリサイドは幾つかの点で単層ドーピングし＆／クリリ
コンよりも優れている。ドーピングしたポリシリコンの
典型的な厚さは４５００１で、その面積抵抗率は１５Ｑ
１０以上であるのに対して、シリサイドの面積抵抗率は
、２ル勺以下程度でるる。
シリサイドとしての面積抵抗率は、タンタルおよびタン
グステンが約２ＱＡ：Ｊ、モリブデンが約１．５から約
ｚＯＱ／ｌ］、チタンが約ｏ、ｓル０である。ま几、ク
リサイドは一般的に高温やアルカリ性処理薬品に耐える
ことから、　ＭＯ８ＦＩｉｔＴその他の集積回路製造工
程にも適合するものでらる。結局、シリコン層の下に十
分な量のシリコンがあれば、シリサイド膜の化学的およ
び電気的性質を落とさずに。
自己表面安定化性を持つ二酸化シリコンをシリサイド上
に熱成長させることができる。
金属シリサイドは、相互接続用に必要な希望する抵抗値
および化学的・熱的安定性を有し、　ＰＥＴのダートと
して十分な機能を有する。トランジスターのダートとし
て働く九めに十分な厚さを持つ４リシリコン層がシリサ
イドの下にある多層構造（以下これを４リサイド（ｐｏ
ｌｙｃｉｄｅ）という）を使うことがしばしばある。こ
の４リサイド構造は、両層の合計厚さが約４５００Ｘで
あり、抵抗率が４４１０程度でめる。このよりなＩリサ
イド構造が使われるようにな２ｆｔのは極く最近ではあ
るが、当業界で社会知でめる。例えば、　Ｏｒｏｗｄｅ
ｒらの持つ米国特許第１１８０，５９６号には、スパッ
タリングとその後の焼鈍によりて４リシリコン基板上に
シリサイド層を付与する方法が開示されている。
８ｃｏｖｅ１１らの持つ米国特許第１，４６８，３０８
号には。
蒸着法を用いて半導体基板上にシリサイド層を付与する
方法が示されている。これら以外に、シリサイド層を有
する半導体回路構造が開示されているものとしては下記
のものがある。Ｌｅｖｉｎｓｔｅｉｎらの米国特許第１
２７　ａ５５７号に開示されているのは、ドーピングし
た４リシリコン層と蒸着し九二酸化シリコン層とによっ
てタンタルま次はチタンのシリサイド層を挟む構造であ
る。Ｌｅｖｉｎｓｔｅｉｎらの米国特許第１３３４８３
９号およびＦｒａｓｅｒらの同ＩＥ４３３７．４７６号
に開示されているのは、ポリシリコン層と熱成長させ九
二酸化シリコン層との間にシリサイド層を挟む構造であ
る。Ｆｕｌａらの米国特許第１４５０．６２０号に開示
されているのは、シリサイド層とポリシリコン層の両方
を有するＭＯ８形集積回路素子である。
？リサイド構造の製造において注目される一つの問題点
は、シリサイド形成中およびその後の製造工程中におい
て、シリサイド層の密着性が低いことである。シリサイ
ド形成中の体積収縮は１〜３Ｘ１０　　ｄｙｎ／２−の
範囲の大きな引張応力を発生させる。シリサイドとプリ
シリコンとでは熱膨張係数が実質的に異なるため、後続
の製造工程、友とえば焼鈍工程での高温によって更に応
力が付加される。更には、工、チング中にも割れや剥離
が起る。
この問題に対して提案されている一つの方法は、シリサ
イド形成にターゲットを２つ使うスフ９．タリング法を
利用することであって、この方法ではシリサイド・ター
ｒ　ｙ　）とシリコン・ターゲットとに同一条件でスパ
ッタリングを行なう。このような方法の例としてはＨｗ
ａｎｇらの米国特許第１．４４３，９３０号がある。こ
の方法はシリサイド形成中の引張応力を減少させるのに
は有効でるるか、後続製造工程中での割れや剥離は依然
として発生する。
本発明の方法が提案する解決法は、上記後者の問題に対
するものであり、応力低減法の几めにシリサイド層にイ
オン注入する方法に関する。
イオン注入法は母材に不純物を導入する方法として多く
の利点を有する。これらの利点は、（１）注入される不
純物の個数制御が正確であること％（２）低温で操業す
ること、（３）不純物を母材表面の下へ完全に導入する
こと、（４）注入の深さを制御することである。イオン
注入法を素子製造中のシリコンのドーピング方法として
利用することは公知である。例えば、　ＷｉｌｔｉｎＨ
の米国特許第１．３７３２５１号はイオン注入法でドー
グし几ポリシリコン層を有するＩリサイド構造を開示し
ている。同様に、Ｐｕ１ｓらの米国特許第１，４５０，
６２０号はＩリサイド構造の４リシリコン層のドーピン
グにイオン注入法を利用している。しかし、シリサイド
のドーピングに、またそれによって引張応力および引張
応力の起こす割れ・剥離の問題を低減することにイオン
注入法を用いることは新規でるる。
発明の概要 し九がって、本発明の目的の一つは、集積回路製造中の
引張応力を低減する方法を提供するととでめる。
本発明のもう一つの目的は、薄膜集積回路構造の製造中
の膜の密着を改良する方法を提供することである。
更に本発明のもう一つの目的は、引張応力を低減しかつ
それによってシリサイド層を有する薄膜集積回路構造に
おける膜の密着を改良する方法を提供することでめる。
更に本発明の目的の一つは、製造工程中の割れ・剥離傾
向を実質的に減少させる九めに引張応力を低減すること
でろり、かつそれによってシリサイド層を有する薄膜集
積回路構造における膜の密着を改良することであって、
その手段として、あらかじめ設定しｔエネルギーのイオ
ンを選択し、これをららかじめ設足し几ドーズ量で上記
構造のシリサイド層に注入する。
本発明のこれ以外の目的、利点および新規の特徴につい
て、その一部を以下に示しかつ以下の実験によって当業
者に対して明らかにする。
上記およびその他の目的を達成するために、かつ本発明
の趣旨に従って１本発明の方法は、金属シリサイドの基
板上への被覆と、その後で行なう、あらかじめ設定した
エネルギーとあらかじめ設定したドーズ量での選択した
イオンのシリサイド層への注入とを構成要件とする。本
発明法の一例を挙げれば、＄　ＩＪシリコン表面層を有
する基板上に耐熱金属シリサイドを被覆し、その後で燐
、ひ素、はう素のうちのいずれかをエネルギー範囲Ｏ〜
３００ｋｅＶ、ドーズ量約１０〜約１０１７ｃｆＲ−”
　で注入する。シリサイドとして望ましいのは、化学式
Ｍ８　ｉｘのシリコン量の多いシリサイドである。ここ
で、Ｍはタングステン、チタン、タンタル、モリブデン
のような耐熱金属、Ｘは２よシ大きい値である。
更に本発明の一例を挙げれば、燐、ひ素、はう素のよう
なイオンを選択し、これをエネルギー範囲４０〜１５０
　ｋｅＶ、ドーズ量的５×１０〜約３　Ｘ　１０１６ｃ
Ｗ１−”でシリサイド層に注入する。ここに述べた本発
明の方法は、引張応力を実質的に低減し、それに対応し
て、熱処理その他の製造工程に通常付随する割れ・剥離
の問題を実質的に減少させる。
発明の詳細な説明 第１図および第２図を参照して、／　＋７サイド導体形
成の几めの公知の技術を説明する。ここに示し次側は、
金属−酸化物−シリコン（ＭＯ８）電界効果トランジス
ター（ＦＩＴ）の形成方法である。シリコン半導体基板
ＪＩＦｉ、これから能動素子が形成される場所を除いて
、熱成長による厚いフィールド酸化層（ＦＯＸ）で初め
は覆われている。通常このフィールド酸化層は、能動素
子の場所をその相互の分離（アイソレーション）のｔめ
のドーピングをした後に、成長させる。このような領域
にほう素イオンの注入を行なうことによってイオン化を
行なうことができる。ウェーハ１１の上面は初め平らで
あるが、フィールド酸化層１３の成長で上面でのシリコ
ン層を消費し、第１図に示す窪んだ領域が形成される。
集積回路の標準的な形成法における次の工程は、ウェー
ハ表面上に高品質の二酸化シリコンの薄い層１５を成長
させることである。この酸化層１５は能動素子のダート
酸化物として働くｅ次ニ、ウェーハの全表面上にポリシ
リコン膚１７を標準的な方法で形成する。次に、耐熱金
属シリサイド層１９を公知の方法、望ましくはスノＪ？
、クリング法で形成する。シリサイド層１９は、約２２
〜約２．６の範囲にあるＸと、タンタル、タングステン
、チタン、モリブデンおよびこれらの混合物から成る群
から選択し次金属Ｍとで表わされる化学式ＭＳＩｘを満
足する多数の特定化合物のうちの１つであればよい。次
に、ウェーハに温度約８００℃以上１時間５分以上の焼
鈍を施す。好ましい温度範囲は約９００〜９５０℃であ
りかつ好ましい時間は約１０〜３０分である。
シリサイド層１９を被覆し次後に、あらかじめ設定した
エネルギーのイオンを選択して、これをあらかじめ設定
し九ドーズ量でシリサイド層１９に注入する。この注入
工程が１本発明の改良方法の対象である。第１図に一般
的に公知で市販のイオン注入装置を示す。気体源２９に
は、加速電圧■に保持し几適当な気体３１が収容されて
いる。
はう素注入の場合にはＢＦ２のようなほう素を含有する
気体を用い、同様にひ素注入の場合にはＡｓＨｓのよう
なひ素を含有する気体を用いる。気体３１を関節弁３３
によりてイオン源３７の中に導く。
このようにしてイオン源３７は、圧力的１０１ＴＯｒｒ
の選択され几攬類のイオン・プラズマを収容し、イオン
源を高電圧に保持する友めのイオン源用電源３５によっ
てエネルギーを与えられる。イオン源用拡散ポンプ３９
は、イオン・ビーム４３が筒４１を通って移動するため
の低圧状態を作る。収斂磁石４５が必要なイオン攬を選
択し、そのイオン・ビームは次に解像スリット４９を通
って加速管５１に入る。
その後イオン・ビーム４３は、均一な注入が行なわれる
ように、垂直偏向板５３と水平偏向板５５によって走査
され方向決定される。チャージ交換による影響を取り除
く几めに、ビーム線用拡散−ンｆ５７と終端部用拡散ボ
ンｆ５９によりて低圧を維持する。最終的にイオン・ビ
ーム４３は、ウェーハ・ターダウトロ５を収容して＾る
７エラデー・ケージ６３の中へ導かれる。注入の済んだ
ターｒ　ｙ　）を交換するためのターダ、ト供給装置６
７を任意に設置する。
注入の九めの望ましいイオン種には、エネルギー範囲的
０〜３００　ｋｅＶの、更に望ましくは約４−０〜１５
０　ｋｅＶの燐、ひ素、はう素が含まれる。
望ましいドーズ量範囲は約１０〜１０１７ｍ−”であり
、特に望ましいドーズ量範囲は約５　Ｘ　１０１５〜３
　Ｘ　１０”備−冨である。
シリナイド層１９の注入後に、ウェーハの面のうちで導
体またはダートを永久に形成しない部分については全て
、この層】９と／　ＩＪシリコン層１７を除去する。層
１７．１９の不要部分を標準的なフォト・レジスト・マ
スク法およびエツチング法によって除去する。第２図に
示すように、この操作によって、プリシリコン層１７’
と選択した金属シリサイドの層１９′から成るポリサイ
ド・ｒ−ト構造が形成される。この構造全体の厚さは約
４−５００Ｘが望ましく、ま九テリシリコン層１７′の
全厚さは約２０００Ｋが望ましい。このようにすること
によって、ダート機能に必要な、十分なポリシリコンが
提供され、ま之このダートと形成され友集積回路チ、プ
の他の部分とを接続するｔめに必要な低抵抗導電性を得
るのに十分なシリサイドが提供される。
ソース領域２１とドレイン領域２３（第２図）は、上記
方法と類似のイオン注入法によって、通常は図示し次位
置に形成される。ここで述べ比例はＮＭＯ８Ｉ：ｒ）ｆ
ｉ法であり、この場合図示し次ようにＮ＋領領域形成さ
れる。
第２図の中間的構造を形成しｔ後に、ウェーノー全体を
絶縁層１通常は二酸化シリコンで被覆するのが望ましい
。これは、シリコン・ウェーハ基板１１に形成され几素
子を保護する九めであり、ま之基板に形成されｔ素子と
の電気的な干渉を実質的に無くして、絶縁層上に導体を
形成することができるようにするためである。すなわち
、！＠３図に示したように、二酸化シリコンの層２５お
よび２７が形成される。層２５は薄く１通常は約１００
０１であり、非常に高品位のものである。
厚い方の層２７は標準的な化学蒸着法（ＯＶＤ）によっ
て形成するのが最も便利である。しかし、Ｃ■法で蒸着
し九二酸化物の品位は十分に良好でない几め、まず最初
に層２５を形成する。この後に、ウェーハを約８００℃
以上の温度で少なくとも５分間焼鈍する。望ましい温度
範囲は約９００〜９５０℃であり、望ましい時間は約１
０〜３０分である。
ウェーハ表面の大部分については層２５は既に形成され
ているｆ−）酸化物層１５の上に容易に形成されるが、
ダート電極の一部である金属シリサイド層１９′上にも
酸化層２５を形成する必要がある。層２５は８００℃以
上、望ましくは約９００〜９５０℃の間の温度で酸化に
よって形成される。
以下の実施例は本発明の実施態様のいくつかを説明する
ものであり、添付し九特許請求の範囲に規定しｔ発明の
範囲を限定しようとするものではない。
実施例１ イオン注入しｔポリサイド・ウエーノ１の応力測定を以
下の方法によって行なり九。最初に、夕一ダ、トを２つ
有するスノクツタリング・ガンを備え友ス・母、タング
ステンの従来装置を用いて、シリコン量の多いタングス
テン・デシリサイド（Ｗ８ｉ、　　ここでＸは約２．３
）をＩリシリコン表面層を有する基板上にスｉ４　ｙタ
リング被覆し念。
シリコンを１２００Ｗで、タングステンを３００Ｗで約
２６分間スノ’Ｆ　ツタリング被覆し九〇次に。
Ｖａｒｉａｎ−Ｂｘｔｒｏｎ　ＤＦ−３００イオン注入
装置を用いて、このシリサイド１−に燐又はひ素を注入
しｔｏ　ドーズ量およびエネルギーを変化させて試験を
行なりｔ０注入後に、ウェーノ１を９５０℃、乾燥窒素
雰囲気中で約３０分間焼鈍し九〇応力測定の結果を、シ
リサイド被覆まま、イオン注入後、更に焼鈍後について
第１表と第２表に示す。
第１表と第２表に示されるように、通常は形成中および
焼鈍後に現れる引張応力を、シリサイド膜にイオン注入
することによって十分低減することができる。
以下余白
【図面の簡単な説明】
第１図は部分的に形成し九半導体要素の断面図、第２図
は更に処理し７？−３１１１図の要素の断面図、第３図
は更に処理し次第１図および第２図の半導体要素のａｉ
ｆｉ図、第１図は一搬的なイオン注入装置の概念図であ
る。 １１：シリコン半導体基板（ウェーハ）、１３：フィー
ルド酸化層、１５・２５・２７：二酸化シリコン層、１
７：多結晶シリコン層（／リシリコン４）、１９：耐熱
金属シリサイド層、２１：ノース領域、２３ニドレーン
領域、１７′と１９′：ポリサイド・ダート構造を構成
する多結晶シリコン層（／リシリコン層）と耐熱金属シ
リサイド層、３１：気体、３７：イオン源、４３：イオ
ン・ビーム、５１：加速管、６５：ウェーハ・ターｒ。 ト。 以下余白 ３面の浄’ｉｆ（内容に変更なし） Ｆ１４又−１ ｂυ−２ ＦＩ＆−３ Ｆ／Ｇ、−４ 手続補正書（方式） ％式％ １、事件の表示 昭和６０年　特許願　　第２８９１１２号２、発明の名
称 薄膜集積回路構造における震の密着性の改良方法３、補
正をする者 事件との関係　　特許出願人 名称　　ジログ、インコー〆レイティド４、代理人 ６、補正の対象 ｆｉｌ　　願書の「出願人の代表者」の欄（２１委任状 （３）図　面 ７、補正の内容 ｆｉｌ（２１別紙の通り （３）　　　図面の浄書（内容に変更なし）８、添附書
類の目録 ｆｉｌ訂正願書　　　　１通 （２）委任状及び訳文　　　　　　　　各１通（３）浄
書図面　　　　１通 手続補正書（自発ン 昭和６１年２月１０日

Claims (1)

  1. 【特許請求の範囲】 １、基板上に金属シリサイド膜を被覆する工程と、あら
    かじめ設定したドーズ量の選択されたイオンをあらかじ
    め設定したエネルギーで前記金属シリサイド膜に注入す
    る工程であって該イオン注入によって該金属シリサイド
    膜の引張応力を後続の熱処理中に減少させる工程とを含
    んで成る、薄膜集積回路製造中の膜の密着性を改良する
    方法。 ２、前記基板が多結晶シリコン表面層を具備する特許請
    求の範囲第１項記載の方法。 ３、前記金属シリサイドが、耐熱金属Ｍと２より大きい
    数値ｘとで表わされる構造ＭＳｉ＿ｘを有する化合物で
    ある特許請求の範囲第１項記載の方法。 ４、前記Ｍがタングステン、チタン、タンタルおよびモ
    リブデンから成るグループから選択されかつ前記ｘの範
    囲が約２．２〜約２．６である特許請求の範囲第３項記
    載の方法。 ５、前記イオンが燐、ひ素およびほう素から成るグルー
    プから選択される特許請求の範囲第１項記載の方法。 ６、前記ドーズ量の範囲が１０＾１＾５〜１０＾１＾７
    ｃｍ＾−＾２である特許請求の範囲第１項記載の方法。 ７、前記ドーズ量の範囲が５×１０＾１＾５〜３×１０
    ＾１＾６ｃｍ＾−＾２である特許請求の範囲第６項記載
    の方法。 ８、前記エネルギーの範囲が０〜３００ｋｅＶである特
    許請求の範囲第１項記載の方法。 ９、前記エネルギーの範囲が４０〜１５０ｋｅＶである
    特許請求の範囲第８項記載の方法。 １０、前記熱処理が前記基板の８００℃以上保持を含ん
    で成る特許請求の範囲第１項記載の方法。
JP60289112A 1984-12-21 1985-12-21 薄膜集積回路構造における膜の密着性の改良方法 Pending JPS61181150A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/684,677 US4597163A (en) 1984-12-21 1984-12-21 Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures
US684677 1991-04-11

Publications (1)

Publication Number Publication Date
JPS61181150A true JPS61181150A (ja) 1986-08-13

Family

ID=24749088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60289112A Pending JPS61181150A (ja) 1984-12-21 1985-12-21 薄膜集積回路構造における膜の密着性の改良方法

Country Status (2)

Country Link
US (1) US4597163A (ja)
JP (1) JPS61181150A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897212A (ja) * 1994-09-28 1996-04-12 Nec Corp 半導体装置の製造方法
JPH08241895A (ja) * 1995-03-03 1996-09-17 Nec Corp 半導体装置及びその製造方法
US6344694B1 (en) 1998-11-12 2002-02-05 Nec Corporation Semiconductor device and method for manufacturing same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788160A (en) * 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
US5059546A (en) * 1987-05-01 1991-10-22 Texas Instruments Incorporated BICMOS process for forming shallow NPN emitters and mosfet source/drains
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US4759836A (en) * 1987-08-12 1988-07-26 Siliconix Incorporated Ion implantation of thin film CrSi2 and SiC resistors
US5254874A (en) * 1990-05-02 1993-10-19 Quality Semiconductor Inc. High density local interconnect in a semiconductor circuit using metal silicide
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
US5043292A (en) * 1990-05-31 1991-08-27 National Semiconductor Corporation Self-aligned masking for ultra-high energy implants with application to localized buried implants and insolation structures
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
JPH04354118A (ja) * 1991-05-31 1992-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
US5355010A (en) * 1991-06-21 1994-10-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a dual type polycide layer comprising a uniformly p-type doped silicide
US5416034A (en) * 1993-06-30 1995-05-16 Sgs-Thomson Microelectronics, Inc. Method of making resistor with silicon-rich silicide contacts for an integrated circuit
US5491099A (en) * 1994-08-29 1996-02-13 United Microelectronics Corporation Method of making silicided LDD with recess in semiconductor substrate
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
JP2003045880A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS588144B2 (ja) * 1977-06-30 1983-02-14 富士通株式会社 半導体装置の製造方法
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
NL186352C (nl) * 1980-08-27 1990-11-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4446476A (en) * 1981-06-30 1984-05-01 International Business Machines Corporation Integrated circuit having a sublayer electrical contact and fabrication thereof
US4457972A (en) * 1981-12-07 1984-07-03 California Institute Of Technology Enhanced adhesion by high energy bombardment
GB2114809B (en) * 1982-02-04 1986-02-05 Standard Telephones Cables Ltd Metallic silicide production
US4526624A (en) * 1982-07-02 1985-07-02 California Institute Of Technology Enhanced adhesion of films to semiconductors or metals by high energy bombardment
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
US4411734A (en) * 1982-12-09 1983-10-25 Rca Corporation Etching of tantalum silicide/doped polysilicon structures
US4450620A (en) * 1983-02-18 1984-05-29 Bell Telephone Laboratories, Incorporated Fabrication of MOS integrated circuit devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897212A (ja) * 1994-09-28 1996-04-12 Nec Corp 半導体装置の製造方法
JPH08241895A (ja) * 1995-03-03 1996-09-17 Nec Corp 半導体装置及びその製造方法
US6344694B1 (en) 1998-11-12 2002-02-05 Nec Corporation Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
US4597163A (en) 1986-07-01

Similar Documents

Publication Publication Date Title
JPS61181150A (ja) 薄膜集積回路構造における膜の密着性の改良方法
US5043049A (en) Methods of forming ferroelectric thin films
US4959745A (en) Capacitor and method for producing the same
JPH03218680A (ja) 半導体記憶装置とその製造方法
JPS59224159A (ja) 低い抵抗温度係数を有する高抵抗層の製法
JPH09199687A (ja) 半導体素子のキャパシタおよびその製造方法
TW200425466A (en) Method for making a semiconductor device
JPS62261128A (ja) Ｍｏｓ型半導体装置の製造方法
JPS62200755A (ja) 半導体装置の製造方法
JPH01160009A (ja) 半導体装置の製造方法
KR950008796B1 (ko) 캐패시터 제조방법
JPS6339105B2 (ja)
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH04125958A (ja) 薄膜キャパシタ
JPH04368125A (ja) 半導体装置及びその製造方法
JPH0536911A (ja) ３次元回路素子およびその製造方法
JP2841457B2 (ja) アルミニウム膜の形成方法
JPS61156837A (ja) 半導体装置の製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JPH0370170A (ja) 半導体素子の形成方法
JPH0235720A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6074675A (ja) 半導体装置
JPS649729B2 (ja)
JPS6169145A (ja) 半導体基体の製造方法
JPS63240017A (ja) 半導体装置の製造方法