JPS588144B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS588144B2 JPS588144B2 JP7867377A JP7867377A JPS588144B2 JP S588144 B2 JPS588144 B2 JP S588144B2 JP 7867377 A JP7867377 A JP 7867377A JP 7867377 A JP7867377 A JP 7867377A JP S588144 B2 JPS588144 B2 JP S588144B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- wiring
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置における金属電極の配線層の形成方
法に関する。
法に関する。
トランジスタやダイオードあるいは集積回路（ＩＣ）の
ごとき半導体装置において、半導体とのオーム性接触や
ショットキー障壁を形成する目的で、あるいはＭＩＳ型
構造デバイスにおけるゲート電極として、従来多くの場
合Ａｌが用いられてきた。
ごとき半導体装置において、半導体とのオーム性接触や
ショットキー障壁を形成する目的で、あるいはＭＩＳ型
構造デバイスにおけるゲート電極として、従来多くの場
合Ａｌが用いられてきた。
Ａｌは蒸着法により薄膜が形成できる等加工が容易であ
り、半導体素子の表面安定化あるいはＭＩＳ型構造のゲ
ート絶縁膜として使用されるＳｉＯ２，Ａｌ２Ｏ３，Ｓ
ｉ３Ｎ４，リンガラス等と密着力が強く、またシリコン
基板とのオーム性接触が比較的とやりやすい等の利点が
ある半面、融点が６６０℃と比較的低く、比較的低い温
度の熱処理によって容易に下層のＳｉＯ２と反応して、
いわゆるアルミノシリケートとなったり、エレクトロマ
イグレーション現象により電極や配線回路の切断や不必
要な個所で素子を短絡したりするような欠点を有する。
り、半導体素子の表面安定化あるいはＭＩＳ型構造のゲ
ート絶縁膜として使用されるＳｉＯ２，Ａｌ２Ｏ３，Ｓ
ｉ３Ｎ４，リンガラス等と密着力が強く、またシリコン
基板とのオーム性接触が比較的とやりやすい等の利点が
ある半面、融点が６６０℃と比較的低く、比較的低い温
度の熱処理によって容易に下層のＳｉＯ２と反応して、
いわゆるアルミノシリケートとなったり、エレクトロマ
イグレーション現象により電極や配線回路の切断や不必
要な個所で素子を短絡したりするような欠点を有する。
近年、集積回路（ＩＣ）の高密度化が進むにつれて、配
線は複雑化し、多層配線が必要になるが、Ａｌは前記の
ような欠点を有するため、一般に、多層配線の材料とし
ては著しく適用制限を受ける。
線は複雑化し、多層配線が必要になるが、Ａｌは前記の
ような欠点を有するため、一般に、多層配線の材料とし
ては著しく適用制限を受ける。
Ａｌにかわる電極配線の金属材料として高融点金属材料
を用いることが検討されているが、一般にＡｌ以外の金
属はＳｉＯ２等下層の絶縁被膜との密着性が悪く、付着
した金属被膜がはがれやすい問題がある。
を用いることが検討されているが、一般にＡｌ以外の金
属はＳｉＯ２等下層の絶縁被膜との密着性が悪く、付着
した金属被膜がはがれやすい問題がある。
本発明は上述の問題点を解決することを目的とするもの
で電極・配線の金属層と下層の絶縁被膜との密着性を良
好にした金属電極・配線層の形成方法を提供するもので
ある。
で電極・配線の金属層と下層の絶縁被膜との密着性を良
好にした金属電極・配線層の形成方法を提供するもので
ある。
本発明は半導体装置において絶縁層上に所定のパターン
に形成した電極配線となるべき金属被膜に対し、該金属
被膜の表面よりイオンを照射して、該被膜の金属の一部
を上記絶縁層内へ反跳注入せしめて、該金属被膜と絶縁
層の密着性を改善することを特徴とする。
に形成した電極配線となるべき金属被膜に対し、該金属
被膜の表面よりイオンを照射して、該被膜の金属の一部
を上記絶縁層内へ反跳注入せしめて、該金属被膜と絶縁
層の密着性を改善することを特徴とする。
本発明を第１図に示す一実施例について説明する。
第１図はＭＩＳ型電界効果トランジスタの製造工程の一
部を示すもので、通常の方法により第１図ａの如くＳｉ
半導体基板１上に二酸化シリコン（ＳｉＯ２）の４００
０〜５０００Å程度の厚いフィールド絶縁膜２と、１０
００Å程度の薄いゲート絶縁膜３を形成し、ソース４、
ドレイン５拡散窓を通してｎ型ソース６、ドレイン７拡
散領域を形成する。
部を示すもので、通常の方法により第１図ａの如くＳｉ
半導体基板１上に二酸化シリコン（ＳｉＯ２）の４００
０〜５０００Å程度の厚いフィールド絶縁膜２と、１０
００Å程度の薄いゲート絶縁膜３を形成し、ソース４、
ドレイン５拡散窓を通してｎ型ソース６、ドレイン７拡
散領域を形成する。
次いで、第１図ｂに示す如く、金（Ａｕ）を２００〜３
００Å程度の厚さに蒸着し、ソース８、ドレイン９、ゲ
ート１０の各電極をフォトリソグラフィー法により形成
する。
００Å程度の厚さに蒸着し、ソース８、ドレイン９、ゲ
ート１０の各電極をフォトリソグラフィー法により形成
する。
次にドーズ量１×１０１５ｃｍ−２，１５０ＫｅＶのア
ルゴイオンを照射して前記Ａｕの一部を下層のＳｉＯ２
絶縁膜内に反跳注入せせしめる。
ルゴイオンを照射して前記Ａｕの一部を下層のＳｉＯ２
絶縁膜内に反跳注入せせしめる。
Ａｕ電極は光を透過する程度に薄くしても充分に低い抵
抗を有するので、光に応答する半透明電極として有用で
あり、また下層のＳｉＯ２被膜等の絶縁被膜と反応しな
い利点があるが、一般に下層のＳｉＯ被膜との密着性が
悪く、機械的強度が弱いため実用化には問題があった。
抗を有するので、光に応答する半透明電極として有用で
あり、また下層のＳｉＯ２被膜等の絶縁被膜と反応しな
い利点があるが、一般に下層のＳｉＯ被膜との密着性が
悪く、機械的強度が弱いため実用化には問題があった。
しかし、本発明によればイオン照射によって上記Ａｕ電
極のＡｕの１部が下層の絶縁層の表面から約１００Å程
度の深さにまで反跳注入されるので、Ａｕ電極と絶縁膜
との密着性は良く、容易にＡｕ電極を形成することがで
きる。
極のＡｕの１部が下層の絶縁層の表面から約１００Å程
度の深さにまで反跳注入されるので、Ａｕ電極と絶縁膜
との密着性は良く、容易にＡｕ電極を形成することがで
きる。
また本発明の他の実施例として多層配線の配線金属にモ
リブデンＭｏ、タングステンＷ等の高融点金属材料を用
いる場合がある。
リブデンＭｏ、タングステンＷ等の高融点金属材料を用
いる場合がある。
Ｍｏ，Ｗ等はＡｌに比較してシリコン基板との密着性が
劣るので、一般に多層配線の最上層としてはＡｌが用い
られている。
劣るので、一般に多層配線の最上層としてはＡｌが用い
られている。
本発明によればパターニングされた配線金属層表面から
イオン照射することにより下層の層間絶縁層中に上記金
属の一部が反跳注入されるので、金属層と絶縁層との密
着性が強化される。
イオン照射することにより下層の層間絶縁層中に上記金
属の一部が反跳注入されるので、金属層と絶縁層との密
着性が強化される。
従って下層から最上層まで前記Ｍｏ，Ｗ等の高融点金属
材料で金属配線層が容易に形成できるので、熱処理によ
る短絡等のない信頼性の高い半導体装置を形成すること
ができる。
材料で金属配線層が容易に形成できるので、熱処理によ
る短絡等のない信頼性の高い半導体装置を形成すること
ができる。
尚、照射するイオンはアルゴン等の不活性ガスイオンに
限らず、例えばＳｉ基板上に形成されるＡｕ電極の場合
には、シリコンイオンを照射する等、電極及び半導体基
板等に不都合な影響を与えるものでなければ何でもよい
。
限らず、例えばＳｉ基板上に形成されるＡｕ電極の場合
には、シリコンイオンを照射する等、電極及び半導体基
板等に不都合な影響を与えるものでなければ何でもよい
。
本発明は上記実施例に限らず金属としては合金でもよく
、また、複数の種類の金属パターン表面に同時にイオン
照射する方法でもよい。
、また、複数の種類の金属パターン表面に同時にイオン
照射する方法でもよい。
上述の如く、本発明によればＡｌ以外の高融点金属材料
を用いても下層の絶縁層との密着性の優れた信頼性の高
い金属電極、金属配線層を容易に形成できる利点がある
。
を用いても下層の絶縁層との密着性の優れた信頼性の高
い金属電極、金属配線層を容易に形成できる利点がある
。
第１図はＭＩＳ型電界効果トランジスタの製造工程の一
部を示す。 １はＳｉ半導体基板、２はフィールド絶縁膜、３はゲー
ト絶縁膜、４はソース拡散窓、５はドレイン拡散窓、６
はソース拡散領域、７はドレイン拡散領域、８はソース
電極、９はドレイン電極、１０はゲート電極、１１はイ
オンビームを示す。
部を示す。 １はＳｉ半導体基板、２はフィールド絶縁膜、３はゲー
ト絶縁膜、４はソース拡散窓、５はドレイン拡散窓、６
はソース拡散領域、７はドレイン拡散領域、８はソース
電極、９はドレイン電極、１０はゲート電極、１１はイ
オンビームを示す。
Claims (1)
- １ 半導体装置において絶縁層上に所定のパターンに形
成した電極配線となるべき金属被膜に対し、該金属被膜
の表面よりイオンを照射して、該被膜の金属の一部を上
記絶縁層内へ反跳注入せしめて、該金属被膜と絶縁層の
密着性を改善することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7867377A JPS588144B2 (ja) | 1977-06-30 | 1977-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7867377A JPS588144B2 (ja) | 1977-06-30 | 1977-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5412684A JPS5412684A (en) | 1979-01-30 |
| JPS588144B2 true JPS588144B2 (ja) | 1983-02-14 |
Family
ID=13668373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7867377A Expired JPS588144B2 (ja) | 1977-06-30 | 1977-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588144B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4597163A (en) * | 1984-12-21 | 1986-07-01 | Zilog, Inc. | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures |
-
1977
- 1977-06-30 JP JP7867377A patent/JPS588144B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5412684A (en) | 1979-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| KR850002172A (ko) | 반도체장치 제조방법 | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| US5528081A (en) | High temperature refractory metal contact in silicon integrated circuits | |
| JPS588144B2 (ja) | 半導体装置の製造方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JPS61174767A (ja) | 半導体素子電極 | |
| JPS61156872A (ja) | 半導体装置 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| KR100373364B1 (ko) | 금속배선 형성방법 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPS62217668A (ja) | 半導体装置 | |
| JPH041497B2 (ja) | ||
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH07130849A (ja) | 半導体装置及びその製造方法 | |
| JPH02257642A (ja) | 半導体装置の製造方法 | |
| JPH06275620A (ja) | 半導体集積回路配線構造体 | |
| JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
| JP2764933B2 (ja) | 半導体装置及びその製造方法 | |
| KR100769449B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR100259098B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11340323A (ja) | 半導体装置及びその製造方法 |