JPS61166539U - - Google Patents
Info
- Publication number
- JPS61166539U JPS61166539U JP4992985U JP4992985U JPS61166539U JP S61166539 U JPS61166539 U JP S61166539U JP 4992985 U JP4992985 U JP 4992985U JP 4992985 U JP4992985 U JP 4992985U JP S61166539 U JPS61166539 U JP S61166539U
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- circuit device
- semiconductor integrated
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010408 film Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 4
- 239000012785 packaging film Substances 0.000 claims description 2
- 229920006280 packaging film Polymers 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 7
- 239000000758 substrate Substances 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Details Of Resistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
第1図は本考案の一実施例の断面図、第2図は
第1図に示す実施例の平面図、第3図は本考案の
他の実施例に用いられる回路図、第4図は本考案
の他の実施例の断面図、第5図は本考案の他の実
施例の断面図、第6図は本考案の他の実施例の断
面図、第7図は従来例の断面図、第8図は従来例
での劣化現象を説明する図、第9図は従来のIC
の断面図である。 3……多結晶支持基体、4……単結晶島、5…
…不活性化絶縁膜、6……電極、7……フアイナ
ルパツシベーシヨン膜、8……プラスチツク、2
3……低抵抗層、30……電極配線、31……シ
ールド用薄膜抵抗体。
第1図に示す実施例の平面図、第3図は本考案の
他の実施例に用いられる回路図、第4図は本考案
の他の実施例の断面図、第5図は本考案の他の実
施例の断面図、第6図は本考案の他の実施例の断
面図、第7図は従来例の断面図、第8図は従来例
での劣化現象を説明する図、第9図は従来のIC
の断面図である。 3……多結晶支持基体、4……単結晶島、5…
…不活性化絶縁膜、6……電極、7……フアイナ
ルパツシベーシヨン膜、8……プラスチツク、2
3……低抵抗層、30……電極配線、31……シ
ールド用薄膜抵抗体。
Claims (1)
- 【実用新案登録請求の範囲】 1 所要のpn接合を有し、電気的に絶縁分離さ
れた2つ以上の半導体基体表面に、不活性化絶縁
膜及び電極が形成してあり、さらに、フアイナル
パツシベーシヨン膜を形成してあり、該電気的に
絶縁分離された2つ以上の半導体基体の間には、
該フアイナルパツシベーシヨン上に接して、導電
膜が形成してあり、該導電膜は零電位に接続して
ある半導体集積回路装置において、 前記、フアイナルパツシベーシヨン膜上に接し
て形成された導電膜は、その抵抗率が104〜1
09Ω・cmの範囲の薄膜抵抗体であることを特徴
とする半導体集積回路装置。 2 前記、104〜109Ω・cmの範囲の薄膜抵
抗体は、アモルフアスシリコンであることを特徴
とする前記実用新案登録請求の範囲第1項記載の
半導体集積回路装置。 3 前記、半導体基体、不活性化絶縁膜、電極、
フアイナルパツシベーシヨン膜および薄膜抵抗体
がプラスチツクによつてモールドされたことを特
徴とする前記実用新案登録請求の範囲第1項およ
び第2項に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4992985U JPS61166539U (ja) | 1985-04-05 | 1985-04-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4992985U JPS61166539U (ja) | 1985-04-05 | 1985-04-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61166539U true JPS61166539U (ja) | 1986-10-16 |
Family
ID=30567573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4992985U Pending JPS61166539U (ja) | 1985-04-05 | 1985-04-05 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61166539U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152093A (ja) * | 2001-07-23 | 2003-05-23 | Agere Systems Guardian Corp | 集積回路をdcおよびrf遮蔽する方法構造 |
-
1985
- 1985-04-05 JP JP4992985U patent/JPS61166539U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152093A (ja) * | 2001-07-23 | 2003-05-23 | Agere Systems Guardian Corp | 集積回路をdcおよびrf遮蔽する方法構造 |
JP2011176339A (ja) * | 2001-07-23 | 2011-09-08 | Agere Systems Guardian Corp | 集積回路をdcおよびrf遮蔽する方法構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS644084A (en) | Semiconductor light emitting device | |
JPS56162864A (en) | Semiconductor device | |
JPS61166539U (ja) | ||
JPH0328517Y2 (ja) | ||
JPS61166538U (ja) | ||
JPS6251740U (ja) | ||
JPS6411347A (en) | Monolithic integrated circuit | |
JP3417482B2 (ja) | 半導体装置の製造方法 | |
JPS6252934U (ja) | ||
GB1280948A (en) | Semiconductor structure | |
JPH01130534U (ja) | ||
JPH0110937Y2 (ja) | ||
JPH01169041U (ja) | ||
JPS61106047U (ja) | ||
JPS61248460A (ja) | 半導体装置 | |
BROWN et al. | Integrated circuit including field effect transistor and cermet resistor(Single integrated circuit chip with field effect transistor)[Patent] | |
JPH01143248A (ja) | 半導体集積回路装置 | |
JPS61114854U (ja) | ||
JPS58195455U (ja) | バイポ−ラic | |
JPH0286129U (ja) | ||
JPS63136336U (ja) | ||
JPS6127351U (ja) | 半導体装置のコンタクト構造 | |
JPS6127302U (ja) | タンタル薄膜抵抗配線基板 | |
JPH0338649U (ja) | ||
JPS58124953U (ja) | 半導体集積回路装置 |