JPS61161969A - Ｐｗｍ信号発生装置 - Google Patents
Ｐｗｍ信号発生装置Info
- Publication number
- JPS61161969A JPS61161969A JP59275918A JP27591884A JPS61161969A JP S61161969 A JPS61161969 A JP S61161969A JP 59275918 A JP59275918 A JP 59275918A JP 27591884 A JP27591884 A JP 27591884A JP S61161969 A JPS61161969 A JP S61161969A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- period
- carrier
- counter
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、出力基準波（正弦波）と一定周波数の搬送
波（キャリア；三角波）とを比較し、この２つの信号の
大小関係にもとづいてインバータの各スイッチング素子
をオン、オフ制御するパルス幅変調（ＰＷＭ）インバー
タにおけるＰＷＭ信号発生装置に関する。
波（キャリア；三角波）とを比較し、この２つの信号の
大小関係にもとづいてインバータの各スイッチング素子
をオン、オフ制御するパルス幅変調（ＰＷＭ）インバー
タにおけるＰＷＭ信号発生装置に関する。
従来、一般的なパルス幅制御方式としては、出力基準波
と一定周波数のキャリア三角波とを比較し、この２つの
信号の大小関係に基いてインバータの各スイッチング素
子をオン、オフ制御するものが知られている。しかしな
がら、キャリア周波数を一定にしたまま出力基準波を変
化させると２つの周波数の間でビートが発生し、電動機
を制御する場合には電流振動や騒音等を発生する欠点が
あった。このようなビートの発生を防止するためには、
基本波とキャリア三角波を同期、つまりキャリア周波数
を基本波の整数倍に選び、出力波形の１周期に含まれる
パルスの数を段階的に切換えてキャリア周波数を一定周
波数となるように制御することが必要である。
と一定周波数のキャリア三角波とを比較し、この２つの
信号の大小関係に基いてインバータの各スイッチング素
子をオン、オフ制御するものが知られている。しかしな
がら、キャリア周波数を一定にしたまま出力基準波を変
化させると２つの周波数の間でビートが発生し、電動機
を制御する場合には電流振動や騒音等を発生する欠点が
あった。このようなビートの発生を防止するためには、
基本波とキャリア三角波を同期、つまりキャリア周波数
を基本波の整数倍に選び、出力波形の１周期に含まれる
パルスの数を段階的に切換えてキャリア周波数を一定周
波数となるように制御することが必要である。
従来このような制御を行うために、アナログ量の基準出
力波とキャリアとをコンパレータにより比較してインバ
ータのスイッチング素子のオン。
力波とキャリアとをコンパレータにより比較してインバ
ータのスイッチング素子のオン。
オフを決める方式が採られているが、この方式では基準
信号波とキャリアを同期させるためＫＰＬＬ回路が必要
となり、さらにパルス数切換回路も必要なため回路が複
雑になるという難点がある。
信号波とキャリアを同期させるためＫＰＬＬ回路が必要
となり、さらにパルス数切換回路も必要なため回路が複
雑になるという難点がある。
また、この方法ではアナログ量を用いているため線形性
が十分とは言えず、温度変化や外乱によるドリフトも生
じ易いというアナレグ回路特有の問題も存在する。
が十分とは言えず、温度変化や外乱によるドリフトも生
じ易いというアナレグ回路特有の問題も存在する。
他方、１周期分のパルスパターンをＲＯＭに収納し、パ
ルス数に応じてパルスパターンを切り換える方式が知ら
れている。この方式ではパル数。
ルス数に応じてパルスパターンを切り換える方式が知ら
れている。この方式ではパル数。
電圧精度１周波微積度それぞれに比例した数のＲＯＭ容
量が必要となるため、高精度Ｃ）ｆｍｉ！Ｉを行なうた
めにはぼう大なＲＯＭ容量が必要となり、回路が複雑高
価なものとなってしまうという難点がある。
量が必要となるため、高精度Ｃ）ｆｍｉ！Ｉを行なうた
めにはぼう大なＲＯＭ容量が必要となり、回路が複雑高
価なものとなってしまうという難点がある。
さらに、上記の２方式に共通する問題点として、インバ
ータの各スイッチング素子が許容できる最小パルス幅を
確保するための回路を別途膜けなければならないことが
挙げられる。
ータの各スイッチング素子が許容できる最小パルス幅を
確保するための回路を別途膜けなければならないことが
挙げられる。
上述の問題点を解決すべく、出願人はキャリア１周期分
のパルス幅データを演算するマイクロプロセッサの如き
ディジタル処理装置と、プログラマブル発振器と、２個
のプログラムカウンタとを用いた全ディジタル式のＰＷ
Ｍ信号発生装置を既に提案している。以下、この装置（
単に、従来例という。）Ｋついて簡単に説明するＱ 第３図拡かかるＰＷＭ信号発生装置の従来例を示す構成
図である。同図において、１は各種演算を行なうディジ
タル処理装置（以下、マイクロプロセッサともいう。）
であり、これはデータバスを介してキャリア周波数に対
応したり田ツクを発生するプログラマブル発振器２．ト
リガパルスを発生スるプログラマブルカウンタ１１およ
びパルス輻信号を発生するプログラムカウンタ１２にそ
れぞれ接続される。カウンタ１１のトリガ入力はマイク
ロプロセッサＩＫ、またその出力はカウンタ１２のトリ
ガ入力端ＫＭＰ続される。また、プログラム発振器２の
出力は、カウンタ３を介してマイクロプロセッサ１の割
込端子に接続される。
のパルス幅データを演算するマイクロプロセッサの如き
ディジタル処理装置と、プログラマブル発振器と、２個
のプログラムカウンタとを用いた全ディジタル式のＰＷ
Ｍ信号発生装置を既に提案している。以下、この装置（
単に、従来例という。）Ｋついて簡単に説明するＱ 第３図拡かかるＰＷＭ信号発生装置の従来例を示す構成
図である。同図において、１は各種演算を行なうディジ
タル処理装置（以下、マイクロプロセッサともいう。）
であり、これはデータバスを介してキャリア周波数に対
応したり田ツクを発生するプログラマブル発振器２．ト
リガパルスを発生スるプログラマブルカウンタ１１およ
びパルス輻信号を発生するプログラムカウンタ１２にそ
れぞれ接続される。カウンタ１１のトリガ入力はマイク
ロプロセッサＩＫ、またその出力はカウンタ１２のトリ
ガ入力端ＫＭＰ続される。また、プログラム発振器２の
出力は、カウンタ３を介してマイクロプロセッサ１の割
込端子に接続される。
第３Ａｌｌは＃Ｉ３図の動作を説明するためのタイミン
グ波形図であり、以下、これを用いてその動作を説明す
る。
グ波形図であり、以下、これを用いてその動作を説明す
る。
ａはプログラム発振器２の出力であり、これはキャリア
周波数に対応する。ｂはカウンタ３の出力であり、クロ
ックａを１キャリア周期Ｔｃ分だけカウントするとスト
ローブ信号を発生し、マイクロプロセッサ１へ割込信号
として与える。この割込信号すにより、マイクロプロセ
ッサ１はプログラムカウンタ１１，１２にそれぞれパル
ス開始位相信号ＴｏＮ ｐパルス幅信号Ｔｗの書込み用
トリガパルスＣを発生する。なお、このときマイクロプ
ロセッサ１は、図示されないＲＯＭ（リードオンリメモ
リ）等からのデータにもとづいて（ホ）の如きＰＷＭ信
号ｅ （ＴＯＮ ｙ Ｔｗ ）を予め演算しており、こ
のトリガパルスＣＩＣよってこれらを各カウンタ１１，
１２にセットする。そして、このトリガパルスＣＫより
、プログラムカウンタ１１はＴｏＨに相当する時間後に
プログラムカウンタ１２のトリガ入力にトリガパルスｄ
を与えるので、カウンタ１２はＴｗ Ｋ相当する信号を
出力し、これによってインバータの各スイッチング素子
をオン。
周波数に対応する。ｂはカウンタ３の出力であり、クロ
ックａを１キャリア周期Ｔｃ分だけカウントするとスト
ローブ信号を発生し、マイクロプロセッサ１へ割込信号
として与える。この割込信号すにより、マイクロプロセ
ッサ１はプログラムカウンタ１１，１２にそれぞれパル
ス開始位相信号ＴｏＮ ｐパルス幅信号Ｔｗの書込み用
トリガパルスＣを発生する。なお、このときマイクロプ
ロセッサ１は、図示されないＲＯＭ（リードオンリメモ
リ）等からのデータにもとづいて（ホ）の如きＰＷＭ信
号ｅ （ＴＯＮ ｙ Ｔｗ ）を予め演算しており、こ
のトリガパルスＣＩＣよってこれらを各カウンタ１１，
１２にセットする。そして、このトリガパルスＣＫより
、プログラムカウンタ１１はＴｏＨに相当する時間後に
プログラムカウンタ１２のトリガ入力にトリガパルスｄ
を与えるので、カウンタ１２はＴｗ Ｋ相当する信号を
出力し、これによってインバータの各スイッチング素子
をオン。
オフさせる。
以上の装置によれば、パルス幅データを予め演算するよ
うにしているので、インバータが許容し得る最小パルス
幅以下のものは演算時に補正可能となり、従来の問題点
の１つが解決される利点を有する反面、以下の如きｒｌ
ＲＭ点がある。
うにしているので、インバータが許容し得る最小パルス
幅以下のものは演算時に補正可能となり、従来の問題点
の１つが解決される利点を有する反面、以下の如きｒｌ
ＲＭ点がある。
イ）キャリア１周期のデータとして１個のＰＷＭパルス
しか発生できないため、基準出力波とキャリア三角波の
位相関係が限定される。
しか発生できないため、基準出力波とキャリア三角波の
位相関係が限定される。
口）キャリア波形が１キャリア周期毎に対称でない場合
には、１キャリア周期内で複数のパルスを発生する場合
があるが、従来のものはこのような場合には対処するこ
とができない。
には、１キャリア周期内で複数のパルスを発生する場合
があるが、従来のものはこのような場合には対処するこ
とができない。
ＰＷＭ波形を演算するディジタル処理装置と、該演算さ
れたＰＷＭ波形データを記憶する２つのメモリ（ｆｔ、
ＡＭ ；ランダムアクセスメモリ）と、メモリ読出回路
と、切換回路とを設ける。
れたＰＷＭ波形データを記憶する２つのメモリ（ｆｔ、
ＡＭ ；ランダムアクセスメモリ）と、メモリ読出回路
と、切換回路とを設ける。
切換回路により２つのメモリの一方をディジタル処理装
置へ接続してＰＷＭ波形データの書込みを行なっている
ときは、読出回路によって他方のメモリからＰＷＭ波形
データの読出し行ない、これを交互に繰り返すことＫよ
り、１キャリア周期内に１個だけでなく複数のパルスを
発生し得るようにして性能を向上させる。
置へ接続してＰＷＭ波形データの書込みを行なっている
ときは、読出回路によって他方のメモリからＰＷＭ波形
データの読出し行ない、これを交互に繰り返すことＫよ
り、１キャリア周期内に１個だけでなく複数のパルスを
発生し得るようにして性能を向上させる。
＃！１図はこの発明の実施例を示す構成図、第１Ａ図は
Ｍ１図のスイッチが成る方向に切り換わった場合を示す
接続構成図である。ＲＡＭ７．８のアドレス入力は切換
スイッチ５を介してマイクロプロセッサＩＣＩアドレス
バスに接続し、その出力は切換スイッチ６を介してマイ
クロプロセッサ１０データバスに接続する。なお、切換
スイッチ６の出力は、パルス分配器９に接続される。プ
ログラマブル発振器２はマイクロプロセッサ１からのデ
ータを受けて、１キャリア周期が一定クロック数となる
り四ツクを発生し、カウンタ３，４に与える◇カウンタ
３の出力の一方は切換スイッチ５゜６０制御端子、他方
はマイクロプロセッサ１の割込端子に接続される。切換
スイッチ５は制御信号によりマイクロプロセッサｌのア
ドレスバスとカウンタ４の出力をＲＡＭ７または８のア
ドレス入力に切り換え、切換スイッチ６はＲＡＭ７とＲ
ＡＭ８の出力をマイクロプロセッサｌのデータバスとパ
ルス分配器９に切り換える〇 第２図は第１図に示した回路の動作を示すタイミング波
形図であり、ａは発振器２の出力、ｂはカウンタ３の切
換スイッチ５，６への信号、Ｃはマイクロプロセッサ１
への割込信号、ｄはパルス分配器９０入力（ＰＷＭ信号
）の１相分をそれぞれ示している。
Ｍ１図のスイッチが成る方向に切り換わった場合を示す
接続構成図である。ＲＡＭ７．８のアドレス入力は切換
スイッチ５を介してマイクロプロセッサＩＣＩアドレス
バスに接続し、その出力は切換スイッチ６を介してマイ
クロプロセッサ１０データバスに接続する。なお、切換
スイッチ６の出力は、パルス分配器９に接続される。プ
ログラマブル発振器２はマイクロプロセッサ１からのデ
ータを受けて、１キャリア周期が一定クロック数となる
り四ツクを発生し、カウンタ３，４に与える◇カウンタ
３の出力の一方は切換スイッチ５゜６０制御端子、他方
はマイクロプロセッサ１の割込端子に接続される。切換
スイッチ５は制御信号によりマイクロプロセッサｌのア
ドレスバスとカウンタ４の出力をＲＡＭ７または８のア
ドレス入力に切り換え、切換スイッチ６はＲＡＭ７とＲ
ＡＭ８の出力をマイクロプロセッサｌのデータバスとパ
ルス分配器９に切り換える〇 第２図は第１図に示した回路の動作を示すタイミング波
形図であり、ａは発振器２の出力、ｂはカウンタ３の切
換スイッチ５，６への信号、Ｃはマイクロプロセッサ１
への割込信号、ｄはパルス分配器９０入力（ＰＷＭ信号
）の１相分をそれぞれ示している。
以下、これらの図を参照して動作を説明する。
？（り四プロセッサ１は、キャリア１周期が一定クロッ
クとなる周波数を発振器２に与える。カウンタ３はキャ
リア１周期分のカウントにより、マイクジプロセッサＩ
Ｋ同図（ハ）の如き割込信号Ｃを与える。カウンタ３の
もう１つの出力はキャリア１周期毎に反転し、切換スイ
ッチ５，６を制御する。＃！２図の期間Ａでは、ＲＡＭ
７はマイクロプロセッサｌに接続され、几ＡＭ８はカウ
ンタ４とパルス分配器９にそれぞれ接続された状態とな
る（嬉ｌＡ１１ｉｉ７参照）ｏ ＲＡＭ８には、第２図
（ニ）Ｋ示す如きＡ期間の出力パルスパターンｄが書き
込まれており、割込信号によりマイクロプロセッサ１か
ら与えられる発振器２のクロックとカウンタ４により順
次パルス分配器９に出力される０この間、マイクロプロ
セッサ１は次の周期Ｂのパルスパターン演算、クロック
周波数演算得を行ない、データバスを介して几ＡＭ７に
周期Ｂのパルスパターンを書き込む。パルスパターンの
書込みが完了した時点で、マイクロプロセッサｌは割込
待ちの状態となり、周期Ｂの割込が入った時点で発振器
２のデータを書き換える。周期ＢではＲＡＭ７がカウン
タ４およびパルス分配器９に、またＲＡＭ８がマイクロ
プロセッサ１にそれぞれ接続される。そして、このよう
な動作をくり返すことにより、この回路はキャリア１周
期中に任意の回数のオン、オフパターンを発生すること
が可能となる。
クとなる周波数を発振器２に与える。カウンタ３はキャ
リア１周期分のカウントにより、マイクジプロセッサＩ
Ｋ同図（ハ）の如き割込信号Ｃを与える。カウンタ３の
もう１つの出力はキャリア１周期毎に反転し、切換スイ
ッチ５，６を制御する。＃！２図の期間Ａでは、ＲＡＭ
７はマイクロプロセッサｌに接続され、几ＡＭ８はカウ
ンタ４とパルス分配器９にそれぞれ接続された状態とな
る（嬉ｌＡ１１ｉｉ７参照）ｏ ＲＡＭ８には、第２図
（ニ）Ｋ示す如きＡ期間の出力パルスパターンｄが書き
込まれており、割込信号によりマイクロプロセッサ１か
ら与えられる発振器２のクロックとカウンタ４により順
次パルス分配器９に出力される０この間、マイクロプロ
セッサ１は次の周期Ｂのパルスパターン演算、クロック
周波数演算得を行ない、データバスを介して几ＡＭ７に
周期Ｂのパルスパターンを書き込む。パルスパターンの
書込みが完了した時点で、マイクロプロセッサｌは割込
待ちの状態となり、周期Ｂの割込が入った時点で発振器
２のデータを書き換える。周期ＢではＲＡＭ７がカウン
タ４およびパルス分配器９に、またＲＡＭ８がマイクロ
プロセッサ１にそれぞれ接続される。そして、このよう
な動作をくり返すことにより、この回路はキャリア１周
期中に任意の回数のオン、オフパターンを発生すること
が可能となる。
この発明によれば、パルス幅データを几ＡＭを介して出
力するようにしたため、１キャリア周期中のオン、オフ
の回数に制限がなくなり、これによって任意のパルスパ
ターンの発生が可能となる利点がもたらされる。
力するようにしたため、１キャリア周期中のオン、オフ
の回数に制限がなくなり、これによって任意のパルスパ
ターンの発生が可能となる利点がもたらされる。
第１図はこの発明の実施例を示す構成図、第１Ａ図は第
１図におけるスイッチが成る方向に切り換わった場合を
示す接続＃！構成図第２図は第１図またはＩＩＩＡ図の
動作を説明するためのタイミング波形図、第３図はＰＷ
Ｍ信号発生回路の従来例を示す構成図、＊３Ａ図はその
動作を説明するためのタイミング波形図である。 符号説明 １・・・・・・ディジタル処理装置（マイクロプロセッ
サ）、２・・・・・・プログラマブル発振器、１４，１
１゜１２・・・・・・カウンタ、５，６・・・・・・バ
ス切換スイッチ、７．８・・・・・・ＲＡＭ（ランダム
アクセスメモリ）、９・・・・・・ハルス分配ａ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ＩＴＩＡ図 薯２図 ＷＥ ３ 図 窮３Ａ図
１図におけるスイッチが成る方向に切り換わった場合を
示す接続＃！構成図第２図は第１図またはＩＩＩＡ図の
動作を説明するためのタイミング波形図、第３図はＰＷ
Ｍ信号発生回路の従来例を示す構成図、＊３Ａ図はその
動作を説明するためのタイミング波形図である。 符号説明 １・・・・・・ディジタル処理装置（マイクロプロセッ
サ）、２・・・・・・プログラマブル発振器、１４，１
１゜１２・・・・・・カウンタ、５，６・・・・・・バ
ス切換スイッチ、７．８・・・・・・ＲＡＭ（ランダム
アクセスメモリ）、９・・・・・・ハルス分配ａ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ＩＴＩＡ図 薯２図 ＷＥ ３ 図 窮３Ａ図
Claims (1)
- パルス幅変調（ＰＷＭ）インバータの制御を行なうべく
これに与えるＰＷＭ信号を発生するＰＷＭ信号発生装置
であつて、少なくとも所定のデータにもとづき所定周期
毎にＰＷＭ波形を演算するディジタル処理装置と、該演
算されたデータを記憶する１対のメモリとを備え、該メ
モリの一方からデータを読み出しているときは前記処理
装置にて演算された次の周期のデータを他方のメモリへ
書き込むことを特徴とするＰＷＭ信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275918A JPS61161969A (ja) | 1984-12-29 | 1984-12-29 | Ｐｗｍ信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275918A JPS61161969A (ja) | 1984-12-29 | 1984-12-29 | Ｐｗｍ信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161969A true JPS61161969A (ja) | 1986-07-22 |
Family
ID=17562234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59275918A Pending JPS61161969A (ja) | 1984-12-29 | 1984-12-29 | Ｐｗｍ信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161969A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390384B1 (ko) * | 2001-02-09 | 2003-07-07 | 주식회사 엘리코파워 | 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기 |
-
1984
- 1984-12-29 JP JP59275918A patent/JPS61161969A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390384B1 (ko) * | 2001-02-09 | 2003-07-07 | 주식회사 엘리코파워 | 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61161969A (ja) | Ｐｗｍ信号発生装置 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPH0251295B2 (ja) | ||
| JP2893753B2 (ja) | パルス幅変調インバータ制御装置 | |
| US5656913A (en) | Microcomputer for driving induction motor | |
| JPS60134774A (ja) | インバ−タ制御装置 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JPS6312424B2 (ja) | ||
| SU1406782A1 (ru) | Цифровой синтезатор частот | |
| JPH0411388Y2 (ja) | ||
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| SU1166294A1 (ru) | Распределитель | |
| JP3555726B2 (ja) | パルス発生装置 | |
| SU473990A1 (ru) | Устройство дл задани скорости интерполировани | |
| JPS59190767A (ja) | 電子交換機の汎用リンギングインタ−バル信号発生回路 | |
| SU1092719A1 (ru) | Преобразователь кода во временной интервал | |
| SU960838A1 (ru) | Функциональный преобразователь | |
| SU1670788A1 (ru) | Делитель частоты следовани импульсов с переменным дробным коэффициентом делени | |
| SU1405081A2 (ru) | Устройство дл считывани графической информации | |
| SU888293A1 (ru) | Избирательное устройство дл управлени тиристорными регул торами | |
| JP2670105B2 (ja) | データ発生装置 | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| JPH03178566A (ja) | Ｐｗｍ波形発生回路 | |
| JP3382020B2 (ja) | 信号発生器用タイミング制御回路 | |
| SU1013954A1 (ru) | Генератор псевдослучайной последовательности |