JP2670105B2 - データ発生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バーストデータを発生できるデータ発生
装置に関するもである。

〔従来の技術〕

現在、LAN等のバケット通信においては、バースト的
データにより通信が行われており、このようなシステム
や機器の試験，開発用としてバーストを発生できるデー
タ発生装置が必要となる。以下、第３図により従来のデ
ータ発生装置について説明する。

第３図において、１はクロック信号の入力端子、２は
ゲート信号の入力端子、３はクロックインヒビット回
路、４はアドレスカウンタで、ワード長に応じてプリセ
ットされる。５はパターンメモリ、６は前記パターンメ
モリ５に所望のデータを書込むためのデータ書込手段で
あり、７はデータを出力する出力端子である。なお、3a
はバーストクロックである。

第３図は動作を第４図の波形図を参照して説明する。
なお、第３図，第４図のａはクロック信号、ｂはゲート
信号、ｃはアドレスカウンタ出力、ｄはデータ出力、ｅ
はワード長プリセット信号を示す。

入力端子１より入力されたクロック信号ａが、クロッ
クインヒビット回路３において、ゲート信号ｂによりイ
ンヒビットされる。アドレスカウンタ４はクロックイン
ヒビット回路３の出力パルスの立上りによりカウント値
を順次ダウンさせるダウンカウンタであり、アドレスカ
ウンタ出力ｃを出力し、ゲート信号（第４図のｂ）によ
ってインヒビットされた部分はカウンタ動作を休止す
る。パターンメモリ５はアドレスカウンタ４のアドレス
カウンタ出力ｃによって指定されたアドレスのデータ出
力ｄを出力端子７に順次出力する。

このように従来のデータ発生装置は、ゲート信号ｂに
ゲートパルスが入力した時、すなわち、バースト区間
中、アドレスカウンタ４はバースト直前のデータアドレ
スを保持しており、また、バーストが解除された時は保
持していたアドレスからカウントを開始するため、アド
レスに連続性のあるデータを発生することができる。こ
のようなデータは、被測定機器のクロック再生能力の試
験や、同期系の試験に必要なものである。

〔発明が解決しようとする課題〕

しかしながら、このようなデータ発生装置からのデー
タを受領する被測定機器やデバイスの中には、自ら制御
信号を発生し、その信号によってデータ発生器のデータ
を初期化したり、特殊なデータを送出させたりする機能
をもつものがあり、これらに対しては上記従来のデータ
発生装置ではアドレスが連続しているため、前記特殊デ
ータを利用することができないという問題点があった。

この発明は、上記の問題点を解決するためになされた
もので、第１モードと第２モードとの切り換えが可能と
することによって、クロックに非同期なゲート信号であ
っても、バースト動作がクロックと同期して行れるとと
もに、バースト前後のデータに連続性があるものと、連
続性のないものの２種類のバーストデータを発生できる
データ発生装置を提案することを目的とするものであ
る。

〔課題を解決するための手段〕

この発明にかかるデータ発生装置は、データ書込手段
６により、あらかじめパターンメモリ５に記憶させたデ
ータを、クロック信号に同期して動作するアドレスカウ
ンタ４で読み出し、所望のデータを発生するデータ発生
装置において、前記クロック信号とゲート信号を受領
し、該ゲート信号を前記クロック信号に同期させるクロ
ック同期化手段８と、前記クロック同期化手段が出力す
る前記クロック信号に同期したゲート信号によって該ク
ロック信号をインヒビットすることによってバーストク
ロックを生成し、このバーストクロック信号を前記アド
レスカウンタに入力させて、バースト区間中は前記アド
レスカウンタの読み出し動作を停止させるクロックイン
ヒビット回路３と、前記クロック信号に同期したゲート
信号によるバーストの立ち上がり後に所定の幅のリセッ
トパルスを生成するリセットパルス発生手段９と、モー
ド切換信号によって前記リセットパルス発生手段からの
リセットパルスを遮断する第１のモードまたは出力する
第２のモードに切り換え、第１のモードに切り換えた場
合にはバースト区間中にアドレスカウンタのデータアド
レスを保持し、第２のモードに切り換えた場合には該リ
セットパルスをバースト区間中に前記アドレスカウンタ
に加えバースト前のデータアドレスをクリアし所定のデ
ータアドレスに設定するモード切換手段10を具備したも
のである。

〔作用〕

この発明においては、第１のモードまたは第２のモー
ドの指定をモード切換信号により行う。

第１のモードにおいては、ゲートパルスによるバース
ト区間中にバースト前のデータアドレスを保持し、デー
タアドレスが連続しているバーストデータを発生する。

第２のモードにおいては、ゲートパルスによるバース
ト区間中にバースト前のデータアドレスをクリアし、初
期データまたは所望のデータアドレスに設定し、ゲート
パルスがなくなった時点（バースト解除）で、初期アド
レスまたは所望のアドレスのデータからスタートする。
すなわち、バースト区間の前後のデータアドレスが不連
続となるバーストデータを発生する。

各々のモードにおいて、クロックに非同期なゲート信
号であってもバースト動作がクロックと同期して行われ
るバーストデータを発生する。

〔実施例〕

第１図に示した実施例についてこの発明を具体的に説
明する。

この図において、８はクロック同期化手段で、クロッ
ク信号ａに対して非同期なゲート信号ｂをクロック信号
ａに同期させるためのもので、通常Ｄ型フリップフロッ
プまたはシフトレジスタ等が用いられる。３はクロック
インヒビット回路で、クロック同期化手段８で得た同期
ゲート信号8aで、クロックをインヒビットしバーストク
ロック3aを作る。９はリセットパルス発生手段で、クロ
ックに同期された同期ゲート信号8aの立上がり点よりパ
ルス幅ｔのリセットパルス9aを発生させるもので、第２
のモードの場合のアドレスカウンタ４のカウンタリセッ
ト信号10aとなる。10はモード切換手段で、モード切換
信号入力端子11から加えられたモード切換信号ｆによっ
てリセットパルス9aをアドレスカウンタ４のリセット入
力に加えるかどうかを切り換えるものである。その他の
１〜７およびａ〜ｅの符号は第３図のものと同一部分で
あるので説明は省略する。

以下に、モード切り換えとアドレスカウンタ４の動作
を第２図で説明する。

まず、初期設定としてモード切換手段10を第１のモー
ドとし、アドレスカウンタ４を“10"にプリセットした
とする。アドレスカウンタ４はダウンカウンタとして動
作し、初期値“10"よりクロック信号ａの到来ごとに“1
0,9,8……5,4"とダウンカウントする。ここで、ゲート
信号ｂが入力されクロック信号ａが２個分マスクされる
が、リセットパルス9aはアドレスカウンタ４には入力さ
れないので、クロック同期した同期ゲート信号8aが解除
（１→０）になるまでカウント値“4"を保持し、解除さ
れるとクロック信号ａの到来ごとに“3,2,1……0,10,9"
と順次カウント動作を行なう。そして、リセットパルス
9a（Ａパルス）は発生するが、上述したようにモード切
換手段10が図示の位置にあるので、アドレスカウンタ４
にはカウンタリセット信号10aとして入力されない。

次に、モード切換手段10によって第１のモードから第
２のモードに切り換えた場合について述べる。第２のモ
ードに切り替わってもクロック同期したゲート信号ｂが
到来するまで、アドレスカウンタ４は“10,9,8"とカウ
ントダウンする。ここで、同期ゲート信号8aがLow→Hig
hとなるとクロック信号ａはインヒビットされるととも
に、同期ゲート信号8aの立上がりに同期してリセットパ
ルス9a（Ｂパルス）がリセットパルス発生手段９で生成
される。第２のモードの場合は、このリセットパルス9a
（Ｂパルス）はアドレスカウンタ４のリセット端子に加
えられるので計数値は“８→0"となり、同期ゲート信号
8aがHigh→Lowになるまでこの値を保持する。そして、
次にゲート信号ｂによるクロックインヒビットが解除さ
れ、クロック信号ａが入力されると、計数値はプリセッ
ト値“10"よりスタートし順次カウントダウンする。

以上は説明上、アドレスカウンタ４のリセットパルス
9aを同期ゲート信号8aの立上がりに同期させたが、この
パルスは同期ゲート信号8aの立上がり→立下りの間に入
っておればよく、特に限定するものではない。

また、上記実施例ではアドレスカウンタ４をダウンカ
ウンタで説明したが、これはパターンメモリ５への書込
データを入れ替えれば、アップカウンタでもさしつかえ
ない。さらに、第２のモード時のバースト解除後のスタ
ートデータを初期データとしたが、これを所望のアドレ
スに設定して動作させてもよい。

〔発明の効果〕

この発明は、以上詳細に述べたように、データ書込手
段６により、あらかじめパターンメモリ５に記憶させた
データを、クロック信号に同期して動作するアドレスカ
ウンタ４で読み出し、所望のデータを発生するデータ発
生装置において、前記クロック信号とゲート信号を受領
し、該ゲート信号を前記クロック信号に同期させるクロ
ック同期化手段８と、前記クロック同期化手段が出力す
る前記クロック信号に同期したゲート信号によって該ク
ロック信号をインヒビットすることによってバーストク
ロックを生成し、このバーストクロック信号を前記アド
レスカウンタに入力させて、バースト区間中は前記アド
レスカウンタの読み出し動作を停止させるクロックイン
ヒビット回路３と、前記クロック信号に同期したゲート
信号によるバーストの立ち上がり後に所定の幅のリセッ
トパルスを生成するリセットパルス発生手段９と、モー
ド切換信号によって前記リセットパルス発生手段からの
リセットパルスを遮断する第１のモードまたは出力する
第２のモードに切り換え、第１のモードに切り換えた場
合にはバースト区間中にアドレスカウンタのデータアド
レスを保持し、第２のモードに切り換えた場合には該リ
セットパルスをバースト区間中に前記アドレスカウンタ
に加えバースト前のデータアドレスをクリアし所定のデ
ータアドレスに設定するモード切換手段10を具備したの
で、次のような効果がある。

ゲート信号によってインヒビットされたバーストクロ
ックと、リセットパルス発生手段によって生成されたリ
セットパルスとそのリセットパルスをアドレスカウンタ
に加えるか否かを制御するモード切換手段を備えたの
で、第１のモードと第２のモードの２種類のバーストデ
ータが発生可能である。また、ゲート信号をクロックに
同期させるためのクロック同期化手段を付加したのでバ
ーストデータもクロックに同期する。したがって、第２
のモードを使用した場合、独立したアドレスカウンタに
よって生成される多チャンネルデータのチャンネル間の
パターン同期をとることが容易にできる。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路を示すブロック図、
第２図は、第１の実施例の動作を説明するための波形
図、第３図は従来のデータ発生装置の構成の一例を示す
ブロック図、第４図は、第３図の従来例の動作を説明す
るための波形図である。 図中、１はクロック信号の入力端子、２はゲート信号の
入力端子、３はクロックインヒビット回路、3aはバース
トクロック、４はアドレスカウンタ、５はパターンメモ
リ、６はデータ書込手段、７はデータを出力する出力端
子、８はクロック同期化手段、8aは同期ゲート信号、９
はリセットパルス発生手段、9aはリセットパルス、10は
モード切換手段、10aはカウンタリセット信号、11はモ
ード切換信号入力端子である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】データ書込手段（６）により、あらかじめ
   パターンメモリ（５）に記憶させたデータを、クロック
   信号に同期して動作するアドレスカウンタ（４）で読み
   出し、所望のデータを発生するデータ発生装置におい
   て、 前記クロック信号とゲート信号を受領し、該ゲート信号
   を前記クロック信号に同期させるクロック同期化手段
   （８）と、前記クロック同期化手段が出力する前記クロ
   ック信号に同期したゲート信号によって該クロック信号
   をインヒビットすることによってバーストクロックを生
   成し、このバーストクロック信号を前記アドレスカウン
   タに入力させて、バースト区間中は前記アドレスカウン
   タの読み出し動作を停止させるクロックインヒビット回
   路（３）と、前記クロック信号に同期したゲート信号に
   よるバーストの立ち上がり後に所定の幅のリセットパル
   スを生成するリセットパルス発生手段（９）と、モード
   切換信号によって前記リセットパルス発生手段からのリ
   セットパルスを遮断する第１のモードまたは出力する第
   ２のモードに切り換え、第１のモードに切り換えた場合
   にはバースト区間中にアドレスカウンタのデータアドレ
   スを保持し、第２のモードに切り換えた場合には該リセ
   ットパルスをバースト区間中に前記アドレスカウンタに
   加えバースト前のデータアドレスをクリアし所定のデー
   タアドレスに設定するモード切換手段（10）を具備した
   ことを特徴とするデータ発生装置。