SU1092719A1 - Преобразователь кода во временной интервал - Google Patents

Description

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано, наприме в моделирующих комплексах дл  про1раммируемой задержки импул ьсов. Известен преобразователь кода во временной интервал, содержащий генератор, два D -триггера, элемен коммутации, два элемента И, элемен ИЛИ, выход которого соединен со счетным входом счетчика импульсов, установочные входы которого подклю чены к соответствующим входам регистра , а выходы - к соответствующ входам элемента сравнени , выход ко торого соединен с первым входом триггера управлени , выход которого подключен к D -входам D -триггеров Г1 ii. Известный преобразователь повышает точность преобразовани  -при ис пользовании метода единичных прира щений в 2 раза за счет механической коммутации оптимальной фазы двухфа ного генератора на вход счетчика, однако D -триггеры, примен емые дл  повышени  точности, подключены так что схема не работает на высоких частотах, в то врем  как счетчик имеет достаточное быстродействие. Наиболее близким по технической сущности к предложенному  вл етс  преобразователь код - временной ин тервал, содержащий блок коммутации входы управлени  которого подключены к первым выходам соответствующих D -триггеров, входы коммутации к соответствующим выходам многофазного генератора и D -входам D-тр геров, а выход - к счетному входу счетчика импульсов, установочные входы которого через вентили записи соединены с соответствующими выходами регистра кода, входы которого подключены к соответствующим шинам входного кода, и элемент задержки , выход которого подключен к входу блокировки блока коммутации, вход - к выходной шине и выходу триггера формировани  временного интервала, первый вход которого сое динен с шиной начала преобразовани  а второй вход - с выходом элемента сравнени , входы которого соответст венно подключены к выходам счетчика импульсов, при этом выходна  шина подключена к С-входам D -триггеров . Преобразователь отличаетс  высокой точностью формировани  временного интервала, равной периоду генератора, деленному на число его фаз 23. Однако в преобразователе ограни1чена точность дискретных переходов при перестройке временных интервало котора  определ етс  периодом генератора , и ог;раничиваетс  возможным быстродействием счетчика. Кроме того , точность формировани  временного интервала не  вл етс  предельно возможной дл  данной схемы, так как триггер формировани  временного интервала задерживает начало работы D -триггеров фиксации состо ни  генератора в момент начала преобразовани  . Цель изобретени  - повышение точности . .Поставленна  цель достигаетс  тем, что в преобразователь кода во временной интервал, содержащий блок коммутации, входы управлени  первой группы которого подключены к первым выходам соответствующих Г -триггеров, входы коммутации - к соответствующим выходам многофазного генератора импульсов и Б -входам D -триггеров, а первый выход - к счетному входу счетчика импульсов, установочные входы которого через блок инвертирующих вентилей записи соединены с соответствующими выходами регистра кода, входы которого подключены к соответствующим шинам входного кода, и элемент задержки, выход которого подключен к входу блокировки блока коммутации , а вход - к выходной шине и выходу триггера формировани  временного интервала, первый вход которого соединен с шиной начала преобразовани , дополнительно введен триггер младшего разр да, вход которого соединен с соответствующей шиной входного кода, а выходы соответственно подключены к первому и второму входам управлени  второй группы блока коммутации, третий вход управлени  второй группы .которого соединен с вторым выходом первого D -триггера, а второй выход - с вторым входом триггера формировани  временного интервала, третий вход которого подключен к выходу счетчика импульсов, а первый вход - к С-входам D -триггеров. Блок коммутации выполнен на первом и втором сумматорах по модулю два, мультиплексоре, логическом блоке и элементе запрета, выход которого соединен с первым выходом блока коммутации, второй выход которого подключен к выходу логического блока, вход блокировки - к первому входу элемента запрета, а входы управлени  первой группы соответственно соединены с первым входом первого сумматора по модулю два и адресными входами мультиплексора, информационные входы которого соответственно подключены к входам коммутации блока коммутации, входы управлени  второй группы которого соответственно соединены с первым и вторым входами логического блока и первым входом второго сумматора по модулю два, выход которого подключе к третьему входу логического блока, а второй вход - к выходу мультиплек сора и второму входу первого сумматора по модулю два, выход которого соединен с четвертым входом логического блока и вторым входом элеме та запрета. На фиг. 1 представлена структурна  схема преобразовател  кода во временной интервал; на фиг, 2 структурна  схема блока коммутации. Преобразователь содержит многофазный генератор импульсов 1, Л -триггеры 2, блок коммутации 3 с первой и второй группами входов 4, управлени , входами коммутации 6 и входом блокировки 7, триггер 8 формировани  временного интервала, эле мент задержки 9, регистр кода 10, блок 11 инвертирующих вентилей записи , счетчик 12 импульсов, триггер 13 младшего разр да, шину 14 начала преобразовани , шину входного кода 15 и выходную шину 16. При этом выходы многофазного генератора импульсов 1 подключены к D -входам D -триггеров 2 и входам коммутации б блока коммутации 3, входы управлени  первой группы которого подключены к единичным выходам D-триггеров, первый выход блок коммутации 3 подключен к входу единичньох приращений счетчика импульсов 12, установочные входы которого через блок 11 инвертирующих вентиле записи соединены с выходами регистра 1 О кода, входы которого подключены к соответствующим шинам входного кода 15, выходы триггера 13 младшего разр да подключены к соответствующим входам управлени  второй группы входов 5 блока 3 коммутации , также как и второй (нулевой) выход первого D -триггера, второй выход блока коммутации и выход переполнени  счетчика 12 соединены соответственно с вторым и третьим входами ( R) триггера 8 формировани  временного интервала, первый вход ( 5 ) триггера 8 и С-входы D-триггеров подключены к шине 14 начала преобразовани , выход тригге ра 8 подключен к выходной шине 15 и через элемент задержки 9 - к входу блокировки 7 блока коммута ,ции 3. Блок коммутации 3 содержит логический блок 17, первый сумматор по модулю два 18, мультиплексор 19, второй сумматор по модулю два 20 и элемент запрета 21. Логический блок 17 выполн ет функцию и., 4 иД„р Vx хи„„ & ,гдеи„„ и Uc,,2 выходной сигнал первого и второго сумматоров по модулю ,др- сигнал на единичном выходе тризтера младшего разр да}и р- сигнал на нулевом выходе триггера младшего разр да. Преобразователь кода во временHoi интервал работает следующим образом. В исходном состо нии В -триггеры 2 и блок коммутации 3 обнулены и заблокированы сигналом с выхода триггера 8. В регистр 10 и триггер 13 предварительно залисан код временного интервала, после чего через блок 11 инвертирующих вентилей он переписываетс  в -счетчик 12. По переднему фронту импульса начала временного интервала в Г -триггеры записываетс  код текущей фазы многофазного генератора 1, работающего в коде Либау-Крейга. В зависимости от этого кода, поступающего на первые входы 4 блока коммутации 3, мультиплексор 19 и первый сумматор по модулю два 18 коммутируют ближайшу .ю по фазе импульсную последовательность с выхода многофазного генератора на счетчик единичных приращений, если элемент запрета 21 разблокирован сигналом начала временного интервала с триггера 8 через врем  задержки элемента 9. Эта задержка необходима на врем  переходных процессов в блоке коммутации (оно меньше на врем  переключени  D -триггеров tj,,nj времени переходных процессов в прототипе, что повышает точность формировани  временных интервалов , Таким образом, на счетчик 12 поступает импульсна  последовательность, синхронизированна  с импульсом начала преобразовани  (методическа  погрешность синхронизации равна где Т - период генератора 1; Мф число его фаз, систематическа  погрешность равна времени переходных процессов). Счетчик, работающий по отрицательным фронтам импульсной последовательности и хран щий обратный код временного интервала через П периодов, вырабатывает импульс переполнени , где дес тичное число, соответствующее двоичному коду в регистре. Если в триггере 13 записана 1, то при подаче этой же счетной последовательности на второй вход (t триггера 8, а импульса переполнени  счетчика на его третий вход сброс триггера 8 произойдет по переднему фронту следующего импульса этой последовательности, т.е. через врем  Т/2 + пА т (так как счетчик выдал импульс переполнени  по отрицательному фронту импульса скоммутированной последовательности). Если в триггере 13 записан О, то при подаче на . второй вход Ji К триггера 8 инверсии счетной последовательности , скоммутированной на вход счетчика, сброс триггера 8 произойдет непосредственно по импульсу переполнени  счетчика.

Второй сумматор по модулю два 20 формирует последовательность, обратную последовательности на выходе первого сумматора. Логический блок 17 вьшолн ет коммутацию требуемой последовательности на второй вход

{Р триггера 8 в зависимости от значени  младшего разр да преобразуе-. мого кода.

Таким образом, технические преимущества данного устройства заклю чаютс  в повышении точности дискретных переходов при перестройке временных интервалов.

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ КОДА ВО: ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий блок коммутации, входы управления первой группы которого подключены к первым выходам соответствующих D -триггеров, входы коммутации - к соответствующим выходам многофазного генератора импульсов и D -входам Т -триггеров, а первый выход - к счетному входу счетчика импульсов, установочные входы которого через блок инвертирующих вентилей записи соединены с соответствующими выходами регистра кода, входы которого подключены к соответствующим шинам входного кода, и элемент задержки, выход которого подключен к входу блокировки блока коммутации, а вход - к выходной шине и выходу триггера формирования временного интервала, первый вход которого соединен с шиной начала преобразования, отличающийся тем, что, с целью повышения точности, в него введен триггер младшего разряда, вход которого соединен с соответствующей шиной входного кода, а выходы соответственно подключены к первому и второму входам управления второй группы блока коммутации, третий вход управления второй группы которого соединен с вторым выходом первого D -триггера, а второй выход - с вторым входом триггера формирования временного интервала, третий вход которого подключен к выходу счетчика импульсов, а первый вход к С-входам D -триггеров.

2. Преобразователь по п. 1, отличающийся тем, что блок коммутации выполнен на первом и вто ром сумматорах по модулю два, мультиплексоре, логическом блоке и элементе запрета, выход которого соединен с первым выходом блока коммутации, второй выход которого ПОДКЛЮ-g чен к выходу логического блока, вход

SU....1092719 [ .1 о блокировки - к первому входу элемента запрета, а входы управления первой группы соответственно соеди нены с первым входом первого сум матора по модулю два и адресными входами мультиплексора, информацион ные входы которого соответственно подключены к входам коммутации блока коммутации, входы управления вто рой группы которого соответственно соединены с первым и вторым входами логического блока и первым входом второго сумматора по модулю два, выход которого подключен к третьему входу логического блока, а второй вход - к выходу мультиплексора и рому входу первого сумматора по модулю два, выход которого соединен с четвертым входом логического блока и вторым входом элемента запрета.

>

точности, подключены так, в то время как счетчик