JPS61153805A - デイジタル信号の記録回路 - Google Patents
デイジタル信号の記録回路Info
- Publication number
- JPS61153805A JPS61153805A JP28118384A JP28118384A JPS61153805A JP S61153805 A JPS61153805 A JP S61153805A JP 28118384 A JP28118384 A JP 28118384A JP 28118384 A JP28118384 A JP 28118384A JP S61153805 A JPS61153805 A JP S61153805A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- circuit
- waveform
- channel
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル信号の記録回路に係り、磁気記録媒
体上に磁気ヘラ下によりマルチトラック ′を形成し
てパルストレイン方式でディジタル信号を記録せしめる
記録回路に関する。
体上に磁気ヘラ下によりマルチトラック ′を形成し
てパルストレイン方式でディジタル信号を記録せしめる
記録回路に関する。
従来の技術
20Hz 〜20 kHz程度の周波数帯域で、2チヤ
ンネルのアナログ情報信号(例えばオーディオ信号)を
16ビツトのAD変換器により例えばパルス符号変調し
、これにより得られたディジタル信号を磁気テープ等の
磁気記録媒体に記録し、再生する場合、その伝送レート
は2MB5以上に達するために、磁気記録媒体上に複数
のトラック(すなわちマルチトラック)を並設し、1ト
ラック当りの伝送レートを低く設定する必要がある。
ンネルのアナログ情報信号(例えばオーディオ信号)を
16ビツトのAD変換器により例えばパルス符号変調し
、これにより得られたディジタル信号を磁気テープ等の
磁気記録媒体に記録し、再生する場合、その伝送レート
は2MB5以上に達するために、磁気記録媒体上に複数
のトラック(すなわちマルチトラック)を並設し、1ト
ラック当りの伝送レートを低く設定する必要がある。
この場合、広く一般に普及しているコンパクトカセット
テープを用いて上記ディジタル信号を固定の磁気ヘッド
により記録再生する場合、所定のテ−プ速度で、所要の
記録再生時間を確保するには、1トラック当りの伝送レ
ートは100kB P S以下に設定する必要があるた
めに、該ディジタル信号を20トラック程度のトラック
数に分散して記録。
テープを用いて上記ディジタル信号を固定の磁気ヘッド
により記録再生する場合、所定のテ−プ速度で、所要の
記録再生時間を確保するには、1トラック当りの伝送レ
ートは100kB P S以下に設定する必要があるた
めに、該ディジタル信号を20トラック程度のトラック
数に分散して記録。
再生する必要がある。よって、コンパクトカセットテー
プのテープ幅が3.81i++aであることから、往復
20トラツク、警なわら全部で40本のトラックを並列
形成した場合、1トラック当りのトラックピッチは80
μm程度となってしまう。この程度の高密度、狭トラツ
ク磁気ヘッドとしては巻線型構造のヘッドでは製作が困
難であり、+1膜等で形成されたマスクパターン技術に
よる薄膜磁気ヘッドを用いるのがその生産性から適して
いる。
プのテープ幅が3.81i++aであることから、往復
20トラツク、警なわら全部で40本のトラックを並列
形成した場合、1トラック当りのトラックピッチは80
μm程度となってしまう。この程度の高密度、狭トラツ
ク磁気ヘッドとしては巻線型構造のヘッドでは製作が困
難であり、+1膜等で形成されたマスクパターン技術に
よる薄膜磁気ヘッドを用いるのがその生産性から適して
いる。
薄膜等で形成された記録用磁気ヘッドとしては各種の構
造のものが提案されているが、例えばNi−Zn系フェ
ライトよりなる絶縁性の磁性基板上に導体コイルをマス
クパターン技術により形成し、更にフェライト磁性層を
形成し、記録ギャップを介して磁気回路を構成するのが
一般的である。このような薄膜磁気ヘッドは巻線型磁気
ヘッドに比べてターン数が少ないので、磁気テープ等へ
のデータ書き込みに際しては大きな吉ぎ込み電流が必要
となり、大きな書き込み電流によってマスクパターン技
術により形成された導体コイルが熱破壊を生じたり、あ
るいは導体コイルの導体抵抗による発熱が磁気ヘッド全
体のヘッド温度上昇となり、磁気テープのポリエステル
ベースに熱変形を・与えたり、磁気テープの磁性体の保
持力HCが低下するなどの問題があり、また20トラツ
クのRi気ヘッドを駆動するための装置の電源容量が極
めて大となる等の問題があった。
造のものが提案されているが、例えばNi−Zn系フェ
ライトよりなる絶縁性の磁性基板上に導体コイルをマス
クパターン技術により形成し、更にフェライト磁性層を
形成し、記録ギャップを介して磁気回路を構成するのが
一般的である。このような薄膜磁気ヘッドは巻線型磁気
ヘッドに比べてターン数が少ないので、磁気テープ等へ
のデータ書き込みに際しては大きな吉ぎ込み電流が必要
となり、大きな書き込み電流によってマスクパターン技
術により形成された導体コイルが熱破壊を生じたり、あ
るいは導体コイルの導体抵抗による発熱が磁気ヘッド全
体のヘッド温度上昇となり、磁気テープのポリエステル
ベースに熱変形を・与えたり、磁気テープの磁性体の保
持力HCが低下するなどの問題があり、また20トラツ
クのRi気ヘッドを駆動するための装置の電源容量が極
めて大となる等の問題があった。
これらの問題を解決するために、いわゆるパルストレイ
ン記録方式と呼ばれるものがあった。第10図はこのパ
ルストレイン記録方式による従来のディジタル信号記録
回路の一例のブロック系統図を示す。同図中、各トラッ
クの記録データは対応するデータ入力端子1−1〜1−
nを介してDフリップ70ツブ2−1〜2−nに印加さ
れ、ここで最小磁化反転間隔To に等しい周期で入力
端子3を介して入来するクロックパルスにより保持され
た後、その保持データはゲート回路5−1〜5−nに供
給される。ゲート!路5−1〜5−nは夫々パルストレ
イン入力端子4より、パルス幅ΔT1周期T+ (た
だし、ΔT<TI <To )のインパルスが入来する
期間(すなわちΔT)毎に、ゲート「開」状態となり、
次段の記録増幅器6−1〜5−nによって記録用磁気へ
ラド7−1〜7−nに記録電流が正又は負の方向に流れ
、磁気テープ8上にディジタルデータが記録される。
ン記録方式と呼ばれるものがあった。第10図はこのパ
ルストレイン記録方式による従来のディジタル信号記録
回路の一例のブロック系統図を示す。同図中、各トラッ
クの記録データは対応するデータ入力端子1−1〜1−
nを介してDフリップ70ツブ2−1〜2−nに印加さ
れ、ここで最小磁化反転間隔To に等しい周期で入力
端子3を介して入来するクロックパルスにより保持され
た後、その保持データはゲート回路5−1〜5−nに供
給される。ゲート!路5−1〜5−nは夫々パルストレ
イン入力端子4より、パルス幅ΔT1周期T+ (た
だし、ΔT<TI <To )のインパルスが入来する
期間(すなわちΔT)毎に、ゲート「開」状態となり、
次段の記録増幅器6−1〜5−nによって記録用磁気へ
ラド7−1〜7−nに記録電流が正又は負の方向に流れ
、磁気テープ8上にディジタルデータが記録される。
ここで、ゲート回路5−1〜5−nは夫々同一構成工あ
り、また記録増幅器6−1〜5−nも夫々同一構成とさ
れており、任意のi番目のゲート回路5−iは第11図
に9示す構成とされ、 i番目の記録増幅器6−iは第
12、図に示す構成とされている。第11図において、
入力端子10に入来した i番目のDフリップフロップ
2−1のQ出力データは、AND回路13に供給される
一方、インバータ11を通してNAND回路12に供給
される。、NAND回路12及びAND回路13の各他
方の入力端子には入力端子4よりの前記インパルスが入
来する。NAND回路12及びAND回路13はこのイ
ンパルスがハイレベルである、周期T1でΔTなる期間
は入力端子10よりの例えば第13図(A)に示す如き
保持データと同−論理値のデータを端子14.15へ出
力し、上記インパルスがローレベルである期間は端子1
4にハイレベル、端子15にローレベルの信号を出力す
る。
り、また記録増幅器6−1〜5−nも夫々同一構成とさ
れており、任意のi番目のゲート回路5−iは第11図
に9示す構成とされ、 i番目の記録増幅器6−iは第
12、図に示す構成とされている。第11図において、
入力端子10に入来した i番目のDフリップフロップ
2−1のQ出力データは、AND回路13に供給される
一方、インバータ11を通してNAND回路12に供給
される。、NAND回路12及びAND回路13の各他
方の入力端子には入力端子4よりの前記インパルスが入
来する。NAND回路12及びAND回路13はこのイ
ンパルスがハイレベルである、周期T1でΔTなる期間
は入力端子10よりの例えば第13図(A)に示す如き
保持データと同−論理値のデータを端子14.15へ出
力し、上記インパルスがローレベルである期間は端子1
4にハイレベル、端子15にローレベルの信号を出力す
る。
増幅器5−iはこの端子14よりのデータがPチャンネ
ルMO8型トランジスタ16のゲートに印加されると共
に、端子15よりのデータがNチャンネルMO3型トラ
ンジスタ17のゲートに印加される構成とされている。
ルMO8型トランジスタ16のゲートに印加されると共
に、端子15よりのデータがNチャンネルMO3型トラ
ンジスタ17のゲートに印加される構成とされている。
上記トランジスタ16は端子14の入力信号レベルがロ
ーレベル(−V、ss>のときのみオンとなり、上記ト
ラレジスタ17は端子15の入力信号レベルがハイレベ
ル(+Vdd)のときのみオンとなる。従って、前記イ
ンパルスがハイレベルである明間へTは保持データの論
理によって上記トランジスタ16及び17のうらいずれ
か一方がオンとなるので、記録電流が出力端子18を介
して記録用磁気へラド7−1に流れ込むか、流れ出すか
のいずれかとなり、他方、インパルスがローレベルであ
る期間(T+ −ΔT)では上記トランジスタ16及び
17の両方共にAフとなるので記録電流が流れない。従
って、保持データが第13図(A)で示す場合は上記(
−ランジスタ16及び17の両ドレイン接続端子18よ
り記録ヘッド7−iには第13図(B)に示す如く、正
極性電流+1o又は負極性電流−10が記録用磁気ヘッ
ドに記録電流(Nき込み電流)として流れる。
ーレベル(−V、ss>のときのみオンとなり、上記ト
ラレジスタ17は端子15の入力信号レベルがハイレベ
ル(+Vdd)のときのみオンとなる。従って、前記イ
ンパルスがハイレベルである明間へTは保持データの論
理によって上記トランジスタ16及び17のうらいずれ
か一方がオンとなるので、記録電流が出力端子18を介
して記録用磁気へラド7−1に流れ込むか、流れ出すか
のいずれかとなり、他方、インパルスがローレベルであ
る期間(T+ −ΔT)では上記トランジスタ16及び
17の両方共にAフとなるので記録電流が流れない。従
って、保持データが第13図(A)で示す場合は上記(
−ランジスタ16及び17の両ドレイン接続端子18よ
り記録ヘッド7−iには第13図(B)に示す如く、正
極性電流+1o又は負極性電流−10が記録用磁気ヘッ
ドに記録電流(Nき込み電流)として流れる。
このパルストレイン記録方式によれば、記録ヘッドに流
す記録電流が、第13図(A)に示す通常の場合に比し
、同図(B)に示す如くパルス列化しているので、導体
コイルの熱破壊を防止することができ、また、記録ヘッ
ドのギャップ長をQ先、記録ヘッドと磁気テープとの相
対速度をVとりるど、パルス同周Ill T +がT+
< (OL +V ・ΔT) /V (1)
の条件下において、第13図(B)の波形で記録したデ
ータの再生信号波形は同図(△)の波形で記録したデー
タの再生信号波形と同等となることは公知である(例え
ば特開昭58−166518号公報)。
す記録電流が、第13図(A)に示す通常の場合に比し
、同図(B)に示す如くパルス列化しているので、導体
コイルの熱破壊を防止することができ、また、記録ヘッ
ドのギャップ長をQ先、記録ヘッドと磁気テープとの相
対速度をVとりるど、パルス同周Ill T +がT+
< (OL +V ・ΔT) /V (1)
の条件下において、第13図(B)の波形で記録したデ
ータの再生信号波形は同図(△)の波形で記録したデー
タの再生信号波形と同等となることは公知である(例え
ば特開昭58−166518号公報)。
しかし、この従来回路を複数のトラックが一体化された
マルチトラック7alll磁気ヘツドに適用しIζ場合
、複数のヘッドに同時に記録電流が流れた場合、ヘッド
個数倍の記録wi流が必要となり、大きな電流2鎖が必
要となり、また複数のヘッドが同時に動作するために記
録時のトラック間クロストークが特に隣接トラック間で
大きくなってしまい、記録ディジタル信号の誤り率が悪
化してしまうという問題があった。
マルチトラック7alll磁気ヘツドに適用しIζ場合
、複数のヘッドに同時に記録電流が流れた場合、ヘッド
個数倍の記録wi流が必要となり、大きな電流2鎖が必
要となり、また複数のヘッドが同時に動作するために記
録時のトラック間クロストークが特に隣接トラック間で
大きくなってしまい、記録ディジタル信号の誤り率が悪
化してしまうという問題があった。
これらの問題を解決するため、同時に記録電流が流れな
いように、トラック毎にパルストレイン記録用パルスの
位相をパルス幅以上ずらして記録電流を流すことが提案
iされている(例えば特開昭58−208911号公報
)。しかるに、この提案装置によれば、位相をずらした
パルストレイン記録を用いることにより消費電力の低減
及び隣接トラック間のクロストークのある程度の低減を
図ることが′C−8′るが、次のような問題点があった
。
いように、トラック毎にパルストレイン記録用パルスの
位相をパルス幅以上ずらして記録電流を流すことが提案
iされている(例えば特開昭58−208911号公報
)。しかるに、この提案装置によれば、位相をずらした
パルストレイン記録を用いることにより消費電力の低減
及び隣接トラック間のクロストークのある程度の低減を
図ることが′C−8′るが、次のような問題点があった
。
すなわち、薄膜記録ヘッドのパルストレイン記録回路の
要部は第14図に示す如く、PチャンネルMO3型トラ
ンジスタ20及びNチャンネルMO8型トランジスタ2
1よりなるスイッチング駆動型記録増幅器の出力端子2
2はリード線により、薄V!等で形成された記録用磁気
ヘッド(薄膜記録ヘッド〉と接続されるの゛で、リード
線の抵抗R+、インダクタンスL+、及びリード線間容
量C+、を介して磁気ヘッドに接続される。ここで。
要部は第14図に示す如く、PチャンネルMO3型トラ
ンジスタ20及びNチャンネルMO8型トランジスタ2
1よりなるスイッチング駆動型記録増幅器の出力端子2
2はリード線により、薄V!等で形成された記録用磁気
ヘッド(薄膜記録ヘッド〉と接続されるの゛で、リード
線の抵抗R+、インダクタンスL+、及びリード線間容
量C+、を介して磁気ヘッドに接続される。ここで。
磁気ヘッドの電気的略等価回路23は、導体コイルの抵
抗R2,コイルインク2タンスL2.S体間容最C2に
よって第14図の破線内に示す如ぎ構成で表わされると
考えられる。
抗R2,コイルインク2タンスL2.S体間容最C2に
よって第14図の破線内に示す如ぎ構成で表わされると
考えられる。
薄膜記録ヘッドは巻線型ヘッドに比べてターン数が少な
いので巻線コイルのインダクタンスL2の1直はさほど
でちなく、導体抵抗R2がその負荷の主たる場合が多い
。しかし、パルストレイン記録においては、その記録す
るパルス幅が極めて狭いため、より多くの高調波成分を
含んだ記録電流波形であるために、第15図(A)に示
すような矩形波電流を破線で囲んだ略等価回路23をも
つ薄膜記録ヘッドに供給すると、ヘッドインピーダンス
としてL+及びL2のインダクタンスが支配的な場合(
薄膜記録ヘッド等が誘導性負荷である場合)、第15図
(B)に示すような高次の過渡現象を伴ったN流しスポ
ンスを示し、他方、ヘッドインピーダンスとしてリード
線間容11C+、コイル線間容量 Cyが支配的な場合
<ram記録ヘッド等が容量性負荷である場合)、第1
5図(C)に示すような積分された(高調波成分が減衰
した)電流レスポンスを示し、いずれの場合もパルスト
レイン記録の場合に適切な記録電流波形ではない。
いので巻線コイルのインダクタンスL2の1直はさほど
でちなく、導体抵抗R2がその負荷の主たる場合が多い
。しかし、パルストレイン記録においては、その記録す
るパルス幅が極めて狭いため、より多くの高調波成分を
含んだ記録電流波形であるために、第15図(A)に示
すような矩形波電流を破線で囲んだ略等価回路23をも
つ薄膜記録ヘッドに供給すると、ヘッドインピーダンス
としてL+及びL2のインダクタンスが支配的な場合(
薄膜記録ヘッド等が誘導性負荷である場合)、第15図
(B)に示すような高次の過渡現象を伴ったN流しスポ
ンスを示し、他方、ヘッドインピーダンスとしてリード
線間容11C+、コイル線間容量 Cyが支配的な場合
<ram記録ヘッド等が容量性負荷である場合)、第1
5図(C)に示すような積分された(高調波成分が減衰
した)電流レスポンスを示し、いずれの場合もパルスト
レイン記録の場合に適切な記録電流波形ではない。
すなわち、従来の記録回路では一般に薄膜記録ヘッドが
誘導性負荷であるので、記録電流は第15図(B)に示
す如く、高次のレスポンスを示し、高調波成分がスパイ
ク電流として振動した状態(リンギング)で隣接トラッ
クの記録ヘッド又は記録増幅器入力に混入し、クロスト
ークが悪化り゛るという問題点があり、他方、薄膜記録
ヘッド及び接続リード線を容量性負荷として上記8調波
成分を減衰したQ合は、記録電流波形は第15図(C)
に示づ°如くになるから、磁気テープ等を飽和記録する
ための記録電流が最小磁化反転間隔周明内で充分に流せ
なくなり、充分に流そうとすると、より多くの記録電流
を流す必要があり、大きな電源容量が必要となるという
問題点があった。
誘導性負荷であるので、記録電流は第15図(B)に示
す如く、高次のレスポンスを示し、高調波成分がスパイ
ク電流として振動した状態(リンギング)で隣接トラッ
クの記録ヘッド又は記録増幅器入力に混入し、クロスト
ークが悪化り゛るという問題点があり、他方、薄膜記録
ヘッド及び接続リード線を容量性負荷として上記8調波
成分を減衰したQ合は、記録電流波形は第15図(C)
に示づ°如くになるから、磁気テープ等を飽和記録する
ための記録電流が最小磁化反転間隔周明内で充分に流せ
なくなり、充分に流そうとすると、より多くの記録電流
を流す必要があり、大きな電源容量が必要となるという
問題点があった。
更に、より忠実なディジタル信号の記録を行なおうとす
ると、何らかの記録波形操作を必要とするため、例えば
記録電流波形をコイル、コンデン→ノ等を用いて波形等
化をする場合には回路が複雑になり、マルチトラックヘ
ッド駆動回路として集積回路化が困難となってしまう。
ると、何らかの記録波形操作を必要とするため、例えば
記録電流波形をコイル、コンデン→ノ等を用いて波形等
化をする場合には回路が複雑になり、マルチトラックヘ
ッド駆動回路として集積回路化が困難となってしまう。
そこで、本発明はパルストレイン記録回路の構成におい
て、最適な記録パルスを発生し、かつ、記録電流波形を
]イル、コンデンサ等を用いて等化することなく、半導
体及び抵抗体のみの集積回路化に適した記録波形等化機
能を有するディジタル信号の記録回路を提供することを
目的とする。
て、最適な記録パルスを発生し、かつ、記録電流波形を
]イル、コンデンサ等を用いて等化することなく、半導
体及び抵抗体のみの集積回路化に適した記録波形等化機
能を有するディジタル信号の記録回路を提供することを
目的とする。
問題点を解決するための手段
本発明になるディジタル信号の記録回路は、パルストレ
イン方式の記録回路において、マルチトラックを記録形
成する?!f数の磁気ヘッドに夫々対応して設けられた
アナログスイッチ回路と、波形操作回路とよりなる。上
記アナログスイッチ回路は記録すべきディジタル信号の
論理値に応じてオン、オフ制御される。また上記波形操
作回路はアナログスイッチ回路の一回のオン期間中に重
み付けされて順次波高値が変化し、かつ、少なくとも隣
接したトラックではパルス幅期間が重畳しないパルスを
順次時分割的に上記複数のアナログスイッチ回路に印加
する。
イン方式の記録回路において、マルチトラックを記録形
成する?!f数の磁気ヘッドに夫々対応して設けられた
アナログスイッチ回路と、波形操作回路とよりなる。上
記アナログスイッチ回路は記録すべきディジタル信号の
論理値に応じてオン、オフ制御される。また上記波形操
作回路はアナログスイッチ回路の一回のオン期間中に重
み付けされて順次波高値が変化し、かつ、少なくとも隣
接したトラックではパルス幅期間が重畳しないパルスを
順次時分割的に上記複数のアナログスイッチ回路に印加
する。
作用
アナログスイッチ回路より取り出されて対応する磁気ヘ
ッドに供給される波形操作回路の出力パルスは、上記の
如く重み付けされているため、磁気ヘッドに所望の単一
パルス波形に近似した波形の記録電流を流すことができ
る。また、上記波形操作回路は例えばシフトレジスタと
、その出力端子に接続した重み付は抵抗回路網とよりな
り、また上記アナログスイッチ回路もトランジスタによ
り構成することができるから、コンデンサ及びコイル等
を使用しない回路構成とすることができる。
ッドに供給される波形操作回路の出力パルスは、上記の
如く重み付けされているため、磁気ヘッドに所望の単一
パルス波形に近似した波形の記録電流を流すことができ
る。また、上記波形操作回路は例えばシフトレジスタと
、その出力端子に接続した重み付は抵抗回路網とよりな
り、また上記アナログスイッチ回路もトランジスタによ
り構成することができるから、コンデンサ及びコイル等
を使用しない回路構成とすることができる。
以下、本発明の実施例についで第1図乃至第9因と共に
説明する。
説明する。
実施例
第1図は本発明回路の要部の一実施例の回路図を示す。
同図中、破線で囲んだ回路部251は、0本のマルチト
ラックを同時に形成記録するマルチトラック記録用磁気
ヘッドの各トラック毎に設けられた磁気ヘッド(薄膜記
録ヘッド)のうち、1番目の磁気ヘッドMi とそのド
ライバよりなる。
ラックを同時に形成記録するマルチトラック記録用磁気
ヘッドの各トラック毎に設けられた磁気ヘッド(薄膜記
録ヘッド)のうち、1番目の磁気ヘッドMi とそのド
ライバよりなる。
この i番目のドライバはエンハンスメント型のPチャ
ンネルMO8型トランジスタPa 、 Ps 。
ンネルMO8型トランジスタPa 、 Ps 。
P9.エンハンスメント型のNチャンネルMO8型トラ
ンジスタNO、Ns 、 N9 、ゲートプルアップ用
抵抗rg及びrg′ より構成されている。Pチャンネ
ルMO3型トランジスタPG とNチャンネルMO8型
トランジスタNOの夫々のドレイン端子は共通接続され
ており、更に6fl気ヘッドM1の巻線コイルの非接地
側端子に接続されている。また、PチャンネルMO8型
トランジスタPaのゲート端子はプルアップ用抵抗rg
を介してそのソース端子と共に十Vdなる直流電圧入力
端子に接続されている。またNチャンネルMO3型トラ
ンジスタNoのゲート端子はプルアップ用抵抗r gl
を介してそのソース端子と共に−Vsなる直流電圧入
力端子に接続されている。すなわち、PチャンネルMO
3型トランジスタPa とNチャンネルMO8型トラン
ジスタNo とは従来と同様に磁気ヘッドM1をパルス
波形でスイッチング駆動するが、このような回路構成と
するのは、記録信号が論理「1」及び論理rOJのいず
れかのディジタル2値符号信号であることから、インタ
ーフェースが容易な構成であるためである。
ンジスタNO、Ns 、 N9 、ゲートプルアップ用
抵抗rg及びrg′ より構成されている。Pチャンネ
ルMO3型トランジスタPG とNチャンネルMO8型
トランジスタNOの夫々のドレイン端子は共通接続され
ており、更に6fl気ヘッドM1の巻線コイルの非接地
側端子に接続されている。また、PチャンネルMO8型
トランジスタPaのゲート端子はプルアップ用抵抗rg
を介してそのソース端子と共に十Vdなる直流電圧入力
端子に接続されている。またNチャンネルMO3型トラ
ンジスタNoのゲート端子はプルアップ用抵抗r gl
を介してそのソース端子と共に−Vsなる直流電圧入
力端子に接続されている。すなわち、PチャンネルMO
3型トランジスタPa とNチャンネルMO8型トラン
ジスタNo とは従来と同様に磁気ヘッドM1をパルス
波形でスイッチング駆動するが、このような回路構成と
するのは、記録信号が論理「1」及び論理rOJのいず
れかのディジタル2値符号信号であることから、インタ
ーフェースが容易な構成であるためである。
しかし、かかる構成では前記した従来回路の問題点を解
決することができない。そこで、本実施例では、PチV
ンネルMO3型t−ランジスタPOのゲート端子は更に
PチャンネルMO3型トランジスタP8及びNチャンネ
ルM OS 型トランジスタN3よりなるトランスミッ
ションゲートを介して端子26aに接続され、他方、N
チVンネルMO3型トランジスタNOのゲート端子は更
にPチャンネルfVI OS 型1−ランジスタP9及
びNチャンネルM OS ffl トランジスタN9よ
りなるトランスミッションゲートを介して端子26b1
.:接続されている。PチA7ンネルMO3型トランジ
スタP8 (R9)のソース端子とNチャンネルMO3
型トランジスタN、9(NO)のドレイン端子とは1t
に端子26a (26b )に共通に接続され、かつ
、トランジスタP8(R9)のドレイン端子とトランジ
スタNa <NO)のソース端子とは共に前記トラン
ジスタPa (NO>のゲート端子に接続されている
。
決することができない。そこで、本実施例では、PチV
ンネルMO3型t−ランジスタPOのゲート端子は更に
PチャンネルMO3型トランジスタP8及びNチャンネ
ルM OS 型トランジスタN3よりなるトランスミッ
ションゲートを介して端子26aに接続され、他方、N
チVンネルMO3型トランジスタNOのゲート端子は更
にPチャンネルfVI OS 型1−ランジスタP9及
びNチャンネルM OS ffl トランジスタN9よ
りなるトランスミッションゲートを介して端子26b1
.:接続されている。PチA7ンネルMO3型トランジ
スタP8 (R9)のソース端子とNチャンネルMO3
型トランジスタN、9(NO)のドレイン端子とは1t
に端子26a (26b )に共通に接続され、かつ
、トランジスタP8(R9)のドレイン端子とトランジ
スタNa <NO)のソース端子とは共に前記トラン
ジスタPa (NO>のゲート端子に接続されている
。
PチャンネルMO8型F−ランジスタP9及びNチャン
ネルMO3型トランジスタN8の各ゲート端子はディジ
タル信号入力端子27aに夫々接続されており、Pチャ
ンネルMO3型トランジスタP8及びNチャンネルMO
8型トランジスタN9の各ゲート端子はディジタル信号
入力端子271)に夫々接続されている。ディジタル信
号入力端子27aには記録すべぎディジタル信号と同相
のディジタル信号が入来し、ディジタル信号入力端子2
7bには記録すべきディジタル信号と逆相のディジタル
信号が入来する。更に、PチャンネルMO3型トランジ
スタP8及びR9の各バックゲートは後述する記録パル
ス波形等化回路28内の6個のPチャンネルMO8型ト
ランジスタP+〜P6の夫々のバックゲート及びソース
端子と共に+Vddの入力端子に接続されている。他方
、Nヂ\7ンネルMO8型トランジスタN8及びNOの
各バックゲートは後述する記録パルス波形等化回路29
内の6個のNチャンネルMO3型トランジスタN1〜N
6の夫々のバックゲート及びソース端子と共に−Vss
の人、力端子に接続されている。
ネルMO3型トランジスタN8の各ゲート端子はディジ
タル信号入力端子27aに夫々接続されており、Pチャ
ンネルMO3型トランジスタP8及びNチャンネルMO
8型トランジスタN9の各ゲート端子はディジタル信号
入力端子271)に夫々接続されている。ディジタル信
号入力端子27aには記録すべぎディジタル信号と同相
のディジタル信号が入来し、ディジタル信号入力端子2
7bには記録すべきディジタル信号と逆相のディジタル
信号が入来する。更に、PチャンネルMO3型トランジ
スタP8及びR9の各バックゲートは後述する記録パル
ス波形等化回路28内の6個のPチャンネルMO8型ト
ランジスタP+〜P6の夫々のバックゲート及びソース
端子と共に+Vddの入力端子に接続されている。他方
、Nヂ\7ンネルMO8型トランジスタN8及びNOの
各バックゲートは後述する記録パルス波形等化回路29
内の6個のNチャンネルMO3型トランジスタN1〜N
6の夫々のバックゲート及びソース端子と共に−Vss
の人、力端子に接続されている。
このように接続され、た 1番目のトラック記録用の磁
気ヘッド及びドライバ25iにおいて、いま入力端子2
7aに入来した記録ディジタル信号がローレベル(’1
位−Vss)であり、従ってこれと逆相である入力端子
27bの入力ディジタル信号がハイレベル(電H/ 4
Vdd)であるbのとすると、一方のトランスミッショ
ンゲートを構成するP:f〜7ンネルMO8WI−ラン
ジスタP8及びNチャンネルMO3型トランジスタN8
が、ゲートとソースの電位差が同電位で非導通状態とな
るエンハンスメント型であるから、共に非導通状態とな
り、かつ、他方のトランスミッションゲートを構成する
PチャンネルMO3型トランジスタP9及びNチャンネ
ルMO3型トランジスタN9が、それらのバックゲート
が夫々4− Vdd、 −Vs sでバイアスされてい
る状態において導通状態となる。
気ヘッド及びドライバ25iにおいて、いま入力端子2
7aに入来した記録ディジタル信号がローレベル(’1
位−Vss)であり、従ってこれと逆相である入力端子
27bの入力ディジタル信号がハイレベル(電H/ 4
Vdd)であるbのとすると、一方のトランスミッショ
ンゲートを構成するP:f〜7ンネルMO8WI−ラン
ジスタP8及びNチャンネルMO3型トランジスタN8
が、ゲートとソースの電位差が同電位で非導通状態とな
るエンハンスメント型であるから、共に非導通状態とな
り、かつ、他方のトランスミッションゲートを構成する
PチャンネルMO3型トランジスタP9及びNチャンネ
ルMO3型トランジスタN9が、それらのバックゲート
が夫々4− Vdd、 −Vs sでバイアスされてい
る状態において導通状態となる。
これにより、PチャンネルMOI!!t−ランジスタP
Oのゲート電圧は抵抗rりを介して+Vdなるソース電
圧と同電位になるため、そのドレイン・ソース間は非導
通状態となるが、NチVンネルMO8型トランジスタN
oのゲート端子には端子26bの入力電圧が上記トラン
ジスタP9及びNOを介して印加される。もし、端子2
6bの入力電圧が+(Vs−IVTIIN)以上の電圧
である場合、Nチャンネル〜10S型トランジスタNo
は導通状態になるので、磁気ヘッドMiには接地端子
よりこのトランジスタNoを介して−Vsの電圧が印加
される。なお、上記VryNはNチャンネルMO8型ト
ランジスタNOのスレシホールド電圧を示す。これによ
り、磁気ヘッドMiにはその接地端子より上記トランジ
スタNoの方向(角方向)へ−Toなる記録N流が流れ
出す。ここで、−IO=−VS/(RONN+RIll
) (21となる。ただし、上式中、RONNはN
チャンネルMO8型トランジスタNoのオン抵抗、R1
は磁気ヘッドM1のコイル抵抗である。
Oのゲート電圧は抵抗rりを介して+Vdなるソース電
圧と同電位になるため、そのドレイン・ソース間は非導
通状態となるが、NチVンネルMO8型トランジスタN
oのゲート端子には端子26bの入力電圧が上記トラン
ジスタP9及びNOを介して印加される。もし、端子2
6bの入力電圧が+(Vs−IVTIIN)以上の電圧
である場合、Nチャンネル〜10S型トランジスタNo
は導通状態になるので、磁気ヘッドMiには接地端子
よりこのトランジスタNoを介して−Vsの電圧が印加
される。なお、上記VryNはNチャンネルMO8型ト
ランジスタNOのスレシホールド電圧を示す。これによ
り、磁気ヘッドMiにはその接地端子より上記トランジ
スタNoの方向(角方向)へ−Toなる記録N流が流れ
出す。ここで、−IO=−VS/(RONN+RIll
) (21となる。ただし、上式中、RONNはN
チャンネルMO8型トランジスタNoのオン抵抗、R1
は磁気ヘッドM1のコイル抵抗である。
他方、上記とは逆に入力端子27a、27bの入力記録
ディジタル信号がハイレベル(電位子Vdd)、ローレ
ベル(電位−Vss)で、かつ、端子26aの入力電圧
が−(Vcl +VT 1−ip )以上であるときに
は(ただし、VT)4ρはPチャンネルMO3型トラン
ジスタPoのスレシホールド電圧)、NチャンネルMO
8型トランジスタN8及びPヂ11ンネルMO5型トラ
ンジスタP8よりなる第1のトランスミッションゲート
を介して端子26aの入力電圧がPデセンネルMO8型
トランジスタPGのゲート端子に印加されてこれを導通
状態とし、一方、NヂャンネルMO8型トランジスタN
6は非導通状態となるため、磁気ヘッドMiには上記ト
ランジスタPa を通してVdなる電圧が印加されるの
で、+、 I @なる記録電流が磁気ヘッドMiに流れ
込む。ここで、 41o =−1−Vd/(RoNp+RIll)
(3まただし1.F式中RONPはPチVンネルMO3
型トランジスタPGのオン抵抗、 R11+は磁気ヘッ
ドMiのコイル抵抗を示す。
ディジタル信号がハイレベル(電位子Vdd)、ローレ
ベル(電位−Vss)で、かつ、端子26aの入力電圧
が−(Vcl +VT 1−ip )以上であるときに
は(ただし、VT)4ρはPチャンネルMO3型トラン
ジスタPoのスレシホールド電圧)、NチャンネルMO
8型トランジスタN8及びPヂ11ンネルMO5型トラ
ンジスタP8よりなる第1のトランスミッションゲート
を介して端子26aの入力電圧がPデセンネルMO8型
トランジスタPGのゲート端子に印加されてこれを導通
状態とし、一方、NヂャンネルMO8型トランジスタN
6は非導通状態となるため、磁気ヘッドMiには上記ト
ランジスタPa を通してVdなる電圧が印加されるの
で、+、 I @なる記録電流が磁気ヘッドMiに流れ
込む。ここで、 41o =−1−Vd/(RoNp+RIll)
(3まただし1.F式中RONPはPチVンネルMO3
型トランジスタPGのオン抵抗、 R11+は磁気ヘッ
ドMiのコイル抵抗を示す。
本実施例は、上記のオン抵抗RONρ。
RON Nを、端子26a、26bの入力電圧値を変化
せしめることにより変化させ、これにより記録電流+1
0.−10の波形を、後述する如く磁気ヘッドM1の誘
導性負荷及びリード配線容量性負荷のいずれの場合にも
、所望の単一電流波形に近似するようにパルス整形機能
を得ることに特徴を有する。
せしめることにより変化させ、これにより記録電流+1
0.−10の波形を、後述する如く磁気ヘッドM1の誘
導性負荷及びリード配線容量性負荷のいずれの場合にも
、所望の単一電流波形に近似するようにパルス整形機能
を得ることに特徴を有する。
なお、MO3型トランジスタのオン抵抗は相互コンダク
タンスの逆数と換障できる。例えば、NチVンネルM
OS型トランジスタのゲート・ソース間電圧対トレイン
・オン抵抗特性は第6図に示す如くになり、ゲート・ソ
ース間電圧が+3vで導通状態となる(開路する)。す
なわち、前記Vv目Nは+3vとなる。また、このグー
1−・ソース間電圧を+3Vより+10vまで大にする
ほどオン抵抗は0,8Ωまで徐々に低下する。このオン
抵抗のゲート・ソース間電圧に対する変化特性は、Pチ
ャンネルMO8型トランジスタの場合、ゲート・ソース
間電圧が負方向に大になるにつれて小となる。
タンスの逆数と換障できる。例えば、NチVンネルM
OS型トランジスタのゲート・ソース間電圧対トレイン
・オン抵抗特性は第6図に示す如くになり、ゲート・ソ
ース間電圧が+3vで導通状態となる(開路する)。す
なわち、前記Vv目Nは+3vとなる。また、このグー
1−・ソース間電圧を+3Vより+10vまで大にする
ほどオン抵抗は0,8Ωまで徐々に低下する。このオン
抵抗のゲート・ソース間電圧に対する変化特性は、Pチ
ャンネルMO8型トランジスタの場合、ゲート・ソース
間電圧が負方向に大になるにつれて小となる。
なお、本実施例ではアナログスイッチ回路であるトラン
スミッションゲートのオン抵抗はlff1的に利用する
ものではないが、PチャンネルMO3型トランジスタの
オン抵抗とNチャンネルMO8型トランジスタのオン抵
抗の合成抵抗として閉路時のオン特性を有する。
スミッションゲートのオン抵抗はlff1的に利用する
ものではないが、PチャンネルMO3型トランジスタの
オン抵抗とNチャンネルMO8型トランジスタのオン抵
抗の合成抵抗として閉路時のオン特性を有する。
再び第1図に戻って説明するに、端子26a。
26bの各入力電圧は記録パルス波形等化回路28及び
29より取り出される。記録パルス波形等化回路28は
PチVンネMO3型インバータP1〜P6のオープンド
レイン型MOSインバータと、抵抗r、 l 〜ry
’ よりなる重み付は抵抗回路網とより構成されており
、他方、記録パルス波形等化回路29はNチャンネルM
O8型インバータN1〜N6のオープンドレイン型MO
Sインバータと、抵抗「1〜「7よりなる重み付は抵抗
回路網とより構成されている。これらの記録パルス波形
等化回路28及び29は、いずれも時間軸上での重み付
けを行なう波形操作回路として動作する。後述するーの
シフトレジスタの出力端子Q1〜Q8及びσi−σ8の
う゛ち、Q2〜Q7はNチャンネルMO8型トランジス
タN1〜N6のゲート端子に接続され、σ2〜σ7はP
チャンネルMO8型トランジスタP+−Psのゲート端
子に接続されている。PチャンネルMO8型トランジス
タP+”□P6のドレイン端子は抵抗r 、 l ヘ。
29より取り出される。記録パルス波形等化回路28は
PチVンネMO3型インバータP1〜P6のオープンド
レイン型MOSインバータと、抵抗r、 l 〜ry
’ よりなる重み付は抵抗回路網とより構成されており
、他方、記録パルス波形等化回路29はNチャンネルM
O8型インバータN1〜N6のオープンドレイン型MO
Sインバータと、抵抗「1〜「7よりなる重み付は抵抗
回路網とより構成されている。これらの記録パルス波形
等化回路28及び29は、いずれも時間軸上での重み付
けを行なう波形操作回路として動作する。後述するーの
シフトレジスタの出力端子Q1〜Q8及びσi−σ8の
う゛ち、Q2〜Q7はNチャンネルMO8型トランジス
タN1〜N6のゲート端子に接続され、σ2〜σ7はP
チャンネルMO8型トランジスタP+−Psのゲート端
子に接続されている。PチャンネルMO8型トランジス
タP+”□P6のドレイン端子は抵抗r 、 l ヘ。
r6′の一端に接続されており、抵抗r、 l へ・「
6′の他端は共通接続されて端子26bに接続される一
方、抵抗「7′を共通に介して−Vssなる直流電圧の
入力端子に接続されている。更に、NヂャンネルMO8
型トランジスタN1〜N6のドレイン端子は抵抗r1〜
r6の一端に接続されており、抵抗r1〜「6の他端は
共通接続されて端子26aに接続される一方、抵抗r7
を介して+Vddなる直流電圧の入力端子に接続されて
いる。
6′の他端は共通接続されて端子26bに接続される一
方、抵抗「7′を共通に介して−Vssなる直流電圧の
入力端子に接続されている。更に、NヂャンネルMO8
型トランジスタN1〜N6のドレイン端子は抵抗r1〜
r6の一端に接続されており、抵抗r1〜「6の他端は
共通接続されて端子26aに接続される一方、抵抗r7
を介して+Vddなる直流電圧の入力端子に接続されて
いる。
上記端子σ2〜σ7及びQ2〜Q7には例えばシリアル
人力−パラレル出力形式の同一のシフトレジスタの出力
端子σ2〜σ7及びQ2〜Q7よリパルスが順次入来す
るものとし、最初に端子σ2には−Vssが入来し、σ
3〜σ7には+Vddが入来し、かつ、端子Q2には+
Vddが入来し、Q3〜Q7には−Vssが入来する。
人力−パラレル出力形式の同一のシフトレジスタの出力
端子σ2〜σ7及びQ2〜Q7よリパルスが順次入来す
るものとし、最初に端子σ2には−Vssが入来し、σ
3〜σ7には+Vddが入来し、かつ、端子Q2には+
Vddが入来し、Q3〜Q7には−Vssが入来する。
この状態からシフトレジスタにクロックパルスが入来さ
れる毎に、−Vssなる電圧が入力する端子はσ2〜σ
7のうち端子σ3→σ4→・・・→σ7と移って行き、
かつ、+Vddなる電圧が入来する端子は02〜Q7の
うち端子Q3→Q4→・・・→Q7と移って行く。この
ように、−Vs sが入来りる端子がσ2→σ3→・・
・→σ7と順次シフトされるに応じてPチVンネルMo
5xトランジスタP1〜P6のうち導通状態となるトラ
ンジスタがP1→P2→・・・→P6と順次シフトされ
、これにより端子26bに印加される電圧はl Vdd
+Vs s lのr+’ /(r、l + ry’
)倍−+ r2 ’ /(r2’+r7’)培→・・
・→r6 ’ 、/ (r、、 ’ +r7′)倍とい
うように順次変化する。同様にして、+Vddなる電圧
が端子Q2→Q3→・・・→Q7という順で順次切換入
力されると、これに応じてNチャンネルMO8型トラン
ジスタN1〜N6のうら導通状態となるトランジスタが
N1→N2→・・・→N6と順次シフトされるため、端
子26aに印mサレル電圧ハl Vdd+ Vs s
lのry−/(r+ + ry)倍→r7/(rz+
ry)倍→・・・→re /(rs + ry )倍
というように順次変化せしめられる。
れる毎に、−Vssなる電圧が入力する端子はσ2〜σ
7のうち端子σ3→σ4→・・・→σ7と移って行き、
かつ、+Vddなる電圧が入来する端子は02〜Q7の
うち端子Q3→Q4→・・・→Q7と移って行く。この
ように、−Vs sが入来りる端子がσ2→σ3→・・
・→σ7と順次シフトされるに応じてPチVンネルMo
5xトランジスタP1〜P6のうち導通状態となるトラ
ンジスタがP1→P2→・・・→P6と順次シフトされ
、これにより端子26bに印加される電圧はl Vdd
+Vs s lのr+’ /(r、l + ry’
)倍−+ r2 ’ /(r2’+r7’)培→・・
・→r6 ’ 、/ (r、、 ’ +r7′)倍とい
うように順次変化する。同様にして、+Vddなる電圧
が端子Q2→Q3→・・・→Q7という順で順次切換入
力されると、これに応じてNチャンネルMO8型トラン
ジスタN1〜N6のうら導通状態となるトランジスタが
N1→N2→・・・→N6と順次シフトされるため、端
子26aに印mサレル電圧ハl Vdd+ Vs s
lのry−/(r+ + ry)倍→r7/(rz+
ry)倍→・・・→re /(rs + ry )倍
というように順次変化せしめられる。
上記の抵抗「1′〜r7’、rl〜ryによって設定さ
れる重み付は特性は、上記の如くに波a値が変化する端
子26a、26bの入力パルス電圧が、PチャンネルM
O8型トランジスタPOのゲート端子、NチャンネルM
O8型トランジスタNoのゲート端子に印加された場合
に、それらのゲート印加電圧対ドレイン・ソース間抵抗
値特性(前記のオン抵抗RONρ、RONN特性)を考
慮して磁気ヘッドM1に最適な波形の記録電流を流させ
るような値に選定される。
れる重み付は特性は、上記の如くに波a値が変化する端
子26a、26bの入力パルス電圧が、PチャンネルM
O8型トランジスタPOのゲート端子、NチャンネルM
O8型トランジスタNoのゲート端子に印加された場合
に、それらのゲート印加電圧対ドレイン・ソース間抵抗
値特性(前記のオン抵抗RONρ、RONN特性)を考
慮して磁気ヘッドM1に最適な波形の記録電流を流させ
るような値に選定される。
第2図は第1図図示の端子Q2〜Q71σ2.〜σ7が
、シフトレジスタ33を構成する少なくとも8個のDフ
リップフロップ341〜348のうち、2段目より7段
目までのDフリップフロップ342〜347のQ、σ出
力端子に接続されている実施例を示す。なお、第2図中
、NI=Naは第1図に示したオープンドレイン型Nチ
ャンネルMOSインバータN1〜N6を示し、またP1
〜P6も同様に第1図←示したオープントレイン型Pチ
ャンネルMOSインバータP1〜P6を示す。
、シフトレジスタ33を構成する少なくとも8個のDフ
リップフロップ341〜348のうち、2段目より7段
目までのDフリップフロップ342〜347のQ、σ出
力端子に接続されている実施例を示す。なお、第2図中
、NI=Naは第1図に示したオープンドレイン型Nチ
ャンネルMOSインバータN1〜N6を示し、またP1
〜P6も同様に第1図←示したオープントレイン型Pチ
ャンネルMOSインバータP1〜P6を示す。
また、31は第1図のPチャンネルMO3型トランジス
タP8とNチャンネルMO3型トランジスタN8とより
なる第1のトランスミッションゲートを簡−易化して図
示したものであり、同様に32は第1図中のPチャンネ
ルMO3型トランジスタP9とNチャンネルMO3型ト
ランジスタN9とよりなる第2のトランスミッションゲ
ートを簡易化して図示したものである。前記のシフトレ
ジスタ33はクロックパルスがDフリップ70ツブ34
!〜348のクロック端子にシリアルに印加され、出力
信号がDフリップフロップ341〜348のQ、σの各
出力端子4よりパラレルに出力される形式のシフトレジ
スタ、である。
タP8とNチャンネルMO3型トランジスタN8とより
なる第1のトランスミッションゲートを簡−易化して図
示したものであり、同様に32は第1図中のPチャンネ
ルMO3型トランジスタP9とNチャンネルMO3型ト
ランジスタN9とよりなる第2のトランスミッションゲ
ートを簡易化して図示したものである。前記のシフトレ
ジスタ33はクロックパルスがDフリップ70ツブ34
!〜348のクロック端子にシリアルに印加され、出力
信号がDフリップフロップ341〜348のQ、σの各
出力端子4よりパラレルに出力される形式のシフトレジ
スタ、である。
次に第1図及び第2図に示した1トラック分の一記録回
路を更に多トラツク記録回路に拡大した場合の要部の、
一実施例について第3図乃至、第5図と共に説明する。
路を更に多トラツク記録回路に拡大した場合の要部の、
一実施例について第3図乃至、第5図と共に説明する。
第3図では図示の便宜上、シフトレジスタのQ出力端子
の信号が供給される記録パルス波形等化回路(第1図の
回路29に相当)、磁気ヘッドの巻線の非接地側端子に
接続されたPチャンネルM、、O8型トランジスタの入
力側のトランスミッションゲート等の回路、及び第1図
に示したオーブンドレイン型MOSインバータP1〜P
6.NI〜N6に相当するインバータ等の図示は省略し
である。また、第3図では第1図に示した?チャンネル
MO3型トランジスタP9及びNチャンネルMO8型ト
ランジスタN9とよりなる第2のトランスミッションゲ
ートは、81〜S I6で示、す如く簡略化して図示し
である。本実施例は多トラツクヘッドを例えば4トラツ
ク毎に異なった位相のパルス電流で記録するよう構成し
たものである。
の信号が供給される記録パルス波形等化回路(第1図の
回路29に相当)、磁気ヘッドの巻線の非接地側端子に
接続されたPチャンネルM、、O8型トランジスタの入
力側のトランスミッションゲート等の回路、及び第1図
に示したオーブンドレイン型MOSインバータP1〜P
6.NI〜N6に相当するインバータ等の図示は省略し
である。また、第3図では第1図に示した?チャンネル
MO3型トランジスタP9及びNチャンネルMO8型ト
ランジスタN9とよりなる第2のトランスミッションゲ
ートは、81〜S I6で示、す如く簡略化して図示し
である。本実施例は多トラツクヘッドを例えば4トラツ
ク毎に異なった位相のパルス電流で記録するよう構成し
たものである。
8ビツトのシフトレジスタ351〜354は夫々シリア
ル人力−パラレル出力のシフトレジスタで、クロックパ
ルス入力端子36よりのクロック、パルスがそのクロッ
ク端子に共通に、かつ、′シリアルに印加される一方、
前段のシフトレジスタの08出力端子が次3段のシフト
レジスタのシリアルデータ入力端子SDiに接続されて
全体として32ビツトのシフトレジスタを構成している
。初段のシフトレジスタ35+はそのシリアルデータ入
力端子SDiに入力端子37よりの一定周期のシリアル
データが印加される。入力端子36よりのクロックパル
スは例えば3.6M Hzで、また第4図にckで示す
如き対称方形波で、シフトレジスタ35+〜354に夫
々同時に供給される。一方、入力端子37には第4図に
SDで示す如き、パルス幅が上記りOツクパルスckと
同程度で、かつ、周期がクロックパルスの32倍のシリ
アルデータが入来し、シフトレジスタ35+ に印加さ
れる。
ル人力−パラレル出力のシフトレジスタで、クロックパ
ルス入力端子36よりのクロック、パルスがそのクロッ
ク端子に共通に、かつ、′シリアルに印加される一方、
前段のシフトレジスタの08出力端子が次3段のシフト
レジスタのシリアルデータ入力端子SDiに接続されて
全体として32ビツトのシフトレジスタを構成している
。初段のシフトレジスタ35+はそのシリアルデータ入
力端子SDiに入力端子37よりの一定周期のシリアル
データが印加される。入力端子36よりのクロックパル
スは例えば3.6M Hzで、また第4図にckで示す
如き対称方形波で、シフトレジスタ35+〜354に夫
々同時に供給される。一方、入力端子37には第4図に
SDで示す如き、パルス幅が上記りOツクパルスckと
同程度で、かつ、周期がクロックパルスの32倍のシリ
アルデータが入来し、シフトレジスタ35+ に印加さ
れる。
すると、シフトレジスタ351はこの入力シリアルデー
タSDの論理「1」を入カクロツクバルスckの立−ト
リ位置でラッチすると共に、このラッチした論理「1」
信号をそのQ1出力端子より第4図に01で示す如く出
力し、かつ、論理[01の信号をそのσ1出力端子より
出力する。以下、クロックパルスckの立上りエツジ入
来毎に、論理[1jの信号が出力される端子が第4図に
示す如く、Q2→Q3→・・・→Q8へとシフトされて
行き、かつ、論理「0」の信号が出力される端子がσ2
→σ3→・・・→σ8へとシフトされて行く。
タSDの論理「1」を入カクロツクバルスckの立−ト
リ位置でラッチすると共に、このラッチした論理「1」
信号をそのQ1出力端子より第4図に01で示す如く出
力し、かつ、論理[01の信号をそのσ1出力端子より
出力する。以下、クロックパルスckの立上りエツジ入
来毎に、論理[1jの信号が出力される端子が第4図に
示す如く、Q2→Q3→・・・→Q8へとシフトされて
行き、かつ、論理「0」の信号が出力される端子がσ2
→σ3→・・・→σ8へとシフトされて行く。
このように、シリアルデータSD入来直後の8個のクロ
ックパルス入来期間(第4図にSR+で示す)ではシフ
トレジスタ351のσ1〜σ8゜Q1〜Q8の各出力端
子の出力信号が順次変化し、次の9g目から16個目ま
での8周のクロックパルス入来期間SR2はシフトレジ
スタ352のσ1〜σ8.Q1〜Q8の各出力信号が上
記と同様に変化し、17個目から24個目までの8個の
クロックパルス入来期間SR3ではシフトレジスタ35
3の、また2581目から32個目までの8個のクロッ
クパルス入来期間SR4ではシフトレジスタ354の各
出力端子の出力信号が上記と同様に変化する。そして、
33個目のクロックパルスの立上りエツジ入来時点の直
前で再びシリアルデータSDが第4図に示す如く入来す
るので、それ以降上記と同様の動作が繰り返される。
ックパルス入来期間(第4図にSR+で示す)ではシフ
トレジスタ351のσ1〜σ8゜Q1〜Q8の各出力端
子の出力信号が順次変化し、次の9g目から16個目ま
での8周のクロックパルス入来期間SR2はシフトレジ
スタ352のσ1〜σ8.Q1〜Q8の各出力信号が上
記と同様に変化し、17個目から24個目までの8個の
クロックパルス入来期間SR3ではシフトレジスタ35
3の、また2581目から32個目までの8個のクロッ
クパルス入来期間SR4ではシフトレジスタ354の各
出力端子の出力信号が上記と同様に変化する。そして、
33個目のクロックパルスの立上りエツジ入来時点の直
前で再びシリアルデータSDが第4図に示す如く入来す
るので、それ以降上記と同様の動作が繰り返される。
シフトレジスタ351の出力端子σ1〜σ8のうちσ2
〜σ7は裔記第1図と共に詳述した重み付は用抵抗rl
+’〜rat ’の一端に各別に接続されており、それ
らの抵抗r11′〜r41 ’のうち出力端子σ2〜σ
7より論理rOJの信号が供給されたーの抵抗と抵抗r
、/′ とにより抵抗分圧された電圧φ1がトランスミ
ッションゲートS+。
〜σ7は裔記第1図と共に詳述した重み付は用抵抗rl
+’〜rat ’の一端に各別に接続されており、それ
らの抵抗r11′〜r41 ’のうち出力端子σ2〜σ
7より論理rOJの信号が供給されたーの抵抗と抵抗r
、/′ とにより抵抗分圧された電圧φ1がトランスミ
ッションゲートS+。
Ss 、 S9 、・・・というように4トラツク毎の
記録信号用トランスミッションゲートに夫々印加される
。上記の重み付は抵抗rl+ ’ 〜r、、 ’ と
r?/ ’とにより、上記分圧された電圧φ1は第4図
にφiで示す如くに変化する。他方、シフトレジスタ3
51の出力端子02〜Qy(図示せず)に夫々接続され
ている抵抗r+〜r6及びr7 (いずれも図示せず
)による抵抗回路網によって重み付けされて取り出され
てトランスミッションゲートに印加される電圧は第4図
にφ1で示す如くになる。
記録信号用トランスミッションゲートに夫々印加される
。上記の重み付は抵抗rl+ ’ 〜r、、 ’ と
r?/ ’とにより、上記分圧された電圧φ1は第4図
にφiで示す如くに変化する。他方、シフトレジスタ3
51の出力端子02〜Qy(図示せず)に夫々接続され
ている抵抗r+〜r6及びr7 (いずれも図示せず
)による抵抗回路網によって重み付けされて取り出され
てトランスミッションゲートに印加される電圧は第4図
にφ1で示す如くになる。
同様にして、シフトレジスタ352の出力端子σ2〜σ
7に接続された抵抗r12”・「6ユ′と抵抗「7L′
とにJ、り分圧された電圧φ2が、前記第4図にS
R2で示す期間内で4トラツク毎の記録信号用トランス
ミッションゲートS2 、86 。
7に接続された抵抗r12”・「6ユ′と抵抗「7L′
とにJ、り分圧された電圧φ2が、前記第4図にS
R2で示す期間内で4トラツク毎の記録信号用トランス
ミッションゲートS2 、86 。
81G、・・・に夫々印加され、シフトレジスタ353
及び354の各出力端子02〜G7に接続された抵抗r
13′〜r7J′及び「14′〜r2≠′よりなる重み
付は抵抗回路網から取り出された各電圧φ3及びφ4は
、第4図にSR3、SRJで示す期間内で4トラツク毎
の記録信号用トランスミッションゲートS3 、 Sy
、・・・、及びSa 、Ssに夫々印加される。
及び354の各出力端子02〜G7に接続された抵抗r
13′〜r7J′及び「14′〜r2≠′よりなる重み
付は抵抗回路網から取り出された各電圧φ3及びφ4は
、第4図にSR3、SRJで示す期間内で4トラツク毎
の記録信号用トランスミッションゲートS3 、 Sy
、・・・、及びSa 、Ssに夫々印加される。
トランスミッションゲート5t−3IGは夫々前記した
ように、端子381〜381oに入来する記録すべきデ
ィジタル信号の論F[に応じてスイッチング制御される
構成とされており、また同じトラックの一対の記録信号
用トランスミッションゲートは一方がオンで、かつ、他
方がオフとされている。従って、トランスミッションゲ
ートS1〜S +oが論理「0」でオンされ、また端子
38I。
ように、端子381〜381oに入来する記録すべきデ
ィジタル信号の論F[に応じてスイッチング制御される
構成とされており、また同じトラックの一対の記録信号
用トランスミッションゲートは一方がオンで、かつ、他
方がオフとされている。従って、トランスミッションゲ
ートS1〜S +oが論理「0」でオンされ、また端子
38I。
382.383及び384に第5図にD+ 、D2 。
D3及びD4で示す、最小磁化反転間隔TOのディジタ
ル信号が入来するものとすると、トランスミッションゲ
ートS1〜S4はディジタル信号D1〜D4の論理「0
」 (ローレベル)の期間のみオンとされて、正極性の
入力電圧φ1〜φ4をNチャンネルMO8型トランジス
タNO+”・Najのゲート9ン子に印加し、そのゲー
ト電圧と逆相のドレイン電流、すなわら磁気ヘッドM1
〜M4の記録電流を負方向に流させる。また、トランス
ミッションゲートS1〜SJがオフであるディジタル信
号D+〜D4の論理I’ll(ハイレベル)の期間は、
PチャンネルMO3型トランジスタP。+”−Poaの
ゲート側のトランスミッションゲート(図示ゼず)が夫
々オンとされるので、第4図にφ1で示したような0極
性の電圧がオンとされたトランスミッションゲートを通
しでPチャンネルMO8型トランジスタPa +〜Pe
aのゲート端子に印加され、それと逆相のドレイン電流
を流させることにより、磁気ヘッドM1〜M4に記録電
流を正方向に流す。この結果、磁気ヘッドMl 、M2
、M3及びM4に流れる記録電流は@5図に1+、r
2.It及び14で示す帽く、記録すべきディジタル信
号DI、D2 、D3及びDIの論理値に対応し、かつ
、最小磁化反転間隔To内で時分割的に流される。
ル信号が入来するものとすると、トランスミッションゲ
ートS1〜S4はディジタル信号D1〜D4の論理「0
」 (ローレベル)の期間のみオンとされて、正極性の
入力電圧φ1〜φ4をNチャンネルMO8型トランジス
タNO+”・Najのゲート9ン子に印加し、そのゲー
ト電圧と逆相のドレイン電流、すなわら磁気ヘッドM1
〜M4の記録電流を負方向に流させる。また、トランス
ミッションゲートS1〜SJがオフであるディジタル信
号D+〜D4の論理I’ll(ハイレベル)の期間は、
PチャンネルMO3型トランジスタP。+”−Poaの
ゲート側のトランスミッションゲート(図示ゼず)が夫
々オンとされるので、第4図にφ1で示したような0極
性の電圧がオンとされたトランスミッションゲートを通
しでPチャンネルMO8型トランジスタPa +〜Pe
aのゲート端子に印加され、それと逆相のドレイン電流
を流させることにより、磁気ヘッドM1〜M4に記録電
流を正方向に流す。この結果、磁気ヘッドMl 、M2
、M3及びM4に流れる記録電流は@5図に1+、r
2.It及び14で示す帽く、記録すべきディジタル信
号DI、D2 、D3及びDIの論理値に対応し、かつ
、最小磁化反転間隔To内で時分割的に流される。
このような関係は池の磁気ヘッドM5〜M +aでも同
様である。従って、4トラツク毎のトラックを記録形成
する磁気ヘッド(M+ 、Ms 、Mg )。
様である。従って、4トラツク毎のトラックを記録形成
する磁気ヘッド(M+ 、Ms 、Mg )。
(M2.M6.MIO)、(Mz、My>、(M4゜M
g )の夫々の間では同時刻に記録電流が流されるが、
少なくとも隣接トラック間では同時に記録電流が流され
ることはないから、記録時のトラック間クロストークを
従来に比し大幅に低減することができる。
g )の夫々の間では同時刻に記録電流が流されるが、
少なくとも隣接トラック間では同時に記録電流が流され
ることはないから、記録時のトラック間クロストークを
従来に比し大幅に低減することができる。
次に本発明回路と従来回路の各記録電流波形の相違につ
いて、実際に観測した波形と共に説明するに、従来のパ
ルストレイン方式の記録回路によれば、第7図(A)及
び第8図(A>に示す如き波形の電圧が一対のMO3型
トランジスタPo及びNoのう’5NOのゲート端子に
印加されるため、磁気ヘッドが誘導性負荷の場合は第7
図(B)に示す如き波形で記録電流が流0・また各回性
負荷の場合は第8図(B)に示す如き波形の記録電流が
流れる。これに対し、本発明では記録用磁気ヘラ1:に
接続された一対の;OS型トランジスタPa及びNOの
うちNoのゲート端子に第9図(A)に示す如き、重み
付けした電圧を印加するため、磁気ヘッドには第9図(
B)に示す如き゛スパイク電流が発生しない適切な単一
パルス電流が ゛記録電流として流れる。
いて、実際に観測した波形と共に説明するに、従来のパ
ルストレイン方式の記録回路によれば、第7図(A)及
び第8図(A>に示す如き波形の電圧が一対のMO3型
トランジスタPo及びNoのう’5NOのゲート端子に
印加されるため、磁気ヘッドが誘導性負荷の場合は第7
図(B)に示す如き波形で記録電流が流0・また各回性
負荷の場合は第8図(B)に示す如き波形の記録電流が
流れる。これに対し、本発明では記録用磁気ヘラ1:に
接続された一対の;OS型トランジスタPa及びNOの
うちNoのゲート端子に第9図(A)に示す如き、重み
付けした電圧を印加するため、磁気ヘッドには第9図(
B)に示す如き゛スパイク電流が発生しない適切な単一
パルス電流が ゛記録電流として流れる。
なお、本発明は上記の実施例に限定されるものではなく
、MO3型トランジスタの代りにバイポーラトランジス
タを使用してもよく、またトランスミッションゲートの
代りに他のアナログスイッチを使用してもよく、更にシ
フトレジスタの段数その他種々の変形例が考えられるも
のである。
、MO3型トランジスタの代りにバイポーラトランジス
タを使用してもよく、またトランスミッションゲートの
代りに他のアナログスイッチを使用してもよく、更にシ
フトレジスタの段数その他種々の変形例が考えられるも
のである。
発明の効果
上述の如く、本発明によれば、パルストレイン方式の…
気記録回路において、シフトレジスタを用いた波形操作
回路により記録ディジタル信号の位相を隣接トラックで
異ならしめ、かつ、記録ドライバを構成するMO8型ト
ランジスタのゲート・ソース間印加電圧に対するトレイ
ン・ソース間オン抵抗の変化特性を巧みに利用して記録
電流波形を整形したので、誘導性負荷である薄膜記録ヘ
ッドによる記録電流はスパイク電流が発生することはな
く、よってそれによる隣接トラックへのクロストークの
悪化を防止することができ、また容量性負荷が支配的で
あるヘッドで記録する場合も従来の記録電流に比しより
多くの記録電流を流せるから、それほど電源容量を大と
する必要はなく、更にコイルやコンデンサを全く必要と
しない回路構成“によって記録電流波形の整形ができる
から、回路が簡単で、しかも集積回路化に適している等
の数々の特長を有するものである。
気記録回路において、シフトレジスタを用いた波形操作
回路により記録ディジタル信号の位相を隣接トラックで
異ならしめ、かつ、記録ドライバを構成するMO8型ト
ランジスタのゲート・ソース間印加電圧に対するトレイ
ン・ソース間オン抵抗の変化特性を巧みに利用して記録
電流波形を整形したので、誘導性負荷である薄膜記録ヘ
ッドによる記録電流はスパイク電流が発生することはな
く、よってそれによる隣接トラックへのクロストークの
悪化を防止することができ、また容量性負荷が支配的で
あるヘッドで記録する場合も従来の記録電流に比しより
多くの記録電流を流せるから、それほど電源容量を大と
する必要はなく、更にコイルやコンデンサを全く必要と
しない回路構成“によって記録電流波形の整形ができる
から、回路が簡単で、しかも集積回路化に適している等
の数々の特長を有するものである。
第1図は本発明回路の要部の一実施例を示す回路図、第
2図は第1図図示回路にシフトレジスタを接続した状態
を示す回路図、第3図は本発明回路を多1−ラック記録
回路に適用した場合の要部の概略の一実施例を示す回路
図、第4図及び第5図は夫々第3図図示回路の動作説明
用信号波形図、第6図はNチャンネルMO8型トランジ
スタのゲート・ソース間電圧対ドレイン・オン抵抗の一
例を示す図、第7図及び第8図は夫々従来回路のヘッド
に接続されたスイッチ回路の入力電圧波形と記録電流波
形の各例を示す実測図、第9図は本発明回路のヘッドに
接続されたスイッチ回路の入力電圧波形と記録電流波形
を示す実測図、第10図は従来回路の一例を示すブロッ
ク系統図、第11図は第10図図ホブロック系統中のゲ
ート回路の一例を示す回路図、第12図は第10図図ホ
ブロック系統中の記録増幅器の一例を示す回路図、第1
3図は第10図図示ブロック系統の動作説明用信号波形
−、第14図は従来回路の要部の一例を示す回路図、第
15図は第14図図示回路の記録電流波形等の各例を示
す図である。 1−1〜l−n・・・データ人力端子、3・・・クロッ
クパルス入力端子、4・・・パルストレイン入力端子、
7ビ1 ”−7−n 、 Mi 、 M+ 〜Mho
=・磁気ヘッド、8・・・磁気テープ、10・・・保持
データ入力端子、16.20.PG 〜P6’ 、Pg
、PG −PチャシネノーO8型トランジスタ、17
,21.N・〜Ns 、’Na 、N9・・・Nチャン
ネルMO3型トランジスタ、23・・・記録用磁気ヘッ
ドの略等価回路、25i・・・磁気ヘッド及びドライバ
、25a、26b・・・端子、27a 、27h 、3
8+ 〜38+o −ディジタル信号入力端子、28.
29・・・記録パルス波形等化回路、31,32.8+
〜S IQ・・・トランスミッションゲート、33・・
・シフトレジスタ、351〜354・・・8ビツトのシ
フトレジスタ、36・・・クロックパルス入力端子、3
7・・・シリアルデータ入力 端子 、 r+
”−rア 、 rl ’ 〜 ry’
、 ri1’ 〜「7/′1r12′〜
r2工′、r13′〜r2J′。 r14′〜r、7′・・・重み付は用抵抗。 特許出願人 日本ビクター株式会社 +z)・・I−λ−1(V) 前7図 第8図 (B)′−コJ−−− 第9図 (B)−−ハf−一一 ψ
2図は第1図図示回路にシフトレジスタを接続した状態
を示す回路図、第3図は本発明回路を多1−ラック記録
回路に適用した場合の要部の概略の一実施例を示す回路
図、第4図及び第5図は夫々第3図図示回路の動作説明
用信号波形図、第6図はNチャンネルMO8型トランジ
スタのゲート・ソース間電圧対ドレイン・オン抵抗の一
例を示す図、第7図及び第8図は夫々従来回路のヘッド
に接続されたスイッチ回路の入力電圧波形と記録電流波
形の各例を示す実測図、第9図は本発明回路のヘッドに
接続されたスイッチ回路の入力電圧波形と記録電流波形
を示す実測図、第10図は従来回路の一例を示すブロッ
ク系統図、第11図は第10図図ホブロック系統中のゲ
ート回路の一例を示す回路図、第12図は第10図図ホ
ブロック系統中の記録増幅器の一例を示す回路図、第1
3図は第10図図示ブロック系統の動作説明用信号波形
−、第14図は従来回路の要部の一例を示す回路図、第
15図は第14図図示回路の記録電流波形等の各例を示
す図である。 1−1〜l−n・・・データ人力端子、3・・・クロッ
クパルス入力端子、4・・・パルストレイン入力端子、
7ビ1 ”−7−n 、 Mi 、 M+ 〜Mho
=・磁気ヘッド、8・・・磁気テープ、10・・・保持
データ入力端子、16.20.PG 〜P6’ 、Pg
、PG −PチャシネノーO8型トランジスタ、17
,21.N・〜Ns 、’Na 、N9・・・Nチャン
ネルMO3型トランジスタ、23・・・記録用磁気ヘッ
ドの略等価回路、25i・・・磁気ヘッド及びドライバ
、25a、26b・・・端子、27a 、27h 、3
8+ 〜38+o −ディジタル信号入力端子、28.
29・・・記録パルス波形等化回路、31,32.8+
〜S IQ・・・トランスミッションゲート、33・・
・シフトレジスタ、351〜354・・・8ビツトのシ
フトレジスタ、36・・・クロックパルス入力端子、3
7・・・シリアルデータ入力 端子 、 r+
”−rア 、 rl ’ 〜 ry’
、 ri1’ 〜「7/′1r12′〜
r2工′、r13′〜r2J′。 r14′〜r、7′・・・重み付は用抵抗。 特許出願人 日本ビクター株式会社 +z)・・I−λ−1(V) 前7図 第8図 (B)′−コJ−−− 第9図 (B)−−ハf−一一 ψ
Claims (1)
- ディジタル信号を複数の磁気ヘッドに供給して該複数の
磁気ヘッドにより記録媒体上に複数本のトラックを同時
に並列に形成してディジタル信号を記録する回路におい
て、該複数の磁気ヘッドに夫々対応して設けられ、記録
すべき上記ディジタル信号の論理値に応じてオン、オフ
制御される複数のアナログスイッチ回路と、該アナログ
スイッチ回路の一回のオン期間中に重み付けされて順次
波高値が変化し、かつ、少なくとも隣接したトラックで
はパルス幅期間が重畳しないパルスを順次時分割的に該
複数のアナログスイッチ回路に印加する波形操作回路と
よりなり、該アナログスイッチ回路より取り出されて対
応する該磁気ヘッドに供給される該波形操作回路の出力
パルスにより、該磁気ヘッドに所望の単一パルス波形に
近似した波形の記録電流を流すよう構成したことを特徴
とするディジタル信号の記録回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28118384A JPS61153805A (ja) | 1984-12-26 | 1984-12-26 | デイジタル信号の記録回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28118384A JPS61153805A (ja) | 1984-12-26 | 1984-12-26 | デイジタル信号の記録回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61153805A true JPS61153805A (ja) | 1986-07-12 |
Family
ID=17635498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28118384A Pending JPS61153805A (ja) | 1984-12-26 | 1984-12-26 | デイジタル信号の記録回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61153805A (ja) |
-
1984
- 1984-12-26 JP JP28118384A patent/JPS61153805A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61153805A (ja) | デイジタル信号の記録回路 | |
US4562491A (en) | Multichannel digital magnetic recording apparatus | |
KR0161677B1 (ko) | 신호 기록장치 | |
KR900002251B1 (ko) | 디지탈 자기 기록 회로 | |
JPS6130322B2 (ja) | ||
JPH0544722B2 (ja) | ||
JPH0357529B2 (ja) | ||
JPS6129457A (ja) | デジタル信号の磁気記録装置 | |
JP2540881B2 (ja) | 磁気記録装置 | |
JPH0544723B2 (ja) | ||
JPH0361241B2 (ja) | ||
JP2603500B2 (ja) | 磁気記録装置 | |
JPS6117531Y2 (ja) | ||
JPS59142713A (ja) | フレキシブルデイスク装置の記録方式 | |
JP2634677B2 (ja) | 先行イレーズ型磁気ヘッド装置 | |
JPH0568023B2 (ja) | ||
JPS6061904A (ja) | 磁気ヘッドの駆動回路 | |
JPS59101016A (ja) | 磁気記録回路 | |
JPH01224910A (ja) | 薄膜磁気ヘッド | |
JPH0620203A (ja) | 記録磁界発生方法及びその装置 | |
JPH07244808A (ja) | 磁気記録装置 | |
JPS62273610A (ja) | マルチトラツク型デイジタル磁気記録回路 | |
JPH02173905A (ja) | 磁気ディスク用サイドイレース消去装置 | |
JPS63229602A (ja) | クロスト−ク低減装置 | |
JPS6242303A (ja) | 磁気記録信号のピツチ伸長装置 |