JPS61153805A - デイジタル信号の記録回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号の記録回路に係り、磁気記録媒
体上に磁気ヘラ下によりマルチトラック　　′を形成し
てパルストレイン方式でディジタル信号を記録せしめる
記録回路に関する。

従来の技術 ２０Ｈｚ　〜２０　ｋＨｚ程度の周波数帯域で、２チヤ
ンネルのアナログ情報信号（例えばオーディオ信号）を
１６ビツトのＡＤ変換器により例えばパルス符号変調し
、これにより得られたディジタル信号を磁気テープ等の
磁気記録媒体に記録し、再生する場合、その伝送レート
は２ＭＢ５以上に達するために、磁気記録媒体上に複数
のトラック（すなわちマルチトラック）を並設し、１ト
ラック当りの伝送レートを低く設定する必要がある。

この場合、広く一般に普及しているコンパクトカセット
テープを用いて上記ディジタル信号を固定の磁気ヘッド
により記録再生する場合、所定のテ−プ速度で、所要の
記録再生時間を確保するには、１トラック当りの伝送レ
ートは１００ｋＢ　Ｐ　Ｓ以下に設定する必要があるた
めに、該ディジタル信号を２０トラック程度のトラック
数に分散して記録。

再生する必要がある。よって、コンパクトカセットテー
プのテープ幅が３．８１ｉ＋＋ａであることから、往復
２０トラツク、警なわら全部で４０本のトラックを並列
形成した場合、１トラック当りのトラックピッチは８０
μｍ程度となってしまう。この程度の高密度、狭トラツ
ク磁気ヘッドとしては巻線型構造のヘッドでは製作が困
難であり、＋１膜等で形成されたマスクパターン技術に
よる薄膜磁気ヘッドを用いるのがその生産性から適して
いる。

薄膜等で形成された記録用磁気ヘッドとしては各種の構
造のものが提案されているが、例えばＮｉ−Ｚｎ系フェ
ライトよりなる絶縁性の磁性基板上に導体コイルをマス
クパターン技術により形成し、更にフェライト磁性層を
形成し、記録ギャップを介して磁気回路を構成するのが
一般的である。このような薄膜磁気ヘッドは巻線型磁気
ヘッドに比べてターン数が少ないので、磁気テープ等へ
のデータ書き込みに際しては大きな吉ぎ込み電流が必要
となり、大きな書き込み電流によってマスクパターン技
術により形成された導体コイルが熱破壊を生じたり、あ
るいは導体コイルの導体抵抗による発熱が磁気ヘッド全
体のヘッド温度上昇となり、磁気テープのポリエステル
ベースに熱変形を・与えたり、磁気テープの磁性体の保
持力ＨＣが低下するなどの問題があり、また２０トラツ
クのＲｉ気ヘッドを駆動するための装置の電源容量が極
めて大となる等の問題があった。

これらの問題を解決するために、いわゆるパルストレイ
ン記録方式と呼ばれるものがあった。第１０図はこのパ
ルストレイン記録方式による従来のディジタル信号記録
回路の一例のブロック系統図を示す。同図中、各トラッ
クの記録データは対応するデータ入力端子１−１〜１−
ｎを介してＤフリップ７０ツブ２−１〜２−ｎに印加さ
れ、ここで最小磁化反転間隔Ｔｏ　に等しい周期で入力
端子３を介して入来するクロックパルスにより保持され
た後、その保持データはゲート回路５−１〜５−ｎに供
給される。ゲート！路５−１〜５−ｎは夫々パルストレ
イン入力端子４より、パルス幅ΔＴ１周期Ｔ＋　　（た
だし、ΔＴ＜ＴＩ　＜Ｔｏ　）のインパルスが入来する
期間（すなわちΔＴ）毎に、ゲート「開」状態となり、
次段の記録増幅器６−１〜５−ｎによって記録用磁気へ
ラド７−１〜７−ｎに記録電流が正又は負の方向に流れ
、磁気テープ８上にディジタルデータが記録される。

ここで、ゲート回路５−１〜５−ｎは夫々同一構成工あ
り、また記録増幅器６−１〜５−ｎも夫々同一構成とさ
れており、任意のｉ番目のゲート回路５−ｉは第１１図
に９示す構成とされ、　ｉ番目の記録増幅器６−ｉは第
１２、図に示す構成とされている。第１１図において、
入力端子１０に入来した　ｉ番目のＤフリップフロップ
２−１のＱ出力データは、ＡＮＤ回路１３に供給される
一方、インバータ１１を通してＮＡＮＤ回路１２に供給
される。、ＮＡＮＤ回路１２及びＡＮＤ回路１３の各他
方の入力端子には入力端子４よりの前記インパルスが入
来する。ＮＡＮＤ回路１２及びＡＮＤ回路１３はこのイ
ンパルスがハイレベルである、周期Ｔ１でΔＴなる期間
は入力端子１０よりの例えば第１３図（Ａ）に示す如き
保持データと同−論理値のデータを端子１４．１５へ出
力し、上記インパルスがローレベルである期間は端子１
４にハイレベル、端子１５にローレベルの信号を出力す
る。

増幅器５−ｉはこの端子１４よりのデータがＰチャンネ
ルＭＯ８型トランジスタ１６のゲートに印加されると共
に、端子１５よりのデータがＮチャンネルＭＯ３型トラ
ンジスタ１７のゲートに印加される構成とされている。

上記トランジスタ１６は端子１４の入力信号レベルがロ
ーレベル（−Ｖ、ｓｓ＞のときのみオンとなり、上記ト
ラレジスタ１７は端子１５の入力信号レベルがハイレベ
ル（＋Ｖｄｄ）のときのみオンとなる。従って、前記イ
ンパルスがハイレベルである明間へＴは保持データの論
理によって上記トランジスタ１６及び１７のうらいずれ
か一方がオンとなるので、記録電流が出力端子１８を介
して記録用磁気へラド７−１に流れ込むか、流れ出すか
のいずれかとなり、他方、インパルスがローレベルであ
る期間（Ｔ＋　−ΔＴ）では上記トランジスタ１６及び
１７の両方共にＡフとなるので記録電流が流れない。従
って、保持データが第１３図（Ａ）で示す場合は上記（
−ランジスタ１６及び１７の両ドレイン接続端子１８よ
り記録ヘッド７−ｉには第１３図（Ｂ）に示す如く、正
極性電流＋１ｏ又は負極性電流−１０が記録用磁気ヘッ
ドに記録電流（Ｎき込み電流）として流れる。

このパルストレイン記録方式によれば、記録ヘッドに流
す記録電流が、第１３図（Ａ）に示す通常の場合に比し
、同図（Ｂ）に示す如くパルス列化しているので、導体
コイルの熱破壊を防止することができ、また、記録ヘッ
ドのギャップ長をＱ先、記録ヘッドと磁気テープとの相
対速度をＶとりるど、パルス同周Ｉｌｌ　Ｔ　＋がＴ＋
　＜　（ＯＬ　＋Ｖ　・ΔＴ）　／Ｖ　　　　　（１）
の条件下において、第１３図（Ｂ）の波形で記録したデ
ータの再生信号波形は同図（△）の波形で記録したデー
タの再生信号波形と同等となることは公知である（例え
ば特開昭５８−１６６５１８号公報）。

しかし、この従来回路を複数のトラックが一体化された
マルチトラック７ａｌｌｌ磁気ヘツドに適用しＩζ場合
、複数のヘッドに同時に記録電流が流れた場合、ヘッド
個数倍の記録ｗｉ流が必要となり、大きな電流２鎖が必
要となり、また複数のヘッドが同時に動作するために記
録時のトラック間クロストークが特に隣接トラック間で
大きくなってしまい、記録ディジタル信号の誤り率が悪
化してしまうという問題があった。

これらの問題を解決するため、同時に記録電流が流れな
いように、トラック毎にパルストレイン記録用パルスの
位相をパルス幅以上ずらして記録電流を流すことが提案
ｉされている（例えば特開昭５８−２０８９１１号公報
）。しかるに、この提案装置によれば、位相をずらした
パルストレイン記録を用いることにより消費電力の低減
及び隣接トラック間のクロストークのある程度の低減を
図ることが′Ｃ−８′るが、次のような問題点があった
。

すなわち、薄膜記録ヘッドのパルストレイン記録回路の
要部は第１４図に示す如く、ＰチャンネルＭＯ３型トラ
ンジスタ２０及びＮチャンネルＭＯ８型トランジスタ２
１よりなるスイッチング駆動型記録増幅器の出力端子２
２はリード線により、薄Ｖ！等で形成された記録用磁気
ヘッド（薄膜記録ヘッド〉と接続されるの゛で、リード
線の抵抗Ｒ＋、インダクタンスＬ＋、及びリード線間容
量Ｃ＋、を介して磁気ヘッドに接続される。ここで。

磁気ヘッドの電気的略等価回路２３は、導体コイルの抵
抗Ｒ２，コイルインク２タンスＬ２．Ｓ体間容最Ｃ２に
よって第１４図の破線内に示す如ぎ構成で表わされると
考えられる。

薄膜記録ヘッドは巻線型ヘッドに比べてターン数が少な
いので巻線コイルのインダクタンスＬ２の１直はさほど
でちなく、導体抵抗Ｒ２がその負荷の主たる場合が多い
。しかし、パルストレイン記録においては、その記録す
るパルス幅が極めて狭いため、より多くの高調波成分を
含んだ記録電流波形であるために、第１５図（Ａ）に示
すような矩形波電流を破線で囲んだ略等価回路２３をも
つ薄膜記録ヘッドに供給すると、ヘッドインピーダンス
としてＬ＋及びＬ２のインダクタンスが支配的な場合（
薄膜記録ヘッド等が誘導性負荷である場合）、第１５図
（Ｂ）に示すような高次の過渡現象を伴ったＮ流しスポ
ンスを示し、他方、ヘッドインピーダンスとしてリード
線間容１１Ｃ＋、コイル線間容量　Ｃｙが支配的な場合
＜ｒａｍ記録ヘッド等が容量性負荷である場合）、第１
５図（Ｃ）に示すような積分された（高調波成分が減衰
した）電流レスポンスを示し、いずれの場合もパルスト
レイン記録の場合に適切な記録電流波形ではない。

すなわち、従来の記録回路では一般に薄膜記録ヘッドが
誘導性負荷であるので、記録電流は第１５図（Ｂ）に示
す如く、高次のレスポンスを示し、高調波成分がスパイ
ク電流として振動した状態（リンギング）で隣接トラッ
クの記録ヘッド又は記録増幅器入力に混入し、クロスト
ークが悪化り゛るという問題点があり、他方、薄膜記録
ヘッド及び接続リード線を容量性負荷として上記８調波
成分を減衰したＱ合は、記録電流波形は第１５図（Ｃ）
に示づ°如くになるから、磁気テープ等を飽和記録する
ための記録電流が最小磁化反転間隔周明内で充分に流せ
なくなり、充分に流そうとすると、より多くの記録電流
を流す必要があり、大きな電源容量が必要となるという
問題点があった。

更に、より忠実なディジタル信号の記録を行なおうとす
ると、何らかの記録波形操作を必要とするため、例えば
記録電流波形をコイル、コンデン→ノ等を用いて波形等
化をする場合には回路が複雑になり、マルチトラックヘ
ッド駆動回路として集積回路化が困難となってしまう。

そこで、本発明はパルストレイン記録回路の構成におい
て、最適な記録パルスを発生し、かつ、記録電流波形を
］イル、コンデンサ等を用いて等化することなく、半導
体及び抵抗体のみの集積回路化に適した記録波形等化機
能を有するディジタル信号の記録回路を提供することを
目的とする。

問題点を解決するための手段 本発明になるディジタル信号の記録回路は、パルストレ
イン方式の記録回路において、マルチトラックを記録形
成する？！ｆ数の磁気ヘッドに夫々対応して設けられた
アナログスイッチ回路と、波形操作回路とよりなる。上
記アナログスイッチ回路は記録すべきディジタル信号の
論理値に応じてオン、オフ制御される。また上記波形操
作回路はアナログスイッチ回路の一回のオン期間中に重
み付けされて順次波高値が変化し、かつ、少なくとも隣
接したトラックではパルス幅期間が重畳しないパルスを
順次時分割的に上記複数のアナログスイッチ回路に印加
する。

作用 アナログスイッチ回路より取り出されて対応する磁気ヘ
ッドに供給される波形操作回路の出力パルスは、上記の
如く重み付けされているため、磁気ヘッドに所望の単一
パルス波形に近似した波形の記録電流を流すことができ
る。また、上記波形操作回路は例えばシフトレジスタと
、その出力端子に接続した重み付は抵抗回路網とよりな
り、また上記アナログスイッチ回路もトランジスタによ
り構成することができるから、コンデンサ及びコイル等
を使用しない回路構成とすることができる。

以下、本発明の実施例についで第１図乃至第９因と共に
説明する。

実施例 第１図は本発明回路の要部の一実施例の回路図を示す。

同図中、破線で囲んだ回路部２５１は、０本のマルチト
ラックを同時に形成記録するマルチトラック記録用磁気
ヘッドの各トラック毎に設けられた磁気ヘッド（薄膜記
録ヘッド）のうち、１番目の磁気ヘッドＭｉ　とそのド
ライバよりなる。

この　ｉ番目のドライバはエンハンスメント型のＰチャ
ンネルＭＯ８型トランジスタＰａ　、　Ｐｓ　。

Ｐ９．エンハンスメント型のＮチャンネルＭＯ８型トラ
ンジスタＮＯ、Ｎｓ　、　Ｎ９　、ゲートプルアップ用
抵抗ｒｇ及びｒｇ′　より構成されている。Ｐチャンネ
ルＭＯ３型トランジスタＰＧ　とＮチャンネルＭＯ８型
トランジスタＮＯの夫々のドレイン端子は共通接続され
ており、更に６ｆｌ気ヘッドＭ１の巻線コイルの非接地
側端子に接続されている。また、ＰチャンネルＭＯ８型
トランジスタＰａのゲート端子はプルアップ用抵抗ｒｇ
を介してそのソース端子と共に十Ｖｄなる直流電圧入力
端子に接続されている。またＮチャンネルＭＯ３型トラ
ンジスタＮｏのゲート端子はプルアップ用抵抗ｒ　ｇｌ
　を介してそのソース端子と共に−Ｖｓなる直流電圧入
力端子に接続されている。すなわち、ＰチャンネルＭＯ
３型トランジスタＰａ　とＮチャンネルＭＯ８型トラン
ジスタＮｏ　とは従来と同様に磁気ヘッドＭ１をパルス
波形でスイッチング駆動するが、このような回路構成と
するのは、記録信号が論理「１」及び論理ｒＯＪのいず
れかのディジタル２値符号信号であることから、インタ
ーフェースが容易な構成であるためである。

しかし、かかる構成では前記した従来回路の問題点を解
決することができない。そこで、本実施例では、ＰチＶ
ンネルＭＯ３型ｔ−ランジスタＰＯのゲート端子は更に
ＰチャンネルＭＯ３型トランジスタＰ８及びＮチャンネ
ルＭ　ＯＳ　型トランジスタＮ３よりなるトランスミッ
ションゲートを介して端子２６ａに接続され、他方、Ｎ
チＶンネルＭＯ３型トランジスタＮＯのゲート端子は更
にＰチャンネルｆＶＩ　ＯＳ　型１−ランジスタＰ９及
びＮチャンネルＭ　ＯＳ　ｆｆｌ　トランジスタＮ９よ
りなるトランスミッションゲートを介して端子２６ｂ１
．：接続されている。ＰチＡ７ンネルＭＯ３型トランジ
スタＰ８　（Ｒ９）のソース端子とＮチャンネルＭＯ３
型トランジスタＮ、９（ＮＯ）のドレイン端子とは１ｔ
に端子２６ａ　　（２６ｂ　）に共通に接続され、かつ
、トランジスタＰ８（Ｒ９）のドレイン端子とトランジ
スタＮａ　　＜ＮＯ）のソース端子とは共に前記トラン
ジスタＰａ　　（ＮＯ＞のゲート端子に接続されている
。

ＰチャンネルＭＯ８型Ｆ−ランジスタＰ９及びＮチャン
ネルＭＯ３型トランジスタＮ８の各ゲート端子はディジ
タル信号入力端子２７ａに夫々接続されており、Ｐチャ
ンネルＭＯ３型トランジスタＰ８及びＮチャンネルＭＯ
８型トランジスタＮ９の各ゲート端子はディジタル信号
入力端子２７１）に夫々接続されている。ディジタル信
号入力端子２７ａには記録すべぎディジタル信号と同相
のディジタル信号が入来し、ディジタル信号入力端子２
７ｂには記録すべきディジタル信号と逆相のディジタル
信号が入来する。更に、ＰチャンネルＭＯ３型トランジ
スタＰ８及びＲ９の各バックゲートは後述する記録パル
ス波形等化回路２８内の６個のＰチャンネルＭＯ８型ト
ランジスタＰ＋〜Ｐ６の夫々のバックゲート及びソース
端子と共に＋Ｖｄｄの入力端子に接続されている。他方
、Ｎヂ＼７ンネルＭＯ８型トランジスタＮ８及びＮＯの
各バックゲートは後述する記録パルス波形等化回路２９
内の６個のＮチャンネルＭＯ３型トランジスタＮ１〜Ｎ
６の夫々のバックゲート及びソース端子と共に−Ｖｓｓ
の人、力端子に接続されている。

このように接続され、た　１番目のトラック記録用の磁
気ヘッド及びドライバ２５ｉにおいて、いま入力端子２
７ａに入来した記録ディジタル信号がローレベル（’１
位−Ｖｓｓ）であり、従ってこれと逆相である入力端子
２７ｂの入力ディジタル信号がハイレベル（電Ｈ／　４
Ｖｄｄ）であるｂのとすると、一方のトランスミッショ
ンゲートを構成するＰ：ｆ〜７ンネルＭＯ８ＷＩ−ラン
ジスタＰ８及びＮチャンネルＭＯ３型トランジスタＮ８
が、ゲートとソースの電位差が同電位で非導通状態とな
るエンハンスメント型であるから、共に非導通状態とな
り、かつ、他方のトランスミッションゲートを構成する
ＰチャンネルＭＯ３型トランジスタＰ９及びＮチャンネ
ルＭＯ３型トランジスタＮ９が、それらのバックゲート
が夫々４−　Ｖｄｄ、　−Ｖｓ　ｓでバイアスされてい
る状態において導通状態となる。

これにより、ＰチャンネルＭＯＩ！！ｔ−ランジスタＰ
Ｏのゲート電圧は抵抗ｒりを介して＋Ｖｄなるソース電
圧と同電位になるため、そのドレイン・ソース間は非導
通状態となるが、ＮチＶンネルＭＯ８型トランジスタＮ
ｏのゲート端子には端子２６ｂの入力電圧が上記トラン
ジスタＰ９及びＮＯを介して印加される。もし、端子２
６ｂの入力電圧が＋（Ｖｓ−ＩＶＴＩＩＮ）以上の電圧
である場合、Ｎチャンネル〜１０Ｓ型トランジスタＮｏ
　は導通状態になるので、磁気ヘッドＭｉには接地端子
よりこのトランジスタＮｏを介して−Ｖｓの電圧が印加
される。なお、上記ＶｒｙＮはＮチャンネルＭＯ８型ト
ランジスタＮＯのスレシホールド電圧を示す。これによ
り、磁気ヘッドＭｉにはその接地端子より上記トランジ
スタＮｏの方向（角方向）へ−Ｔｏなる記録Ｎ流が流れ
出す。ここで、−ＩＯ＝−ＶＳ／（ＲＯＮＮ＋ＲＩｌｌ
）　　　（２１となる。ただし、上式中、ＲＯＮＮはＮ
チャンネルＭＯ８型トランジスタＮｏのオン抵抗、Ｒ１
は磁気ヘッドＭ１のコイル抵抗である。

他方、上記とは逆に入力端子２７ａ、２７ｂの入力記録
ディジタル信号がハイレベル（電位子Ｖｄｄ）、ローレ
ベル（電位−Ｖｓｓ）で、かつ、端子２６ａの入力電圧
が−（Ｖｃｌ　＋ＶＴ　１−ｉｐ　）以上であるときに
は（ただし、ＶＴ）４ρはＰチャンネルＭＯ３型トラン
ジスタＰｏのスレシホールド電圧）、ＮチャンネルＭＯ
８型トランジスタＮ８及びＰヂ１１ンネルＭＯ５型トラ
ンジスタＰ８よりなる第１のトランスミッションゲート
を介して端子２６ａの入力電圧がＰデセンネルＭＯ８型
トランジスタＰＧのゲート端子に印加されてこれを導通
状態とし、一方、ＮヂャンネルＭＯ８型トランジスタＮ
６は非導通状態となるため、磁気ヘッドＭｉには上記ト
ランジスタＰａ　を通してＶｄなる電圧が印加されるの
で、＋、　Ｉ　＠なる記録電流が磁気ヘッドＭｉに流れ
込む。ここで、 ４１ｏ　＝−１−Ｖｄ／（ＲｏＮｐ＋ＲＩｌｌ）　　　
（３まただし１．Ｆ式中ＲＯＮＰはＰチＶンネルＭＯ３
型トランジスタＰＧのオン抵抗、　Ｒ１１＋は磁気ヘッ
ドＭｉのコイル抵抗を示す。

本実施例は、上記のオン抵抗ＲＯＮρ。

ＲＯＮ　Ｎを、端子２６ａ、２６ｂの入力電圧値を変化
せしめることにより変化させ、これにより記録電流＋１
０．−１０の波形を、後述する如く磁気ヘッドＭ１の誘
導性負荷及びリード配線容量性負荷のいずれの場合にも
、所望の単一電流波形に近似するようにパルス整形機能
を得ることに特徴を有する。

なお、ＭＯ３型トランジスタのオン抵抗は相互コンダク
タンスの逆数と換障できる。例えば、ＮチＶンネルＭ　
ＯＳ型トランジスタのゲート・ソース間電圧対トレイン
・オン抵抗特性は第６図に示す如くになり、ゲート・ソ
ース間電圧が＋３ｖで導通状態となる（開路する）。す
なわち、前記Ｖｖ目Ｎは＋３ｖとなる。また、このグー
１−・ソース間電圧を＋３Ｖより＋１０ｖまで大にする
ほどオン抵抗は０，８Ωまで徐々に低下する。このオン
抵抗のゲート・ソース間電圧に対する変化特性は、Ｐチ
ャンネルＭＯ８型トランジスタの場合、ゲート・ソース
間電圧が負方向に大になるにつれて小となる。

なお、本実施例ではアナログスイッチ回路であるトラン
スミッションゲートのオン抵抗はｌｆｆ１的に利用する
ものではないが、ＰチャンネルＭＯ３型トランジスタの
オン抵抗とＮチャンネルＭＯ８型トランジスタのオン抵
抗の合成抵抗として閉路時のオン特性を有する。

再び第１図に戻って説明するに、端子２６ａ。

２６ｂの各入力電圧は記録パルス波形等化回路２８及び
２９より取り出される。記録パルス波形等化回路２８は
ＰチＶンネＭＯ３型インバータＰ１〜Ｐ６のオープンド
レイン型ＭＯＳインバータと、抵抗ｒ、　ｌ　〜ｒｙ　
’　よりなる重み付は抵抗回路網とより構成されており
、他方、記録パルス波形等化回路２９はＮチャンネルＭ
Ｏ８型インバータＮ１〜Ｎ６のオープンドレイン型ＭＯ
Ｓインバータと、抵抗「１〜「７よりなる重み付は抵抗
回路網とより構成されている。これらの記録パルス波形
等化回路２８及び２９は、いずれも時間軸上での重み付
けを行なう波形操作回路として動作する。後述するーの
シフトレジスタの出力端子Ｑ１〜Ｑ８及びσｉ−σ８の
う゛ち、Ｑ２〜Ｑ７はＮチャンネルＭＯ８型トランジス
タＮ１〜Ｎ６のゲート端子に接続され、σ２〜σ７はＰ
チャンネルＭＯ８型トランジスタＰ＋−Ｐｓのゲート端
子に接続されている。ＰチャンネルＭＯ８型トランジス
タＰ＋”□Ｐ６のドレイン端子は抵抗ｒ　、　ｌ　ヘ。

ｒ６′の一端に接続されており、抵抗ｒ、　ｌ　へ・「
６′の他端は共通接続されて端子２６ｂに接続される一
方、抵抗「７′を共通に介して−Ｖｓｓなる直流電圧の
入力端子に接続されている。更に、ＮヂャンネルＭＯ８
型トランジスタＮ１〜Ｎ６のドレイン端子は抵抗ｒ１〜
ｒ６の一端に接続されており、抵抗ｒ１〜「６の他端は
共通接続されて端子２６ａに接続される一方、抵抗ｒ７
を介して＋Ｖｄｄなる直流電圧の入力端子に接続されて
いる。

上記端子σ２〜σ７及びＱ２〜Ｑ７には例えばシリアル
人力−パラレル出力形式の同一のシフトレジスタの出力
端子σ２〜σ７及びＱ２〜Ｑ７よリパルスが順次入来す
るものとし、最初に端子σ２には−Ｖｓｓが入来し、σ
３〜σ７には＋Ｖｄｄが入来し、かつ、端子Ｑ２には＋
Ｖｄｄが入来し、Ｑ３〜Ｑ７には−Ｖｓｓが入来する。

この状態からシフトレジスタにクロックパルスが入来さ
れる毎に、−Ｖｓｓなる電圧が入力する端子はσ２〜σ
７のうち端子σ３→σ４→・・・→σ７と移って行き、
かつ、＋Ｖｄｄなる電圧が入来する端子は０２〜Ｑ７の
うち端子Ｑ３→Ｑ４→・・・→Ｑ７と移って行く。この
ように、−Ｖｓ　ｓが入来りる端子がσ２→σ３→・・
・→σ７と順次シフトされるに応じてＰチＶンネルＭｏ
５ｘトランジスタＰ１〜Ｐ６のうち導通状態となるトラ
ンジスタがＰ１→Ｐ２→・・・→Ｐ６と順次シフトされ
、これにより端子２６ｂに印加される電圧はｌ　Ｖｄｄ
＋Ｖｓ　ｓ　ｌのｒ＋’　／（ｒ、ｌ　＋　　ｒｙ’　
　）倍−＋　ｒ２　’　／（ｒ２’＋ｒ７’）培→・・
・→ｒ６　’　、／　（ｒ、、　’　＋ｒ７′）倍とい
うように順次変化する。同様にして、＋Ｖｄｄなる電圧
が端子Ｑ２→Ｑ３→・・・→Ｑ７という順で順次切換入
力されると、これに応じてＮチャンネルＭＯ８型トラン
ジスタＮ１〜Ｎ６のうら導通状態となるトランジスタが
Ｎ１→Ｎ２→・・・→Ｎ６と順次シフトされるため、端
子２６ａに印ｍサレル電圧ハｌ　Ｖｄｄ＋　Ｖｓ　ｓ　
ｌのｒｙ−／（ｒ＋　＋　　ｒｙ）倍→ｒ７／（ｒｚ＋
ｒｙ）倍→・・・→ｒｅ　／（ｒｓ　＋　　ｒｙ　）倍
というように順次変化せしめられる。

上記の抵抗「１′〜ｒ７’、ｒｌ〜ｒｙによって設定さ
れる重み付は特性は、上記の如くに波ａ値が変化する端
子２６ａ、２６ｂの入力パルス電圧が、ＰチャンネルＭ
Ｏ８型トランジスタＰＯのゲート端子、ＮチャンネルＭ
Ｏ８型トランジスタＮｏのゲート端子に印加された場合
に、それらのゲート印加電圧対ドレイン・ソース間抵抗
値特性（前記のオン抵抗ＲＯＮρ、ＲＯＮＮ特性）を考
慮して磁気ヘッドＭ１に最適な波形の記録電流を流させ
るような値に選定される。

第２図は第１図図示の端子Ｑ２〜Ｑ７１σ２．〜σ７が
、シフトレジスタ３３を構成する少なくとも８個のＤフ
リップフロップ３４１〜３４８のうち、２段目より７段
目までのＤフリップフロップ３４２〜３４７のＱ、σ出
力端子に接続されている実施例を示す。なお、第２図中
、ＮＩ＝Ｎａは第１図に示したオープンドレイン型Ｎチ
ャンネルＭＯＳインバータＮ１〜Ｎ６を示し、またＰ１
〜Ｐ６も同様に第１図←示したオープントレイン型Ｐチ
ャンネルＭＯＳインバータＰ１〜Ｐ６を示す。

また、３１は第１図のＰチャンネルＭＯ３型トランジス
タＰ８とＮチャンネルＭＯ３型トランジスタＮ８とより
なる第１のトランスミッションゲートを簡−易化して図
示したものであり、同様に３２は第１図中のＰチャンネ
ルＭＯ３型トランジスタＰ９とＮチャンネルＭＯ３型ト
ランジスタＮ９とよりなる第２のトランスミッションゲ
ートを簡易化して図示したものである。前記のシフトレ
ジスタ３３はクロックパルスがＤフリップ７０ツブ３４
！〜３４８のクロック端子にシリアルに印加され、出力
信号がＤフリップフロップ３４１〜３４８のＱ、σの各
出力端子４よりパラレルに出力される形式のシフトレジ
スタ、である。

次に第１図及び第２図に示した１トラック分の一記録回
路を更に多トラツク記録回路に拡大した場合の要部の、
一実施例について第３図乃至、第５図と共に説明する。

第３図では図示の便宜上、シフトレジスタのＱ出力端子
の信号が供給される記録パルス波形等化回路（第１図の
回路２９に相当）、磁気ヘッドの巻線の非接地側端子に
接続されたＰチャンネルＭ、、Ｏ８型トランジスタの入
力側のトランスミッションゲート等の回路、及び第１図
に示したオーブンドレイン型ＭＯＳインバータＰ１〜Ｐ
６．ＮＩ〜Ｎ６に相当するインバータ等の図示は省略し
である。また、第３図では第１図に示した？チャンネル
ＭＯ３型トランジスタＰ９及びＮチャンネルＭＯ８型ト
ランジスタＮ９とよりなる第２のトランスミッションゲ
ートは、８１〜Ｓ　Ｉ６で示、す如く簡略化して図示し
である。本実施例は多トラツクヘッドを例えば４トラツ
ク毎に異なった位相のパルス電流で記録するよう構成し
たものである。

８ビツトのシフトレジスタ３５１〜３５４は夫々シリア
ル人力−パラレル出力のシフトレジスタで、クロックパ
ルス入力端子３６よりのクロック、パルスがそのクロッ
ク端子に共通に、かつ、′シリアルに印加される一方、
前段のシフトレジスタの０８出力端子が次３段のシフト
レジスタのシリアルデータ入力端子ＳＤｉに接続されて
全体として３２ビツトのシフトレジスタを構成している
。初段のシフトレジスタ３５＋はそのシリアルデータ入
力端子ＳＤｉに入力端子３７よりの一定周期のシリアル
データが印加される。入力端子３６よりのクロックパル
スは例えば３．６Ｍ　Ｈｚで、また第４図にｃｋで示す
如き対称方形波で、シフトレジスタ３５＋〜３５４に夫
々同時に供給される。一方、入力端子３７には第４図に
ＳＤで示す如き、パルス幅が上記りＯツクパルスｃｋと
同程度で、かつ、周期がクロックパルスの３２倍のシリ
アルデータが入来し、シフトレジスタ３５＋　に印加さ
れる。

すると、シフトレジスタ３５１はこの入力シリアルデー
タＳＤの論理「１」を入カクロツクバルスｃｋの立−ト
リ位置でラッチすると共に、このラッチした論理「１」
信号をそのＱ１出力端子より第４図に０１で示す如く出
力し、かつ、論理［０１の信号をそのσ１出力端子より
出力する。以下、クロックパルスｃｋの立上りエツジ入
来毎に、論理［１ｊの信号が出力される端子が第４図に
示す如く、Ｑ２→Ｑ３→・・・→Ｑ８へとシフトされて
行き、かつ、論理「０」の信号が出力される端子がσ２
→σ３→・・・→σ８へとシフトされて行く。

このように、シリアルデータＳＤ入来直後の８個のクロ
ックパルス入来期間（第４図にＳＲ＋で示す）ではシフ
トレジスタ３５１のσ１〜σ８゜Ｑ１〜Ｑ８の各出力端
子の出力信号が順次変化し、次の９ｇ目から１６個目ま
での８周のクロックパルス入来期間ＳＲ２はシフトレジ
スタ３５２のσ１〜σ８．Ｑ１〜Ｑ８の各出力信号が上
記と同様に変化し、１７個目から２４個目までの８個の
クロックパルス入来期間ＳＲ３ではシフトレジスタ３５
３の、また２５８１目から３２個目までの８個のクロッ
クパルス入来期間ＳＲ４ではシフトレジスタ３５４の各
出力端子の出力信号が上記と同様に変化する。そして、
３３個目のクロックパルスの立上りエツジ入来時点の直
前で再びシリアルデータＳＤが第４図に示す如く入来す
るので、それ以降上記と同様の動作が繰り返される。

シフトレジスタ３５１の出力端子σ１〜σ８のうちσ２
〜σ７は裔記第１図と共に詳述した重み付は用抵抗ｒｌ
＋’〜ｒａｔ　’の一端に各別に接続されており、それ
らの抵抗ｒ１１′〜ｒ４１　’のうち出力端子σ２〜σ
７より論理ｒＯＪの信号が供給されたーの抵抗と抵抗ｒ
、／′　とにより抵抗分圧された電圧φ１がトランスミ
ッションゲートＳ＋。

Ｓｓ　、　Ｓ９　、・・・というように４トラツク毎の
記録信号用トランスミッションゲートに夫々印加される
。上記の重み付は抵抗ｒｌ＋　’　〜ｒ、、　　’　と
ｒ？／　’とにより、上記分圧された電圧φ１は第４図
にφｉで示す如くに変化する。他方、シフトレジスタ３
５１の出力端子０２〜Ｑｙ（図示せず）に夫々接続され
ている抵抗ｒ＋〜ｒ６及びｒ７　　（いずれも図示せず
）による抵抗回路網によって重み付けされて取り出され
てトランスミッションゲートに印加される電圧は第４図
にφ１で示す如くになる。

同様にして、シフトレジスタ３５２の出力端子σ２〜σ
７に接続された抵抗ｒ１２”・「６ユ′と抵抗「７Ｌ′
　とにＪ、り分圧された電圧φ２が、前記第４図にＳ　
Ｒ２で示す期間内で４トラツク毎の記録信号用トランス
ミッションゲートＳ２　、８６　。

８１Ｇ、・・・に夫々印加され、シフトレジスタ３５３
及び３５４の各出力端子０２〜Ｇ７に接続された抵抗ｒ
１３′〜ｒ７Ｊ′及び「１４′〜ｒ２≠′よりなる重み
付は抵抗回路網から取り出された各電圧φ３及びφ４は
、第４図にＳＲ３、ＳＲＪで示す期間内で４トラツク毎
の記録信号用トランスミッションゲートＳ３　、　Ｓｙ
　、・・・、及びＳａ　、Ｓｓに夫々印加される。

トランスミッションゲート５ｔ−３ＩＧは夫々前記した
ように、端子３８１〜３８１ｏに入来する記録すべきデ
ィジタル信号の論Ｆ［に応じてスイッチング制御される
構成とされており、また同じトラックの一対の記録信号
用トランスミッションゲートは一方がオンで、かつ、他
方がオフとされている。従って、トランスミッションゲ
ートＳ１〜Ｓ　＋ｏが論理「０」でオンされ、また端子
３８Ｉ。

３８２．３８３及び３８４に第５図にＤ＋　、Ｄ２　。

Ｄ３及びＤ４で示す、最小磁化反転間隔ＴＯのディジタ
ル信号が入来するものとすると、トランスミッションゲ
ートＳ１〜Ｓ４はディジタル信号Ｄ１〜Ｄ４の論理「０
」　（ローレベル）の期間のみオンとされて、正極性の
入力電圧φ１〜φ４をＮチャンネルＭＯ８型トランジス
タＮＯ＋”・Ｎａｊのゲート９ン子に印加し、そのゲー
ト電圧と逆相のドレイン電流、すなわら磁気ヘッドＭ１
〜Ｍ４の記録電流を負方向に流させる。また、トランス
ミッションゲートＳ１〜ＳＪがオフであるディジタル信
号Ｄ＋〜Ｄ４の論理Ｉ’ｌｌ（ハイレベル）の期間は、
ＰチャンネルＭＯ３型トランジスタＰ。＋”−Ｐｏａの
ゲート側のトランスミッションゲート（図示ゼず）が夫
々オンとされるので、第４図にφ１で示したような０極
性の電圧がオンとされたトランスミッションゲートを通
しでＰチャンネルＭＯ８型トランジスタＰａ　＋〜Ｐｅ
ａのゲート端子に印加され、それと逆相のドレイン電流
を流させることにより、磁気ヘッドＭ１〜Ｍ４に記録電
流を正方向に流す。この結果、磁気ヘッドＭｌ　、Ｍ２
　、Ｍ３及びＭ４に流れる記録電流は＠５図に１＋、ｒ
２．Ｉｔ及び１４で示す帽く、記録すべきディジタル信
号ＤＩ、Ｄ２　、Ｄ３及びＤＩの論理値に対応し、かつ
、最小磁化反転間隔Ｔｏ内で時分割的に流される。

このような関係は池の磁気ヘッドＭ５〜Ｍ　＋ａでも同
様である。従って、４トラツク毎のトラックを記録形成
する磁気ヘッド（Ｍ＋　、Ｍｓ　、Ｍｇ　）。

（Ｍ２．Ｍ６．ＭＩＯ）、（Ｍｚ、Ｍｙ＞、（Ｍ４゜Ｍ
ｇ　）の夫々の間では同時刻に記録電流が流されるが、
少なくとも隣接トラック間では同時に記録電流が流され
ることはないから、記録時のトラック間クロストークを
従来に比し大幅に低減することができる。

次に本発明回路と従来回路の各記録電流波形の相違につ
いて、実際に観測した波形と共に説明するに、従来のパ
ルストレイン方式の記録回路によれば、第７図（Ａ）及
び第８図（Ａ＞に示す如き波形の電圧が一対のＭＯ３型
トランジスタＰｏ及びＮｏのう’５ＮＯのゲート端子に
印加されるため、磁気ヘッドが誘導性負荷の場合は第７
図（Ｂ）に示す如き波形で記録電流が流０・また各回性
負荷の場合は第８図（Ｂ）に示す如き波形の記録電流が
流れる。これに対し、本発明では記録用磁気ヘラ１：に
接続された一対の；ＯＳ型トランジスタＰａ及びＮＯの
うちＮｏのゲート端子に第９図（Ａ）に示す如き、重み
付けした電圧を印加するため、磁気ヘッドには第９図（
Ｂ）に示す如き゛スパイク電流が発生しない適切な単一
パルス電流が　゛記録電流として流れる。

なお、本発明は上記の実施例に限定されるものではなく
、ＭＯ３型トランジスタの代りにバイポーラトランジス
タを使用してもよく、またトランスミッションゲートの
代りに他のアナログスイッチを使用してもよく、更にシ
フトレジスタの段数その他種々の変形例が考えられるも
のである。

発明の効果 上述の如く、本発明によれば、パルストレイン方式の…
気記録回路において、シフトレジスタを用いた波形操作
回路により記録ディジタル信号の位相を隣接トラックで
異ならしめ、かつ、記録ドライバを構成するＭＯ８型ト
ランジスタのゲート・ソース間印加電圧に対するトレイ
ン・ソース間オン抵抗の変化特性を巧みに利用して記録
電流波形を整形したので、誘導性負荷である薄膜記録ヘ
ッドによる記録電流はスパイク電流が発生することはな
く、よってそれによる隣接トラックへのクロストークの
悪化を防止することができ、また容量性負荷が支配的で
あるヘッドで記録する場合も従来の記録電流に比しより
多くの記録電流を流せるから、それほど電源容量を大と
する必要はなく、更にコイルやコンデンサを全く必要と
しない回路構成“によって記録電流波形の整形ができる
から、回路が簡単で、しかも集積回路化に適している等
の数々の特長を有するものである。

【図面の簡単な説明】

第１図は本発明回路の要部の一実施例を示す回路図、第
２図は第１図図示回路にシフトレジスタを接続した状態
を示す回路図、第３図は本発明回路を多１−ラック記録
回路に適用した場合の要部の概略の一実施例を示す回路
図、第４図及び第５図は夫々第３図図示回路の動作説明
用信号波形図、第６図はＮチャンネルＭＯ８型トランジ
スタのゲート・ソース間電圧対ドレイン・オン抵抗の一
例を示す図、第７図及び第８図は夫々従来回路のヘッド
に接続されたスイッチ回路の入力電圧波形と記録電流波
形の各例を示す実測図、第９図は本発明回路のヘッドに
接続されたスイッチ回路の入力電圧波形と記録電流波形
を示す実測図、第１０図は従来回路の一例を示すブロッ
ク系統図、第１１図は第１０図図ホブロック系統中のゲ
ート回路の一例を示す回路図、第１２図は第１０図図ホ
ブロック系統中の記録増幅器の一例を示す回路図、第１
３図は第１０図図示ブロック系統の動作説明用信号波形
−、第１４図は従来回路の要部の一例を示す回路図、第
１５図は第１４図図示回路の記録電流波形等の各例を示
す図である。 １−１〜ｌ−ｎ・・・データ人力端子、３・・・クロッ
クパルス入力端子、４・・・パルストレイン入力端子、
７ビ１　”−７−ｎ　、　Ｍｉ　、　Ｍ＋　〜Ｍｈｏ　
＝・磁気ヘッド、８・・・磁気テープ、１０・・・保持
データ入力端子、１６．２０．ＰＧ　〜Ｐ６’　、Ｐｇ
　、ＰＧ　−ＰチャシネノーＯ８型トランジスタ、１７
，２１．Ｎ・〜Ｎｓ　、’Ｎａ　、Ｎ９・・・Ｎチャン
ネルＭＯ３型トランジスタ、２３・・・記録用磁気ヘッ
ドの略等価回路、２５ｉ・・・磁気ヘッド及びドライバ
、２５ａ、２６ｂ・・・端子、２７ａ　、２７ｈ　、３
８＋　〜３８＋ｏ　−ディジタル信号入力端子、２８．
２９・・・記録パルス波形等化回路、３１，３２．８＋
〜Ｓ　ＩＱ・・・トランスミッションゲート、３３・・
・シフトレジスタ、３５１〜３５４・・・８ビツトのシ
フトレジスタ、３６・・・クロックパルス入力端子、３
７・・・シリアルデータ入力　端子　、　　　ｒ＋　　
”−ｒア　、　　　　ｒｌ　　’　　　〜　　ｒｙ’　
　　、　　　　ｒｉ１’　　　〜「７／′１ｒ１２′〜
ｒ２工′、ｒ１３′〜ｒ２Ｊ′。 ｒ１４′〜ｒ、７′・・・重み付は用抵抗。 特許出願人　日本ビクター株式会社 ＋ｚ）・・Ｉ−λ−１（Ｖ） 前７図 第８図 （Ｂ）′−コＪ−−− 第９図 （Ｂ）−−ハｆ−一一 ψ

Claims (1)

【特許請求の範囲】
1. ディジタル信号を複数の磁気ヘッドに供給して該複数の
   磁気ヘッドにより記録媒体上に複数本のトラックを同時
   に並列に形成してディジタル信号を記録する回路におい
   て、該複数の磁気ヘッドに夫々対応して設けられ、記録
   すべき上記ディジタル信号の論理値に応じてオン、オフ
   制御される複数のアナログスイッチ回路と、該アナログ
   スイッチ回路の一回のオン期間中に重み付けされて順次
   波高値が変化し、かつ、少なくとも隣接したトラックで
   はパルス幅期間が重畳しないパルスを順次時分割的に該
   複数のアナログスイッチ回路に印加する波形操作回路と
   よりなり、該アナログスイッチ回路より取り出されて対
   応する該磁気ヘッドに供給される該波形操作回路の出力
   パルスにより、該磁気ヘッドに所望の単一パルス波形に
   近似した波形の記録電流を流すよう構成したことを特徴
   とするディジタル信号の記録回路。