JPH02173905A - 磁気ディスク用サイドイレース消去装置 - Google Patents
磁気ディスク用サイドイレース消去装置Info
- Publication number
- JPH02173905A JPH02173905A JP32847988A JP32847988A JPH02173905A JP H02173905 A JPH02173905 A JP H02173905A JP 32847988 A JP32847988 A JP 32847988A JP 32847988 A JP32847988 A JP 32847988A JP H02173905 A JPH02173905 A JP H02173905A
- Authority
- JP
- Japan
- Prior art keywords
- erase
- output
- magnetic head
- step pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005415 magnetization Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気ディスク用ザイドイレース消去装置に関
する。
する。
従来より、この種の消去回路は、第4図に示すようにエ
ミッタ接地のNPN形トランジスタ50と、制限抵抗R
7を介してコレクタ51側に接続されたイレースコイル
60と、NPN形トランジスタ50のベース52側に抵
抗R8を介して接続された反転回路61とを備えた構成
となっている。
ミッタ接地のNPN形トランジスタ50と、制限抵抗R
7を介してコレクタ51側に接続されたイレースコイル
60と、NPN形トランジスタ50のベース52側に抵
抗R8を介して接続された反転回路61とを備えた構成
となっている。
ここで、VCCは電源電圧を示し、R1はバイアス抵抗
を示す。
を示す。
そして、イレースゲート信号が反転回路61に入力する
と、前述したNPN形トランジスタ50の導通作用によ
って制限抵抗Riによって定まる所定の電流値がイレー
スコイル60に流され、これによってデータl−ラック
に形成されているザイドイレースが有効に消去されるよ
うになっている。
と、前述したNPN形トランジスタ50の導通作用によ
って制限抵抗Riによって定まる所定の電流値がイレー
スコイル60に流され、これによってデータl−ラック
に形成されているザイドイレースが有効に消去されるよ
うになっている。
しかしながら、上記従来例にあっては、常に一方向に電
流を流すように構成されていることから、フレキシブル
ディスクの記録トラックの両側のザイドイレース部は、
第5図に示すように一方向に磁化され、そのサイドイレ
ース部の磁束が、再生時に記録・再生ヘッドに入り、再
生波形を歪ませる。このため、かかる従来例にあっては
再生データの誤り率が比較的高いという不都合が生じて
いた。
流を流すように構成されていることから、フレキシブル
ディスクの記録トラックの両側のザイドイレース部は、
第5図に示すように一方向に磁化され、そのサイドイレ
ース部の磁束が、再生時に記録・再生ヘッドに入り、再
生波形を歪ませる。このため、かかる従来例にあっては
再生データの誤り率が比較的高いという不都合が生じて
いた。
本発明の目的は、かかる従来例の有する不都合を改善し
、とくに再生時に生じていたサイドイレース部の磁気的
干渉を有効に防止し鮮明な再生データを得ることのでき
る磁気ディスク用サイドイレース消去装置を提供するこ
とにある。
、とくに再生時に生じていたサイドイレース部の磁気的
干渉を有効に防止し鮮明な再生データを得ることのでき
る磁気ディスク用サイドイレース消去装置を提供するこ
とにある。
本発明では、磁気ヘッドのリード・ライトコアの内周側
と外周側にそれぞれ設けられた二つのイレースコア及び
そのイレースコイルと、このイレースコイルをそれぞれ
双方向に駆動する二つのブリッジ回路と、磁気ヘッドを
移動させるステップパルスを用いて出力を反転せしめる
とともに、その出力が二つのブリッジ回路の双方向を同
時に各別に切換え駆動する切換え駆動回路とを備えてい
る、という構成を採っている。これによって前述した目
的を達成しようとするものである。
と外周側にそれぞれ設けられた二つのイレースコア及び
そのイレースコイルと、このイレースコイルをそれぞれ
双方向に駆動する二つのブリッジ回路と、磁気ヘッドを
移動させるステップパルスを用いて出力を反転せしめる
とともに、その出力が二つのブリッジ回路の双方向を同
時に各別に切換え駆動する切換え駆動回路とを備えてい
る、という構成を採っている。これによって前述した目
的を達成しようとするものである。
以下、本発明の一実施例を第1図ないし第3図に基づい
て説明する。
て説明する。
この第1図に示す実施例は、磁気ヘッドのリード・ライ
トコアの内周側と外周側にそれぞれ設けられた二つのイ
レースコア及びそのイレースコイルW、、Wtと、この
イレースコイルW、、W。
トコアの内周側と外周側にそれぞれ設けられた二つのイ
レースコア及びそのイレースコイルW、、Wtと、この
イレースコイルW、、W。
をそれぞれ双方向に駆動する二つのブリッジ回路1.2
と、磁気ヘッドを移動させるステップパルスを用いて出
力を反転せしめるとともに、その出力が二つのブリッジ
回路1.2の双方向を同時に各別に切換え駆動する切換
え駆動回路としてのフリップフロップ回路3とを備えた
構成となっている。
と、磁気ヘッドを移動させるステップパルスを用いて出
力を反転せしめるとともに、その出力が二つのブリッジ
回路1.2の双方向を同時に各別に切換え駆動する切換
え駆動回路としてのフリップフロップ回路3とを備えた
構成となっている。
これを更に詳述すると、第1図において入力されるイレ
ースゲート信号■。は、磁気ディスク上のサイドイレー
スを消去するか否かを定める制御信号であり、ローレベ
ル時に消去が行われるようになっている。また、トラッ
ク信号T0は、ローレベル時に記録・再生用の磁気ヘッ
ドが磁気ディスクの最外周にあることを示す信号で、電
源オン(ON)とともに生じるハイレベル時に切換え駆
動回路としてのフリップフロップ回路3をリセットする
ために入力されるようになっている。更に、ステップパ
ルスS0は、記録・再生用の磁気ヘッドを移動させる信
号で、信号の立上り時のタイミングにより磁気ヘッドを
「1トラツク」進めるためのものである。
ースゲート信号■。は、磁気ディスク上のサイドイレー
スを消去するか否かを定める制御信号であり、ローレベ
ル時に消去が行われるようになっている。また、トラッ
ク信号T0は、ローレベル時に記録・再生用の磁気ヘッ
ドが磁気ディスクの最外周にあることを示す信号で、電
源オン(ON)とともに生じるハイレベル時に切換え駆
動回路としてのフリップフロップ回路3をリセットする
ために入力されるようになっている。更に、ステップパ
ルスS0は、記録・再生用の磁気ヘッドを移動させる信
号で、信号の立上り時のタイミングにより磁気ヘッドを
「1トラツク」進めるためのものである。
ここで、フリップフロップ回路3は、そのQ端子出力が
ハイレベル時に磁気ヘッドが奇数トラックにあることを
示す機能を備えている。
ハイレベル時に磁気ヘッドが奇数トラックにあることを
示す機能を備えている。
前述したブリッジ回路1.2の上流側には、当該ブリッ
ジ回路1.2に共通のサイドイレース消去用の電流を供
給するスイッチングトランジスタ10が装備されている
。このスイッチングトランジスタ10としてはコレクタ
接地形のPNP形トランジスタが使用されている このスイッチングトランジスタ10の制御信号入力端で
あるベース端IOAには、制御信号用の反転回路Gl、
G2と抵抗R0を介して前述したイレースゲート信号I
0が入力されるようになっている。
ジ回路1.2に共通のサイドイレース消去用の電流を供
給するスイッチングトランジスタ10が装備されている
。このスイッチングトランジスタ10としてはコレクタ
接地形のPNP形トランジスタが使用されている このスイッチングトランジスタ10の制御信号入力端で
あるベース端IOAには、制御信号用の反転回路Gl、
G2と抵抗R0を介して前述したイレースゲート信号I
0が入力されるようになっている。
イレースコイルW、、Wtをそれぞれ双方向に導通駆動
する二つのブリッジ回路1,2の内、第1のブリッジ回
路1には、上流側の対向辺部分にPNP形トランジスタ
11.1!が連結され、下流側すなわちアース側の対向
辺部分に、NPN形トランジスタ1i、1<が連結され
ている。そして、この第1のブリッジ回路1の中線部分
に、制限抵抗R0Iと前述したイレースコイルW、とが
直列接続されている。R+1.R+□* R13+ R
14はそれぞれバイアス抵抗を示す。そして、これら各
トランジスタ11〜14のベース端には、抵抗R1,。
する二つのブリッジ回路1,2の内、第1のブリッジ回
路1には、上流側の対向辺部分にPNP形トランジスタ
11.1!が連結され、下流側すなわちアース側の対向
辺部分に、NPN形トランジスタ1i、1<が連結され
ている。そして、この第1のブリッジ回路1の中線部分
に、制限抵抗R0Iと前述したイレースコイルW、とが
直列接続されている。R+1.R+□* R13+ R
14はそれぞれバイアス抵抗を示す。そして、これら各
トランジスタ11〜14のベース端には、抵抗R1,。
R+ 6. R17,又はR111とこれに対応して
制御信号用の反転回路G、S、c、、、G、、又はGI
sが各別に直列接続されている。そして、これら反転回
路G53.〜GI?又はG1.と抵抗RI 5 + 〜
R1,又はRI。
制御信号用の反転回路G、S、c、、、G、、又はGI
sが各別に直列接続されている。そして、これら反転回
路G53.〜GI?又はG1.と抵抗RI 5 + 〜
R1,又はRI。
との直列回路を介して、フリップフロップ回路3のQ端
子出力が各トランジスタ11〜14のベース端に入力さ
れるようになっている。
子出力が各トランジスタ11〜14のベース端に入力さ
れるようになっている。
また、第2のブリッジ回路2には、上流側の対向辺部分
にPNP形トランジスタ25.2□が連結され、下流側
すなわちアース側の対向辺部分に、NPN形トランジス
タ2.3,2.が連結されている。そして、この第2の
ブリッジ回路2の中線部分に、制限抵抗R6,と前述し
たイレースコイルW、とが直列接続されている。R2I
I Rtt、 Rts。
にPNP形トランジスタ25.2□が連結され、下流側
すなわちアース側の対向辺部分に、NPN形トランジス
タ2.3,2.が連結されている。そして、この第2の
ブリッジ回路2の中線部分に、制限抵抗R6,と前述し
たイレースコイルW、とが直列接続されている。R2I
I Rtt、 Rts。
R24はそれぞれバイアス抵抗を示す。そして、これら
各トランジスタ11〜14のベース端には、抵抗R,s
、R,,,R,7又はR111とこれに対応して制御信
号用の反転回路G zs、 G Z&+ G Z?又は
Goが各別に直列接続されている。そして、これら反転
回路G、、、 〜G、、又はGffi、lと抵抗R1S
+ 〜R!’を又はR4との直列回路を介して、フリ
ップフロップ回路3のQ端子出力が各トランジスタ21
−・・24のベース端に入力されるよ・うになっている
。反転回路Gl l Gi 、 GIS”−’Gl!
11 Gzs〜Gziの内、G1とG2は1・−テム
ボール出力、G3 、G+s〜G+8. Cy2S〜
G!llはそれぞれオーブンコレクタ出力となっている
。
各トランジスタ11〜14のベース端には、抵抗R,s
、R,,,R,7又はR111とこれに対応して制御信
号用の反転回路G zs、 G Z&+ G Z?又は
Goが各別に直列接続されている。そして、これら反転
回路G、、、 〜G、、又はGffi、lと抵抗R1S
+ 〜R!’を又はR4との直列回路を介して、フリ
ップフロップ回路3のQ端子出力が各トランジスタ21
−・・24のベース端に入力されるよ・うになっている
。反転回路Gl l Gi 、 GIS”−’Gl!
11 Gzs〜Gziの内、G1とG2は1・−テム
ボール出力、G3 、G+s〜G+8. Cy2S〜
G!llはそれぞれオーブンコレクタ出力となっている
。
次に、上記実施例の動作を第2図のタイムチャートに基
づいて説明する。
づいて説明する。
電源がオン(ON)のとき、フリップフロップ回路3の
出力は不定であることから、ステップパルスS0を送り
、磁気ヘッドを再外周に移す。この場合、最外周にてト
ラック信号T0はハイレベルになり、フリップフロップ
回路3はリセットされる。
出力は不定であることから、ステップパルスS0を送り
、磁気ヘッドを再外周に移す。この場合、最外周にてト
ラック信号T0はハイレベルになり、フリップフロップ
回路3はリセットされる。
この状態下にあってイレースゲート信号I0がローレベ
ルとなると、スイッチングトランジスタ10がオンとな
り、ブリッジ回路1,2に通電する。この時、フリップ
フロップ回路3のQ出力はローレベル、Q出力はハイレ
ベルであることから反転回路cisとG+?+ 及びG
、とGthの出力はハイレベルとなり、反転回路G4と
G (6、及びG2.。
ルとなると、スイッチングトランジスタ10がオンとな
り、ブリッジ回路1,2に通電する。この時、フリップ
フロップ回路3のQ出力はローレベル、Q出力はハイレ
ベルであることから反転回路cisとG+?+ 及びG
、とGthの出力はハイレベルとなり、反転回路G4と
G (6、及びG2.。
Gi7の出力はローレベルとなる。
一方、PNP形トランジスタ10,1ア、21及び2t
はベース電位がローレベルでオンし、NPN形トランジ
スタit、1−.23及び24はベース電位がハイレベ
ルでオンする。このため、ブリッジ回路1では、NPN
形!・ランジスタ1゜及びPNP形トランジスタ1□が
オンし、イレースコイルW1には「■cc→スイッチン
グトランジスタ10−+PNP形トランジスタ1t→イ
レースコイルW、→抵抗ROI→NPN l−ランジス
タ1゜→GNDJの順に電流が流れる。
はベース電位がローレベルでオンし、NPN形トランジ
スタit、1−.23及び24はベース電位がハイレベ
ルでオンする。このため、ブリッジ回路1では、NPN
形!・ランジスタ1゜及びPNP形トランジスタ1□が
オンし、イレースコイルW1には「■cc→スイッチン
グトランジスタ10−+PNP形トランジスタ1t→イ
レースコイルW、→抵抗ROI→NPN l−ランジス
タ1゜→GNDJの順に電流が流れる。
また、ブリッジ回路2では、PNP形トランジスタ2.
及びNPN形トランジスタ24がオンし、イレースコイ
ルWtには[■6.→スイッチングトランジスタ10→
PNP形トランジスタ2.→抵抗R02→イレースコイ
ルW2→NPN形I・ランジスタ24→GND、の順に
電流が流れる。
及びNPN形トランジスタ24がオンし、イレースコイ
ルWtには[■6.→スイッチングトランジスタ10→
PNP形トランジスタ2.→抵抗R02→イレースコイ
ルW2→NPN形I・ランジスタ24→GND、の順に
電流が流れる。
このように、イレースコイルW、、W、に流れる電流は
、その向きが逆となることから、記録媒体上のザイドイ
レース部の磁化方向は、第3図に示すように逆向きとな
る。
、その向きが逆となることから、記録媒体上のザイドイ
レース部の磁化方向は、第3図に示すように逆向きとな
る。
次に、磁気ヘッドを11−ラック内周に送るため、前述
したステップパルスS0を送り込むと、フリップフロッ
プ回路3は反転する。そして、フリップフロップ回路3
のQ出力がハイレベルとなり。
したステップパルスS0を送り込むと、フリップフロッ
プ回路3は反転する。そして、フリップフロップ回路3
のQ出力がハイレベルとなり。
Q出力がローレベルとなる。このため、反転回路cps
とGol、及びGiIlとCZ&の出力がローレベルと
なり1反転回路Gl、lとG t b +及びG、、、
G2.lの出力がハイレベルとなる。
とGol、及びGiIlとCZ&の出力がローレベルと
なり1反転回路Gl、lとG t b +及びG、、、
G2.lの出力がハイレベルとなる。
ここで、イレースゲ−1・信号I0がローレベルとなる
と、ブリッジ回路1ではPNP形トランジスタ1重とN
PN形トランジスタ14とがオンとなり、電流は’VC
C→スイッチングトランジスタ10→PNP形トランジ
スタII→抵抗ROI→イレースコイルW、→NPN形
トランジスタ14→GNDJの順に流れる。また、ブリ
ッジ回路2では、PNP形トランジスタ2.とNPN形
トランジスタ2.がオンとなり、電流ば「vcc”−+
スイッチングトランジスタ10→PNP形トランジスタ
2□→イレースコイルW2→抵抗RO2→NPN形トラ
ンジスタ23→GND、、lの順に流れる。この電流の
流れる向きは、最外周の時の流れる向きの逆となる。
と、ブリッジ回路1ではPNP形トランジスタ1重とN
PN形トランジスタ14とがオンとなり、電流は’VC
C→スイッチングトランジスタ10→PNP形トランジ
スタII→抵抗ROI→イレースコイルW、→NPN形
トランジスタ14→GNDJの順に流れる。また、ブリ
ッジ回路2では、PNP形トランジスタ2.とNPN形
トランジスタ2.がオンとなり、電流ば「vcc”−+
スイッチングトランジスタ10→PNP形トランジスタ
2□→イレースコイルW2→抵抗RO2→NPN形トラ
ンジスタ23→GND、、lの順に流れる。この電流の
流れる向きは、最外周の時の流れる向きの逆となる。
以後、ステップパルスSoを送るたびにフリップフロッ
プ3は反転し、上記のことを操り返す。
プ3は反転し、上記のことを操り返す。
その結果、サイドイレース部の磁化の方向は、第3図に
示すように逆になる。そして、この第3図のように記録
されたNトラックを磁気ヘッドにより再生すると、両側
のサイドイレースの磁化の向きが逆となっていることか
ら、互いに打ち消されてNトラックのデータのみが再生
されることとなる。
示すように逆になる。そして、この第3図のように記録
されたNトラックを磁気ヘッドにより再生すると、両側
のサイドイレースの磁化の向きが逆となっていることか
ら、互いに打ち消されてNトラックのデータのみが再生
されることとなる。
るデータのみを有効に再生することができ、誤り率を低
く抑えることができるという従来にない優れた磁気ディ
スク用サイドイレース消去装置を提供することができる
。
く抑えることができるという従来にない優れた磁気ディ
スク用サイドイレース消去装置を提供することができる
。
第1図は本発明の一実施例を示す回路図、第2図は第1
図の動作を示すタイミングチャート、第3図は第1図の
作用を示す説明図、第4図ないし第5図はそれぞれ従来
例を示す説明図である。 1.2・・・ブリッジ回路、3・・・切換え駆動回路と
してのフリップフロップ回路、10・・・スイッチング
トランジスタ、W、、W、・・・イレースコイル。 〔発明の効果〕
図の動作を示すタイミングチャート、第3図は第1図の
作用を示す説明図、第4図ないし第5図はそれぞれ従来
例を示す説明図である。 1.2・・・ブリッジ回路、3・・・切換え駆動回路と
してのフリップフロップ回路、10・・・スイッチング
トランジスタ、W、、W、・・・イレースコイル。 〔発明の効果〕
Claims (1)
- (1)、磁気ヘッドのリード・ライトコアの内周側と外
周側にそれぞれ設けられた二つのイレースコア及びその
イレースコイルと、このイレースコイルをそれぞれ双方
向に駆動する二つのブリッジ回路と、前記磁気ヘッドを
移動させるステップパルスを用いて出力を反転せしめる
とともに、その出力が前記二つのブリッジ回路の双方向
を同時に各別に切換え駆動する切換え駆動回路とを備え
ていることを特徴とした磁気ディスク用サイドイレース
消去装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32847988A JPH02173905A (ja) | 1988-12-26 | 1988-12-26 | 磁気ディスク用サイドイレース消去装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32847988A JPH02173905A (ja) | 1988-12-26 | 1988-12-26 | 磁気ディスク用サイドイレース消去装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02173905A true JPH02173905A (ja) | 1990-07-05 |
Family
ID=18210734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32847988A Pending JPH02173905A (ja) | 1988-12-26 | 1988-12-26 | 磁気ディスク用サイドイレース消去装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02173905A (ja) |
-
1988
- 1988-12-26 JP JP32847988A patent/JPH02173905A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890005008B1 (ko) | 디지탈(digital) 자기기록 재생장치 | |
JPH07169009A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
KR100253668B1 (ko) | 셀프 스위칭 헤드 댐핑회로 | |
JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
JPH02173905A (ja) | 磁気ディスク用サイドイレース消去装置 | |
KR0161677B1 (ko) | 신호 기록장치 | |
JP2586802B2 (ja) | 磁気記録・再生装置 | |
JPS59139120A (ja) | 磁気記録装置 | |
JP2521975B2 (ja) | 磁気記録再生装置 | |
JPS59154614A (ja) | 電流駆動回路 | |
JP2540881B2 (ja) | 磁気記録装置 | |
JPS6087406A (ja) | フロツピ−デイスク装置 | |
JPH01263904A (ja) | 磁気ヘッド装置 | |
JP2758751B2 (ja) | 磁気ディスク装置の書込回路 | |
JP2634677B2 (ja) | 先行イレーズ型磁気ヘッド装置 | |
JPS5829110A (ja) | デイジタル信号の磁気記録方法 | |
JPH0224804A (ja) | 磁気記録再生装置 | |
JP2586363B2 (ja) | 磁気ディスク装置 | |
SU141652A1 (ru) | Балансна двухщелева магнитна головка | |
JPS59139113A (ja) | 磁気記録装置の記録回路 | |
JP2552151B2 (ja) | 磁気記録装置 | |
JP2603500B2 (ja) | 磁気記録装置 | |
JPS61153805A (ja) | デイジタル信号の記録回路 | |
JPH05282614A (ja) | 磁気記録再生回路 | |
JPH0373925B2 (ja) |