JPS61152129A - Ａ／ｄ変換用のサンプリングクロツク発生回路 - Google Patents
Ａ／ｄ変換用のサンプリングクロツク発生回路Info
- Publication number
- JPS61152129A JPS61152129A JP28167384A JP28167384A JPS61152129A JP S61152129 A JPS61152129 A JP S61152129A JP 28167384 A JP28167384 A JP 28167384A JP 28167384 A JP28167384 A JP 28167384A JP S61152129 A JPS61152129 A JP S61152129A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- sampling clock
- burst
- burst signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばビデオ信号をディジタル化する場合
におけるＡ／Ｄ変換用のサンプリングクロック発生回路
に関する。
におけるＡ／Ｄ変換用のサンプリングクロック発生回路
に関する。
複合カラービデオ信号をそのバースト信号に同期させて
サンプリングし、ディジタル化する場合、バースト信号
に基づ＜ ＰＬＬを構成し、このＰＬＬ出力からサンプ
リングクロックを発生するようにしてサンプリングを行
う構成だけでは、ＰＬＬのループフィルタの温度ドリフ
ト等の影響により、サンプリングクロックの位相とバー
スト信号の位相との間に僅かな誤差が住じ、バースト信
号に完全に同期してカラービデオ信号をサンプリングす
ることができない。
サンプリングし、ディジタル化する場合、バースト信号
に基づ＜ ＰＬＬを構成し、このＰＬＬ出力からサンプ
リングクロックを発生するようにしてサンプリングを行
う構成だけでは、ＰＬＬのループフィルタの温度ドリフ
ト等の影響により、サンプリングクロックの位相とバー
スト信号の位相との間に僅かな誤差が住じ、バースト信
号に完全に同期してカラービデオ信号をサンプリングす
ることができない。
そこで、カラービデオ信号をそのバースト信号に完全に
同期させてサンプリングする場合、従来、Ａ／Ｄ変換用
のディジタルバーストデータの全部域は複数個を用いて
サンプリングクロックとの位相誤差を検出し、この検出
結果に基づいて位相誤差を補正することがなされていた
。
同期させてサンプリングする場合、従来、Ａ／Ｄ変換用
のディジタルバーストデータの全部域は複数個を用いて
サンプリングクロックとの位相誤差を検出し、この検出
結果に基づいて位相誤差を補正することがなされていた
。
しかし、Ａ／Ｄ変換用のディジタルバーストデータの全
部域は複数個を用いてサンプリングクロックとの位相誤
差を検出し、この検出結果に基づい位相誤差を補正する
構成の従来のＡ／Ｄ変換用のサンプリングクロック発生
回路は、複数のデータの位相誤差検出を行わなければな
らないため、構成が複数になるという問題があった。
部域は複数個を用いてサンプリングクロックとの位相誤
差を検出し、この検出結果に基づい位相誤差を補正する
構成の従来のＡ／Ｄ変換用のサンプリングクロック発生
回路は、複数のデータの位相誤差検出を行わなければな
らないため、構成が複数になるという問題があった。
従ってこの発明の目的は、間車な構成でカラービデオ信
号のサンプリングクロックに完全に同期したサンプリン
グクロックを発生することができるＡ／Ｄ変換用のサン
プリングクロック発生回路を提供することにある。
号のサンプリングクロックに完全に同期したサンプリン
グクロックを発生することができるＡ／Ｄ変換用のサン
プリングクロック発生回路を提供することにある。
この発明は、入力カラービデオ信号のバースト位相に同
期したクロックを発生する回路５，６゜７．８と、この
クロック信号を移相回路９を介してＡ／Ｄコンバータ３
のサンプリングクロックとし、Ａ／Ｄコンバータ３の出
力のバーストデータの所定の位置のサンプルデータと基
準のデータとを比較して位相ずれを検出し、この位相ず
れを除去するように移相回路９の移相量を制御する回路
１１とからなることを特徴とするＡ／Ｄ変換用のサンプ
リングクロック発生回路である。
期したクロックを発生する回路５，６゜７．８と、この
クロック信号を移相回路９を介してＡ／Ｄコンバータ３
のサンプリングクロックとし、Ａ／Ｄコンバータ３の出
力のバーストデータの所定の位置のサンプルデータと基
準のデータとを比較して位相ずれを検出し、この位相ず
れを除去するように移相回路９の移相量を制御する回路
１１とからなることを特徴とするＡ／Ｄ変換用のサンプ
リングクロック発生回路である。
位相比較回路５、ローパスフィルタ６、ｖＣＯ７，１／
４分周８とにより、ＰＬＬが構成される。
４分周８とにより、ＰＬＬが構成される。
このＰＬＬ出力が移相器９を介してサンプリングクロッ
クとしてＡ／Ｄコンバータ３に供給される。
クとしてＡ／Ｄコンバータ３に供給される。
Ａ／Ｄコンバータ３の出力のバーストデータの所定の位
置のサンプルデータと基準のデータ例えば≧デスタルレ
ベルのデータとが比較され、この比較出力により位相づ
れが検出され、この位相づれを除去するための制御信号
がプロセッサ１１から移相器９に供給される。これによ
り、サンプリングクロックの位相とバースト信号の位相
とが完全に同期する。
置のサンプルデータと基準のデータ例えば≧デスタルレ
ベルのデータとが比較され、この比較出力により位相づ
れが検出され、この位相づれを除去するための制御信号
がプロセッサ１１から移相器９に供給される。これによ
り、サンプリングクロックの位相とバースト信号の位相
とが完全に同期する。
以下、この発明の一実施例について、図面を参照して説
明する。第１図において、１が入力端子を示し、複合カ
ラービデオ信号が入力端子１からローパスフィルタ２を
介してＡ／Ｄコンバータ３に供給されると共に、パース
トゲート４に供給される。パーストゲート４により、ビ
デオ信号中からバースト信号が抜き取られ、このバース
ト信号が位相比較回路５に供給される。
明する。第１図において、１が入力端子を示し、複合カ
ラービデオ信号が入力端子１からローパスフィルタ２を
介してＡ／Ｄコンバータ３に供給されると共に、パース
トゲート４に供給される。パーストゲート４により、ビ
デオ信号中からバースト信号が抜き取られ、このバース
ト信号が位相比較回路５に供給される。
位相比較回路５、ローパスフィルタ６、ｖＣＯ（’Ｉｔ
圧制御発振回路）７．１／４分周回路８とによりＰＬＬ
が構成されている。位相比較回路５には、パーストゲー
ト４の出力と１／４分周回路８を介してｖＣＯ７の出力
とが供給される０位相比較回路５の出力がローパスフィ
ルタ６を介してｖＣＯ７に供給され、この位相比較出力
により、ｖＣＯ７の発振周波数が制御される。
圧制御発振回路）７．１／４分周回路８とによりＰＬＬ
が構成されている。位相比較回路５には、パーストゲー
ト４の出力と１／４分周回路８を介してｖＣＯ７の出力
とが供給される０位相比較回路５の出力がローパスフィ
ルタ６を介してｖＣＯ７に供給され、この位相比較出力
により、ｖＣＯ７の発振周波数が制御される。
このＰＬＬにより、ＶＣＯ？からは周波数４ｆｓｃ（ｆ
ｓｃ：カラーキャリア周波数）の出力が得られる。この
周波数４ｆｓｃの出力が１７４分周回路８に供給され、
１／４分周回路８からは、周波数ｆｓｃの出力が取り出
される。１／４分周回路８から取り出される周波数ｆｓ
ｃの出力は、ＰＬＬの構成により形成されたものである
ので、バースト信号に殆ど同期している。
ｓｃ：カラーキャリア周波数）の出力が得られる。この
周波数４ｆｓｃの出力が１７４分周回路８に供給され、
１／４分周回路８からは、周波数ｆｓｃの出力が取り出
される。１／４分周回路８から取り出される周波数ｆｓ
ｃの出力は、ＰＬＬの構成により形成されたものである
ので、バースト信号に殆ど同期している。
１７４分周回路８の出力が移相器９に供給される。移相
器９には、プロセッサ１１から制御信号が供給され、こ
の制御信号により移相器９の移相量が可変される。移相
器９の出力が逓倍回路１０に供給される。逓倍回路１０
により、移相器９の出力の周波数が４倍され、周波数４
ｆｓｃのサンプリングクロックが形成される。このサン
プリングクロックがＡ／Ｄコンバータ３に供給され、入
力端子１からローパスフィルタ２を介してＡ／Ｄコンバ
ータ３に供給されたビデオ信号がディジタル化される。
器９には、プロセッサ１１から制御信号が供給され、こ
の制御信号により移相器９の移相量が可変される。移相
器９の出力が逓倍回路１０に供給される。逓倍回路１０
により、移相器９の出力の周波数が４倍され、周波数４
ｆｓｃのサンプリングクロックが形成される。このサン
プリングクロックがＡ／Ｄコンバータ３に供給され、入
力端子１からローパスフィルタ２を介してＡ／Ｄコンバ
ータ３に供給されたビデオ信号がディジタル化される。
このディジタルカラービデオ信号が出力端子１２から取
り出されると共に、プロセンサー１１に供給される。プ
ロセッサｉｔにより、ディジタルカラービデオ信号デー
タの１つから、バースト信号の移相とサンプリングクロ
ックの位相との誤差が検出され、この誤差に応じた補正
量が求められる。この補正量に基づ（制御信号がプロセ
ッサ１１から移相器９に供給され、移相器９の移相量が
制御される。
り出されると共に、プロセンサー１１に供給される。プ
ロセッサｉｔにより、ディジタルカラービデオ信号デー
タの１つから、バースト信号の移相とサンプリングクロ
ックの位相との誤差が検出され、この誤差に応じた補正
量が求められる。この補正量に基づ（制御信号がプロセ
ッサ１１から移相器９に供給され、移相器９の移相量が
制御される。
このように、補正量に基づいて移相器９の移相量が可変
されることで、サンプリングクロックの移相とバースト
信号の移相とが完全に一致する。
されることで、サンプリングクロックの移相とバースト
信号の移相とが完全に一致する。
プロセッサ１１によるバースト信号とサンプリングクロ
ックとの位相誤差の検出について以下に説明する。
ックとの位相誤差の検出について以下に説明する。
第２図において、’Ｊ＋ ＋ ’／ｌ ｌ ｙ３１
１＊、、、、、。
１＊、、、、、。
、がサンプリングされたバースト信号のサンプルデータ
を示し、ＸＩ ｒ ”２ ＋ ｘ、 ｌ Ｘ４−
−−−−１−がサンプリングクロックがバースト信号に
完全に周期している場合のバースト信°号のサンプルデ
ータを示す。１７４分周回路８から取り出される出力の
周波数は、ＰＬＬの構成により得られるものであるから
、バースト信号に殆ど同期している。従って、Ａ／Ｄコ
ンバータ３に供給されるサンプリングクロックとバース
ト信号との位相差は、第２図に示すように、僅かなもの
である。
を示し、ＸＩ ｒ ”２ ＋ ｘ、 ｌ Ｘ４−
−−−−１−がサンプリングクロックがバースト信号に
完全に周期している場合のバースト信°号のサンプルデ
ータを示す。１７４分周回路８から取り出される出力の
周波数は、ＰＬＬの構成により得られるものであるから
、バースト信号に殆ど同期している。従って、Ａ／Ｄコ
ンバータ３に供給されるサンプリングクロックとバース
ト信号との位相差は、第２図に示すように、僅かなもの
である。
サンプリングクロックがバースト信号と完全に同期して
いる場合、サンプリングデータＸｔ、Ｘ１ ＋ ”２
＋ Ｘ４．−１０．−の値は、ペデスタルレベルＶ
ｐである。このペデスタルレベルＶｐは、所定の値であ
る。従ってサンプルデータＹ＋、’ｌｚ。
いる場合、サンプリングデータＸｔ、Ｘ１ ＋ ”２
＋ Ｘ４．−１０．−の値は、ペデスタルレベルＶ
ｐである。このペデスタルレベルＶｐは、所定の値であ
る。従ってサンプルデータＹ＋、’ｌｚ。
）’ ｓ ｒ ３’ ａ −−、−−−、の夫々の値
とペデスタルレベルＶｐとの差を求めれば、サンプリン
グデータ７Ｉ＋Ｙｔ ＋ ３’ｓ ＋ ３’４、、
、−、、の夫々の値とサンプルデータｘｌ ＋ ”１
＊ ｘ２ ＋ ”＃ｈ−＊＊ａ−の夫々の値の差
Δが求められ、これにより、サンプリングクロックとバ
ースト信号との位相誤差と求めることができる。バース
ト信号は正弦波であるから、サンプルデータ’ｊ１＋
Ｖｚ ＋ Ｙｓ ＊ ３’＊−＊−０−、の夫々
の値とペデスタルレベルＶｐとの比較を全てのサンプル
データについて行う必要はない。
とペデスタルレベルＶｐとの差を求めれば、サンプリン
グデータ７Ｉ＋Ｙｔ ＋ ３’ｓ ＋ ３’４、、
、−、、の夫々の値とサンプルデータｘｌ ＋ ”１
＊ ｘ２ ＋ ”＃ｈ−＊＊ａ−の夫々の値の差
Δが求められ、これにより、サンプリングクロックとバ
ースト信号との位相誤差と求めることができる。バース
ト信号は正弦波であるから、サンプルデータ’ｊ１＋
Ｖｚ ＋ Ｙｓ ＊ ３’＊−＊−０−、の夫々
の値とペデスタルレベルＶｐとの比較を全てのサンプル
データについて行う必要はない。
プロセッサ１１は、上述のように、バースト信号中の１
つのサンプルデータとペデスタルレベルのデータとを用
いて、バースト信号とサンプルクロックとの位相誤差を
検出し、この誤差に応じた補正量を求めるものである。
つのサンプルデータとペデスタルレベルのデータとを用
いて、バースト信号とサンプルクロックとの位相誤差を
検出し、この誤差に応じた補正量を求めるものである。
Ａ／Ｄコンバータ３のバースト信号中のデータからペデ
スタルレベルＶｐのデータを減算して比較すると、−周
期に正の比較出力が２回取り出され、負の比較出力が２
回とりだされる。バースト信号とサンプリングクロック
との位相誤差の検出には、この比較出力の中で、例えば
正の比較出力のうちで小さい値のデータが用いられる。
スタルレベルＶｐのデータを減算して比較すると、−周
期に正の比較出力が２回取り出され、負の比較出力が２
回とりだされる。バースト信号とサンプリングクロック
との位相誤差の検出には、この比較出力の中で、例えば
正の比較出力のうちで小さい値のデータが用いられる。
なお、バースト信号のサンプルデータの所定の１個を指
定するには、バースト信号から形成されたタイミングパ
ルスを用いるようにしてもよい。
定するには、バースト信号から形成されたタイミングパ
ルスを用いるようにしてもよい。
この発明に依れば、バースト信号中の１つのサンプルデ
ータを用いて、バースト信号とサンプリングクロックと
の位相誤差を検出し、この検出出力によりバースト信号
とサンプリングクロックとの位相を完全に一致させるも
のであるから、複数のデータについて位相誤差検出を行
う必要がな（、回路構成が簡単となる。
ータを用いて、バースト信号とサンプリングクロックと
の位相誤差を検出し、この検出出力によりバースト信号
とサンプリングクロックとの位相を完全に一致させるも
のであるから、複数のデータについて位相誤差検出を行
う必要がな（、回路構成が簡単となる。
第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の説明に用いる波形図である。 １：入力端子、 ３ ： Ａ／Ｄコンバータ、７：ＶＣ
Ｏｌ ９：移相器、 １１：プロセッサ、１２：出力端
子 第１図 第２図
の発明の一実施例の説明に用いる波形図である。 １：入力端子、 ３ ： Ａ／Ｄコンバータ、７：ＶＣ
Ｏｌ ９：移相器、 １１：プロセッサ、１２：出力端
子 第１図 第２図
Claims (1)
- 入力カラービデオ信号のバースト位相に同期したクロッ
ク信号を発生する回路と、このクロック信号を移相回路
を介してＡ／Ｄコンバータのサンプリングクロックとし
、上記Ａ／Ｄコンバータの出力のバーストデータの所定
の位置のサンプルデータと基準のデータとを比較して位
相ずれを検出し、この位相ずれを除去するように上記移
相回路の移相量を制御する回路とからなることを特徴と
するＡ／Ｄ変換用のサンプリングクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281673A JPH0746873B2 (ja) | 1984-12-25 | 1984-12-25 | Ａ／ｄ変換用のサンプリングクロツク発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281673A JPH0746873B2 (ja) | 1984-12-25 | 1984-12-25 | Ａ／ｄ変換用のサンプリングクロツク発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61152129A true JPS61152129A (ja) | 1986-07-10 |
| JPH0746873B2 JPH0746873B2 (ja) | 1995-05-17 |
Family
ID=17642382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59281673A Expired - Fee Related JPH0746873B2 (ja) | 1984-12-25 | 1984-12-25 | Ａ／ｄ変換用のサンプリングクロツク発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746873B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860889A (ja) * | 1981-09-15 | 1983-04-11 | シ−メンス・アクチエンゲゼルシヤフト | デイジタル信号処理システムのシステムロツク位相の調節方法および装置 |
-
1984
- 1984-12-25 JP JP59281673A patent/JPH0746873B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860889A (ja) * | 1981-09-15 | 1983-04-11 | シ−メンス・アクチエンゲゼルシヤフト | デイジタル信号処理システムのシステムロツク位相の調節方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746873B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675724A (en) | Video signal phase and frequency correction using a digital off-tape clock generator | |
| JPS61274423A (ja) | デジタル位相ロツクル−プ | |
| JPH03175833A (ja) | Ｍｕｓｅ信号の同期再生装置 | |
| GB2112236A (en) | Digital device for clock signal synchronization | |
| JPS61152129A (ja) | Ａ／ｄ変換用のサンプリングクロツク発生回路 | |
| JPS6098727A (ja) | 同期はずれ検出回路 | |
| JPH02100518A (ja) | デイジタル処理形位相同期発振器 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JPS63144678A (ja) | 位相同期発振回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPH0638663B2 (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JP2825290B2 (ja) | 位相同期発振回路 | |
| JP3661597B2 (ja) | デジタル位相検波装置 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPS6333925A (ja) | デジタル位相同期回路 | |
| JPH0276416A (ja) | 位相同期回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPH0410712A (ja) | 位相同期制御回路 | |
| JPH04145793A (ja) | 色副搬送波発生装置 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| KR890015515A (ko) | Pll 회로 | |
| JPH01202114A (ja) | サンプリング方式 | |
| JPS5931256B2 (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |