JPS5860889A - デイジタル信号処理システムのシステムロツク位相の調節方法および装置 - Google Patents
デイジタル信号処理システムのシステムロツク位相の調節方法および装置Info
- Publication number
- JPS5860889A JPS5860889A JP57159416A JP15941682A JPS5860889A JP S5860889 A JPS5860889 A JP S5860889A JP 57159416 A JP57159416 A JP 57159416A JP 15941682 A JP15941682 A JP 15941682A JP S5860889 A JPS5860889 A JP S5860889A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- phase
- system clock
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、基準信号乞食むアナログ信号（ＦＢＡＳ）Ｙ
処理するディジタル信号処理システムのシステムクロッ
ク （φｔｏ ）の位相？、ディ゛ジタル化さ几た基準
信号とシステムクロック（φ１゜］との間に一定の位相
関係が保たれるように、ディジタル調節Ｔるための方法
および装置に関する。
処理するディジタル信号処理システムのシステムクロッ
ク （φｔｏ ）の位相？、ディ゛ジタル化さ几た基準
信号とシステムクロック（φ１゜］との間に一定の位相
関係が保たれるように、ディジタル調節Ｔるための方法
および装置に関する。
このような方法はたとえばＰ、ＡＬまたはＮＴＳＣ’方
式のカラーテレビにおけるディジタル色復号のの場合、
システムクロックは位相および周波数を色搬送波用波数
の整数倍に同期化さ几なければならない。なぜならば、
システムクロックでアナログＦＢＡＳ （ｌｉ”ａｒｂ
ｂｉｌｄａｕｓｔａｓｔｓｙｎｃｈｒｏｎ ＋信号の標
本化とディジタル化さｆ′Ｌだ標本旙のその後の処理と
が行なわれるからである。このようなディジタル信号処
理システム内でディジタル化標本値のその後の処理７行
なうためには、システムクロックから１色搬送波周波数
を有し基準信号たとえばアナログＦＢＡＳ信号に含まれ
ている基準信号に灯して正確な位相を何する別のクロッ
ク信号が導き出さ几なければならない。
式のカラーテレビにおけるディジタル色復号のの場合、
システムクロックは位相および周波数を色搬送波用波数
の整数倍に同期化さ几なければならない。なぜならば、
システムクロックでアナログＦＢＡＳ （ｌｉ”ａｒｂ
ｂｉｌｄａｕｓｔａｓｔｓｙｎｃｈｒｏｎ ＋信号の標
本化とディジタル化さｆ′Ｌだ標本旙のその後の処理と
が行なわれるからである。このようなディジタル信号処
理システム内でディジタル化標本値のその後の処理７行
なうためには、システムクロックから１色搬送波周波数
を有し基準信号たとえばアナログＦＢＡＳ信号に含まれ
ている基準信号に灯して正確な位相を何する別のクロッ
ク信号が導き出さ几なければならない。
この目的で、ドイツ連邦共和国特許出願公開第２８５４
２３６号公報から、通常の仕方で得られたＦ Ｂ Ａ
Ｓ信号が公知のカラーテレビ受像機の場合のように、方
形波信号−クロック発生器として構成さルている色副搬
送波−水晶発振器？制御する方法は公知である。クロッ
ク発生器は、ＦＢＡＳ信号に含まれている色同期信号（
いわゆるバースト］により色副搬送波周波数の整数倍に
同期化される。こσ）方法ではアナログＦＢＡＳ信号が
一万では標本化装置′ｌＬ−有てるＡ−Ｄ変換器に、他
方ではそれに対して並列に、ＦＢＡＳ信号に含まれてい
るバースト信号を同期化のために用いるアナログ位相調
節ループに与えられる。
２３６号公報から、通常の仕方で得られたＦ Ｂ Ａ
Ｓ信号が公知のカラーテレビ受像機の場合のように、方
形波信号−クロック発生器として構成さルている色副搬
送波−水晶発振器？制御する方法は公知である。クロッ
ク発生器は、ＦＢＡＳ信号に含まれている色同期信号（
いわゆるバースト］により色副搬送波周波数の整数倍に
同期化される。こσ）方法ではアナログＦＢＡＳ信号が
一万では標本化装置′ｌＬ−有てるＡ−Ｄ変換器に、他
方ではそれに対して並列に、ＦＢＡＳ信号に含まれてい
るバースト信号を同期化のために用いるアナログ位相調
節ループに与えられる。
この公知の方法は、ディジタル信号処理システムにおい
て所望の位相関係を保証し得ないという欠点乞有する。
て所望の位相関係を保証し得ないという欠点乞有する。
なぜならば、入力端と標本化装置との間のＡ−Ｄ変換器
内およびクロック発生器内で無視し得ない遅延時間が生
じ、そ几により標本化時点がずれるからである。可変遅
延１侍間素子ケ介しての等化は費用がかかり、また長期
安定性に欠ける。もう１つの欠点は、このようなアナロ
グ位相調節ループはディジタル回路と共に１つのチップ
上に、ディジタル回路に対して最適化さ几でいるテクノ
ロジーで集積さ１１なければならないことである。
内およびクロック発生器内で無視し得ない遅延時間が生
じ、そ几により標本化時点がずれるからである。可変遅
延１侍間素子ケ介しての等化は費用がかかり、また長期
安定性に欠ける。もう１つの欠点は、このようなアナロ
グ位相調節ループはディジタル回路と共に１つのチップ
上に、ディジタル回路に対して最適化さ几でいるテクノ
ロジーで集積さ１１なければならないことである。
本発明の目的は、アナログ信号を処理下るディジタル信
号処理システムのシステムクロックの位相？、システム
クロックとアナログ信号に含まれている基準信号の傳本
値との間に一定の位相関係が保たれるように、ディジタ
ル調節するためパの方法および装＠を提供Ｔることであ
る。
号処理システムのシステムクロックの位相？、システム
クロックとアナログ信号に含まれている基準信号の傳本
値との間に一定の位相関係が保たれるように、ディジタ
ル調節するためパの方法および装＠を提供Ｔることであ
る。
この目的は１本発明によれば、冒頭に記載した種類の方
法において、基準信号がアナログ基準信号の標本化によ
りディジタル化され。
法において、基準信号がアナログ基準信号の標本化によ
りディジタル化され。
ディジタル化さｆ′Ｌπ基準信号の標本値がディジタル
位相比較１酎得るために重みづけさ几、位相比較１酎が
ディジダルＰＬＬフィルタ？介してディジタル制御可能
発振器に与えられ、そり）出力（、Ｗ号からシステムク
ロックが導き出されること？特徴とＴるディジタル信号
処理システムのシステムクロックの位相のディジタル調
節方法により達成される。
位相比較１酎得るために重みづけさ几、位相比較１酎が
ディジダルＰＬＬフィルタ？介してディジタル制御可能
発振器に与えられ、そり）出力（、Ｗ号からシステムク
ロックが導き出されること？特徴とＴるディジタル信号
処理システムのシステムクロックの位相のディジタル調
節方法により達成される。
本発明による方法馨実施するために付和な装置は、基準
＋ｇ号を含むアナログ信号をシステムクロツクから導き
出されたクロックで標本化Ｔること′によりディジタル
化するＡ−Ｄ変換器が設けら几ており、Ａ−Ｄ変換器の
出力信号を与えられるサヴプラーを介して基準信号のア
クティブ時間中に基準信号の各第ｎ標本値を与えられて
重みづけによりディジタル化基準信号とシステムクロッ
クとの間の位相偏差を求める位相比較回路が設けら几て
おり、位相偏差を与えられ得るＰＬＬフィルタが設けら
れておりまπＰＬＬフィルタのディジタル出力信号によ
り制御可能な発Ｎ踏が没けられており、その出力信号か
らシステムクロックが導き出さ几得ることを特徴とする
。
＋ｇ号を含むアナログ信号をシステムクロツクから導き
出されたクロックで標本化Ｔること′によりディジタル
化するＡ−Ｄ変換器が設けら几ており、Ａ−Ｄ変換器の
出力信号を与えられるサヴプラーを介して基準信号のア
クティブ時間中に基準信号の各第ｎ標本値を与えられて
重みづけによりディジタル化基準信号とシステムクロッ
クとの間の位相偏差を求める位相比較回路が設けら几て
おり、位相偏差を与えられ得るＰＬＬフィルタが設けら
れておりまπＰＬＬフィルタのディジタル出力信号によ
り制御可能な発Ｎ踏が没けられており、その出力信号か
らシステムクロックが導き出さ几得ることを特徴とする
。
カラーテレビ受像機υ）ＦＢＡＳ（３号に含ずれている
バースト信号にディジタル色復号器のシステムクロック
Ｚ同期させるための本発明による装置の実施態様では、
ＦＢ’ＡＳ（ｇ号？Ｉ／ｎ倍特に４倍０搬送波周波数（
システムクロック］で標本化Ｔることによりディジタル
化ＴるＡ−Ｄ変換器が設けられており、Ａ−Ｄ変換器の
出力信号２与えら几るすの各第ｎ膏本値？与えられて重
みづけによりディジタル化バースト信号とシステムクロ
ックとの間の位相偏差？求める位相比較回路が設けられ
ており、 位相偏１％／与えられ得るＰ Ｌ Ｌフィルタが設けら
れており。
バースト信号にディジタル色復号器のシステムクロック
Ｚ同期させるための本発明による装置の実施態様では、
ＦＢ’ＡＳ（ｇ号？Ｉ／ｎ倍特に４倍０搬送波周波数（
システムクロック］で標本化Ｔることによりディジタル
化ＴるＡ−Ｄ変換器が設けられており、Ａ−Ｄ変換器の
出力信号２与えら几るすの各第ｎ膏本値？与えられて重
みづけによりディジタル化バースト信号とシステムクロ
ックとの間の位相偏差？求める位相比較回路が設けられ
ており、 位相偏１％／与えられ得るＰ Ｌ Ｌフィルタが設けら
れており。
またＰＬＬフィルタのディジタル出力信号により制御可
能な発振器が設けられており、その出力信号からシステ
ムクロックが導き出され得る。
能な発振器が設けられており、その出力信号からシステ
ムクロックが導き出され得る。
パイロン））−ンを含むステレオ信号全処理するディジ
タル信号処理システムのシステムクロックの位相？、デ
ィジタル化さｎたパイロットトーンとシステムクロック
との間に一定の位相関係が保たれるように、ディジタル
調節するため本発明による方法？実施Ｔるための装置は
、ステレオ信号ど１倍特に８倍パイロットトーン周波数
で標本化Ｔることによりディジタル化↑るＡ−Ｄ変換器
が設けられており、Ａ−Ｄ変換器の出力信号をパイロ・
ツ））−ン周波数に対して帯域通過フィルタとして作用
するフィルタ！介して与えられるサンプラー全弁してパ
イロン））−ンの各第ｎ標本値を与えられて重みづけに
よりディジタル化パイロットトーンとシステムクロック
との間の位相偏差？求める位相比較回路が設けられてお
り、位相偏差を与えられ得るＰＬＬフィルタが設けら几
ており、まｙ；：ＰＬＬフィルタのディジタル出力信号
により制御可能な発振器が設けら几ており。
タル信号処理システムのシステムクロックの位相？、デ
ィジタル化さｎたパイロットトーンとシステムクロック
との間に一定の位相関係が保たれるように、ディジタル
調節するため本発明による方法？実施Ｔるための装置は
、ステレオ信号ど１倍特に８倍パイロットトーン周波数
で標本化Ｔることによりディジタル化↑るＡ−Ｄ変換器
が設けられており、Ａ−Ｄ変換器の出力信号をパイロ・
ツ））−ン周波数に対して帯域通過フィルタとして作用
するフィルタ！介して与えられるサンプラー全弁してパ
イロン））−ンの各第ｎ標本値を与えられて重みづけに
よりディジタル化パイロットトーンとシステムクロック
との間の位相偏差？求める位相比較回路が設けられてお
り、位相偏差を与えられ得るＰＬＬフィルタが設けら几
ており、まｙ；：ＰＬＬフィルタのディジタル出力信号
により制御可能な発振器が設けら几ており。
その出力信号からシステムクロックが導き出さ１得るこ
とを特徴とする 特許請求の範囲４３４項ないし第８項には本発明による
装置の冥施聾様が示さ几ている。
とを特徴とする 特許請求の範囲４３４項ないし第８項には本発明による
装置の冥施聾様が示さ几ている。
以下、１閾面により本発明を一層詳細に脱明Ｔる。
第１図には、たとえばドイツ連邦共和国特許出願公開＠
２８５４２３６号公報から公知のデイジタノシカラー
テレビ受像機などに用いら１得るように、ＦＢＡＳ信号
Ｆ’ＲＡＳに含まれているいわゆるバースト信号（ニエ
リカラーテレビ信号の色副搬送波周波数にクロック発生
器１７Ｉｌ−同期させるための装置がブロック回路図で
示されている。アナログシ゛ＢＡＳ信号ＦＢＡＳは標本
化装Ｍを荷ＴるＡ−Ｄ変換器２Ｉ＝与えられ、その出力
信号が本来のディジタル信号処理装置３１二与えられる
。また、信４ＦＲＡＳは、それに含まれているバースト
信号ヲ同期化のために用いるアナログ位相調節ループ
（ＰＬＬ ｌ ４に与えられる。アナログ位相調節ルー
プ４の出力信号は、Ａ−Ｄ変換器２に対Ｔる標本化クロ
ッグおよびディジタル信号処理装置３に対する必要なり
ロック？発生Ｔるクロック発生器１に与えられる。
２８５４２３６号公報から公知のデイジタノシカラー
テレビ受像機などに用いら１得るように、ＦＢＡＳ信号
Ｆ’ＲＡＳに含まれているいわゆるバースト信号（ニエ
リカラーテレビ信号の色副搬送波周波数にクロック発生
器１７Ｉｌ−同期させるための装置がブロック回路図で
示されている。アナログシ゛ＢＡＳ信号ＦＢＡＳは標本
化装Ｍを荷ＴるＡ−Ｄ変換器２Ｉ＝与えられ、その出力
信号が本来のディジタル信号処理装置３１二与えられる
。また、信４ＦＲＡＳは、それに含まれているバースト
信号ヲ同期化のために用いるアナログ位相調節ループ
（ＰＬＬ ｌ ４に与えられる。アナログ位相調節ルー
プ４の出力信号は、Ａ−Ｄ変換器２に対Ｔる標本化クロ
ッグおよびディジタル信号処理装置３に対する必要なり
ロック？発生Ｔるクロック発生器１に与えられる。
この公知の装置は、ディジタル信号処理システムにおい
て所望の位相関係を保証し得ないという欠点を有Ｔる。
て所望の位相関係を保証し得ないという欠点を有Ｔる。
なぜならば、入力端と標本化装置との間のＡ−Ｄ変換器
２内およびクロック発生器１内で無視し得ない遅延時間
が伍じ、それにより標本化時点がずれるからである。入
力端とアナログ位相調節ループ４との間ｌ二可変遅延時
間素子ｌτ？介しての等化は費用がかかり、また長期安
定性に欠ける。もう１・っり）欠点は、このようなアナ
ログ位相調節ループはディジタル回路と共に１つのチッ
プ上に、ディジタル回路に対して最適化されているチク
ノミジーで集積されなければならないことである。従っ
て、遅延時間がｉＥ確に知ら几ていないことは特に欠点
である。なぜならソ。
２内およびクロック発生器１内で無視し得ない遅延時間
が伍じ、それにより標本化時点がずれるからである。入
力端とアナログ位相調節ループ４との間ｌ二可変遅延時
間素子ｌτ？介しての等化は費用がかかり、また長期安
定性に欠ける。もう１・っり）欠点は、このようなアナ
ログ位相調節ループはディジタル回路と共に１つのチッ
プ上に、ディジタル回路に対して最適化されているチク
ノミジーで集積されなければならないことである。従っ
て、遅延時間がｉＥ確に知ら几ていないことは特に欠点
である。なぜならソ。
その後のディジタル信号処理袋＠３におけるカラーテレ
ビ信号の処理の定めには、Ａ−Ｄ変換器２における信号
ＦＢＡＳの標本化を色副搬送波ζ二２．ｆＬ°Ｃ所定の
位相関係（たとえば位４ｔｌＯ度〕で行なうことが要求
されるからである。
ビ信号の処理の定めには、Ａ−Ｄ変換器２における信号
ＦＢＡＳの標本化を色副搬送波ζ二２．ｆＬ°Ｃ所定の
位相関係（たとえば位４ｔｌＯ度〕で行なうことが要求
されるからである。
基準信号？含んでいるアナログ信号Ｕ）ディジタル処理
？基準信号と同期して、丁なわち基準信号とディジタル
「ヒさｎた信号との間に一定の位相関係を保って行なう
必要がある際に一般に生ずる上記の欠点は、本発明によ
れば、アナログ基準信号をディジタル化し、その標本値
を重みづけして重みづけられた標本値からディジタル位
ｆｔｌ比較量を形；戊し、それにエリｆイジタルＰＬＬ
フィルタを有するそル自体は公知の位相調節ループを制
御「 ４ることによって回避される。
？基準信号と同期して、丁なわち基準信号とディジタル
「ヒさｎた信号との間に一定の位相関係を保って行なう
必要がある際に一般に生ずる上記の欠点は、本発明によ
れば、アナログ基準信号をディジタル化し、その標本値
を重みづけして重みづけられた標本値からディジタル位
ｆｔｌ比較量を形；戊し、それにエリｆイジタルＰＬＬ
フィルタを有するそル自体は公知の位相調節ループを制
御「 ４ることによって回避される。
完全にディジタルに作動する位相゛周部回路？同期化Ｔ
るために基準信号のディジタル化されん標本値が用いら
れる実施例が第２図にブロック回路図で示されている。
るために基準信号のディジタル化されん標本値が用いら
れる実施例が第２図にブロック回路図で示されている。
最初に脱明する実施例では。
入力信号は基準信号としてバースト信号Ｂを含んでいる
ＦＢＡＳ信号であるものとＴる。入力ｔｉｔ号ＦＲＡＳ
はｎ倍色搬送波周波数、以下に説明下る例では特に４倍
色搬送波周波敬（ＣＣＩＲ規格の場合１７７３ＭＨｚ
）、 ？有するクロックφ、０により標本化され、デ
ィジタル漂本値が同じくクロックφ１゜（＝Ｌり制御さ
れるディジタルフィルタ５に与えら几る。ディジタルフ
ィルタ５の出力信号はサンプラー６に与えらｔＮ、こり
）サンプラーはバースト時間中Ｔなわちバースト信号（
バースト・ゲート・インパルスＢＧ）が生じている時間
中にバースト信号の各第ｍ６１本ｆｆＨｔこ、−Ｃ：ｍ
＝２．４，８・・・）？ディジタル位相検出器７および
ＰＬＬフィルタ８に与える。位相比較回路７はバースト
信号の標本値からその位相位＠ン求める。位相比較回路
７がバースト信号の各第４標本値の振幅および楊性から
位・相偏差を求め、それがＰＬＬフィルタ８を介してデ
ィジタル制御可能発振器９のディジタル制御量として用
いられることは有利である。システムクロックφ、。、
２定める発振器９の出力信号はりａツク発生器１１＝与
えらｒム、このクロック発生器はシステムクロックφ電
◇およびそれ？二上問比ｎで分周した別のクロック信号
φｎＹｆイジタル信号処理装置３に与える。
ＦＢＡＳ信号であるものとＴる。入力ｔｉｔ号ＦＲＡＳ
はｎ倍色搬送波周波数、以下に説明下る例では特に４倍
色搬送波周波敬（ＣＣＩＲ規格の場合１７７３ＭＨｚ
）、 ？有するクロックφ、０により標本化され、デ
ィジタル漂本値が同じくクロックφ１゜（＝Ｌり制御さ
れるディジタルフィルタ５に与えら几る。ディジタルフ
ィルタ５の出力信号はサンプラー６に与えらｔＮ、こり
）サンプラーはバースト時間中Ｔなわちバースト信号（
バースト・ゲート・インパルスＢＧ）が生じている時間
中にバースト信号の各第ｍ６１本ｆｆＨｔこ、−Ｃ：ｍ
＝２．４，８・・・）？ディジタル位相検出器７および
ＰＬＬフィルタ８に与える。位相比較回路７はバースト
信号の標本値からその位相位＠ン求める。位相比較回路
７がバースト信号の各第４標本値の振幅および楊性から
位・相偏差を求め、それがＰＬＬフィルタ８を介してデ
ィジタル制御可能発振器９のディジタル制御量として用
いられることは有利である。システムクロックφ、。、
２定める発振器９の出力信号はりａツク発生器１１＝与
えらｒム、このクロック発生器はシステムクロックφ電
◇およびそれ？二上問比ｎで分周した別のクロック信号
φｎＹｆイジタル信号処理装置３に与える。
ディジタルフィルタ５および位相比較回路７は多くの形
態で実現され得る。それにエリ位相調節回路はたとえば
ＰＡＴＪ＊ＮＴＳＣｒｎ−ｃうな種々のカラーテレビ方
式に適合Ｔるよう（：＋Ｒ成され得る。
態で実現され得る。それにエリ位相調節回路はたとえば
ＰＡＴＪ＊ＮＴＳＣｒｎ−ｃうな種々のカラーテレビ方
式に適合Ｔるよう（：＋Ｒ成され得る。
さらに、基準信号（バースト信号）とクロックφｎとの
間の所望の位相位置（０°、４５°）が定められ得る。
間の所望の位相位置（０°、４５°）が定められ得る。
ＰＡＬ方式に対して本発明による方ａＹ実施するための
装置の実施例が第３図に示されている。
装置の実施例が第３図に示されている。
この場合、ディジタルフィルタ５は帯域通過フィルタ１
０およびＰＡＴ、カム（Ｋａｒｒｒｎ ）フィルタ１
１の直列回路から成る。帯域通過フィルタ１０は伝達特
性（１−Ｚ−’ ＋ （コニにＺ −ｅ ”）／ｆＡ
） ’に有Ｔる。てなわち、帯域通過フィルタ１０の出
力端で入力信号から２そ１水化周期（標本化周期＝１／
ｆＡ）だけ遅らさｒｔた入力信号が差引かれる。帯域通
過フィルタｌＯはディジタル化さｒＬ、た信号ＦＢＡＳ
からバースト信号および色信号全取出て役割ンする。
０およびＰＡＴ、カム（Ｋａｒｒｒｎ ）フィルタ１
１の直列回路から成る。帯域通過フィルタ１０は伝達特
性（１−Ｚ−’ ＋ （コニにＺ −ｅ ”）／ｆＡ
） ’に有Ｔる。てなわち、帯域通過フィルタ１０の出
力端で入力信号から２そ１水化周期（標本化周期＝１／
ｆＡ）だけ遅らさｒｔた入力信号が差引かれる。帯域通
過フィルタｌＯはディジタル化さｒＬ、た信号ＦＢＡＳ
からバースト信号および色信号全取出て役割ンする。
Ｐ Ａ Ｌカムフィルタ１１は伝達関数（１−Ｚ−１１
３４） （ここにｚ＝−ｅｊ６）／’ ）ｋＷＴる。
３４） （ここにｚ＝−ｅｊ６）／’ ）ｋＷＴる。
コノカムフィルタはＰＡＬ方式に固有の交互バースト信
号から１位相調節回路に対−ｒ６％準点としＣ用いらｒ
する中心位相位置を形成する。
号から１位相調節回路に対−ｒ６％準点としＣ用いらｒ
する中心位相位置を形成する。
従って、サンプラー６にはバースト信号のＦυ（変ＡＩ
ＭされたＵ色差信号）成分が与えられる。ノく−スト信
号のたとえば各第４欅本値（φ４０）乞位相比較回路７
に与えるサンプラー６はＫとえば、一方の入力端にクロ
ックφ、。ンまた他方の入力端にバースト・ゲートイン
パルスＢＧ′Ｐ！：与えら几るアンドゲート１２の出力
信号により制御されるように構成されていてよい。
ＭされたＵ色差信号）成分が与えられる。ノく−スト信
号のたとえば各第４欅本値（φ４０）乞位相比較回路７
に与えるサンプラー６はＫとえば、一方の入力端にクロ
ックφ、。ンまた他方の入力端にバースト・ゲートイン
パルスＢＧ′Ｐ！：与えら几るアンドゲート１２の出力
信号により制御されるように構成されていてよい。
位相比較回路７はバースト信号のこれらの俤本値φｄ
ｌ／ｌ中心値を、行内波数ｆｚで作動τるディジタルＰ
ＬＬフィルタ８に与える。中心値φｄはたとえばバース
ト信号の各第４標本値の加算にエリ求められ、バースト
・ゲート・インパルスの終了後に行内波数ｆＺでＰＬＴ
、フィルり８に転送さし得ル。バースト信号の各第２標
本實が位相比較回路７に与えられると、第（ｉ＋２）標
本値が相補性称性で加算される場合には、改善された中
心値形成が達成さ几る。
ｌ／ｌ中心値を、行内波数ｆｚで作動τるディジタルＰ
ＬＬフィルタ８に与える。中心値φｄはたとえばバース
ト信号の各第４標本値の加算にエリ求められ、バースト
・ゲート・インパルスの終了後に行内波数ｆＺでＰＬＴ
、フィルり８に転送さし得ル。バースト信号の各第２標
本實が位相比較回路７に与えられると、第（ｉ＋２）標
本値が相補性称性で加算される場合には、改善された中
心値形成が達成さ几る。
行内波数ｆｚで作動しＰＬＬループの調節挙動？定める
ディジタルＰＬＬフィルタ８は伝達関数を有する。ファ
クタａは、ＰＬＬループの所望の整定挙動が得られるよ
うに、またフィルタ８の入力端に叩わる位相差φｄの小
さな部分は出力端に前便に通されるが大きな部分は積分
されるように選定さ几る。一定Ｑ）ファクタａは１０な
いし１００、特に４０ないし８０の範囲で好ましくは２
のベキ数（２ｎ〕として選定され得る。
ディジタルＰＬＬフィルタ８は伝達関数を有する。ファ
クタａは、ＰＬＬループの所望の整定挙動が得られるよ
うに、またフィルタ８の入力端に叩わる位相差φｄの小
さな部分は出力端に前便に通されるが大きな部分は積分
されるように選定さ几る。一定Ｑ）ファクタａは１０な
いし１００、特に４０ないし８０の範囲で好ましくは２
のベキ数（２ｎ〕として選定され得る。
フィルタ８は定とえば、入力信号が乗算器１３（ファク
タａ）にも第１の７１Ｏ算器１４にも与えら几、第１（
１）加算器］４の出カイ河号がレジスタ１５に与えられ
、レジスタ１５の出力信号が第１の加算器〕４の第２υ
】入力端と第２の加算器１６Ｕ）一方の入力端とに与え
られ、乗算器１３の出力信号が第２の０口算器１６の他
方の入力端に与えられ、その出力端からフィルタ８の出
力信号が取出さ几るように構成さ几ていてよい。適当な
マルチプレクス動作が行なわれる場合には、フィルタ８
に加算器？１個しか必要としない。ファクタａが２のベ
キ数であれば、乗ｑ器１３は簡単なポジション・シフト
により実現される。
タａ）にも第１の７１Ｏ算器１４にも与えら几、第１（
１）加算器］４の出カイ河号がレジスタ１５に与えられ
、レジスタ１５の出力信号が第１の加算器〕４の第２υ
】入力端と第２の加算器１６Ｕ）一方の入力端とに与え
られ、乗算器１３の出力信号が第２の０口算器１６の他
方の入力端に与えられ、その出力端からフィルタ８の出
力信号が取出さ几るように構成さ几ていてよい。適当な
マルチプレクス動作が行なわれる場合には、フィルタ８
に加算器？１個しか必要としない。ファクタａが２のベ
キ数であれば、乗ｑ器１３は簡単なポジション・シフト
により実現される。
整定した状態ではバースト信号のそ几ぞｆ′ｔ、第２の
標本値は零であり、目標位相位置からの偏差が存在第３
際には市もしくは負の誤差量φｄが生じ。
標本値は零であり、目標位相位置からの偏差が存在第３
際には市もしくは負の誤差量φｄが生じ。
それがＰＬＬフィルタ８を介して積分されてディジタル
制御可能発振器９に与えられ、その出力信号であるクロ
ック信号とバースト信号との間の位泪偏差乞零にするよ
うに発振制御７行なう。ディジタル制御可能発振器９は
たとえば、フィルタ日の出力信号？電圧信号ｆ二変換Ｔ
７）Ｄ−Ａ変換器１８と、その電圧信号により制御され
る電圧制御発振器（ＶＣＯ）１７とから構成さ几ていて
よい。発振器９の出力端からクロックφ。が取出され、
クロック発生器１に与えら−れる。クロックφ。からク
ロック発生器１内でクロックトライバ１９によりシステ
ムクロックφ、０が、また分周器２０によりシステムク
ロックφ、０の周波数の１／４ の周波数？有下るクロ
ックφ４ｏ が発生される。
制御可能発振器９に与えられ、その出力信号であるクロ
ック信号とバースト信号との間の位泪偏差乞零にするよ
うに発振制御７行なう。ディジタル制御可能発振器９は
たとえば、フィルタ日の出力信号？電圧信号ｆ二変換Ｔ
７）Ｄ−Ａ変換器１８と、その電圧信号により制御され
る電圧制御発振器（ＶＣＯ）１７とから構成さ几ていて
よい。発振器９の出力端からクロックφ。が取出され、
クロック発生器１に与えら−れる。クロックφ。からク
ロック発生器１内でクロックトライバ１９によりシステ
ムクロックφ、０が、また分周器２０によりシステムク
ロックφ、０の周波数の１／４ の周波数？有下るクロ
ックφ４ｏ が発生される。
カムフィルタ１１の復の回路点Ｕ（二おける）く−スト
信号Ｂとクロックφ４ｏとの間の位相関係およびバース
ト信号Ｂの標本化時点の位相位置（０゜、９０°、１８
０° 、２）ａ６）とが第４図に示されている。標本化
時点はバースト信号の曲線上に丸印で示さ１．ている。
信号Ｂとクロックφ４ｏとの間の位相関係およびバース
ト信号Ｂの標本化時点の位相位置（０゜、９０°、１８
０° 、２）ａ６）とが第４図に示されている。標本化
時点はバースト信号の曲線上に丸印で示さ１．ている。
第４図が示すように１本発明による装置に吋［る前記要
求υ）丁べてが満足される。
求υ）丁べてが満足される。
特に、その後のディジタル信号処理袋＠３内でＱ）ＦＢ
Ａｓ信号の処理Ｃ’ｌπめに重要な７１イジタル化標本
値間の一定の位相関係の保持および位［１位置０°での
色副搬送波の標本化を保証てることができる。
Ａｓ信号の処理Ｃ’ｌπめに重要な７１イジタル化標本
値間の一定の位相関係の保持および位［１位置０°での
色副搬送波の標本化を保証てることができる。
さらに第４図かられかるように、バースト信号の梅大ま
たは橢小で得られる標本値よりも）く−スト信号の零交
さυ）際に得られる標本値のほうが。
たは橢小で得られる標本値よりも）く−スト信号の零交
さυ）際に得られる標本値のほうが。
位相に敏感な出力晰として適している。
ＰＡＬ方式のＦＢＡＳ信号に含まれているバースト信号
にシステムクロックを同期させる定めの本発明による装
置のもう１つの実施例が第５図１＝プロック回路図で示
さルてい、る。この実施例ではディジタルフィルタ５が
省略さ几ている。信壮ＦＢＡＳはＡ−Ｄ変換器２でディ
ジタル化され、サンプラー６乞介して位相比較回路７に
与えられる。第３図の実施例と同様に１位・相比較回路
７で求＋＋／）７．几た位相差φｄは、第３図のＰＬＬ
フィルタと同様な構成のＰＬＬフィルタ８に与えられ、
その出力信号はたとえばＩＩ）−Ａ変換器１８およびＶ
ＣＯ発振器１７から截るディジタル制御可能発振器９に
与えられ、この発振器はンステム′７σツク問波数φ１
０ 全発生してクロック発生器１に与える。クロック発
生器１は一万ではＡ−Ｄ変換器２（ニジステムクロック
問波数φ１゜ン与え、他方では位相比較回路７にシステ
ムクロック周波数の１／４の周波数を有Ｔるクロックφ
４゜を与える。位相比較回路７はさらに、たとえばトグ
ル・フリップフロップとして構成されていてよい１：２
分周器２１により行間波数ｆｚを分間しに周波数？与え
ら几る。
にシステムクロックを同期させる定めの本発明による装
置のもう１つの実施例が第５図１＝プロック回路図で示
さルてい、る。この実施例ではディジタルフィルタ５が
省略さ几ている。信壮ＦＢＡＳはＡ−Ｄ変換器２でディ
ジタル化され、サンプラー６乞介して位相比較回路７に
与えられる。第３図の実施例と同様に１位・相比較回路
７で求＋＋／）７．几た位相差φｄは、第３図のＰＬＬ
フィルタと同様な構成のＰＬＬフィルタ８に与えられ、
その出力信号はたとえばＩＩ）−Ａ変換器１８およびＶ
ＣＯ発振器１７から截るディジタル制御可能発振器９に
与えられ、この発振器はンステム′７σツク問波数φ１
０ 全発生してクロック発生器１に与える。クロック発
生器１は一万ではＡ−Ｄ変換器２（ニジステムクロック
問波数φ１゜ン与え、他方では位相比較回路７にシステ
ムクロック周波数の１／４の周波数を有Ｔるクロックφ
４゜を与える。位相比較回路７はさらに、たとえばトグ
ル・フリップフロップとして構成されていてよい１：２
分周器２１により行間波数ｆｚを分間しに周波数？与え
ら几る。
バースト信号Ｂと行ｉｎ −４）およびｎに対す標本化
時点が第６図の曲線上に丸印で示されている。
時点が第６図の曲線上に丸印で示されている。
位相比較回路７はこの実施例では、標本値を特定のアル
ゴリズムに従ってわ０算Ｔる。τなわも、バースト時間
（サンプラー６閉）中にバースト信号の柳本直Ｂｊ
（こ、−にｊ＝＝ｏ、ｘ、２・・・ ）にわたる重みづ
けらｆ′した中心値φｄがφｄ（行ｎ）−Σ”ＢＱ＋に
−Ｂ１＋に−Ｂ２＋ｌ（”Ｂ３＋に’および φｄ（行ｎ−１）＝Σ（−Ｂ。＋に−Ｂ１＋に＋Ｂ２＋
に＋Ｂ３＋ｋ］ｋ＝ｏ、４．８ ｊ−に＋ｉ ｉ口
０，１，２．３として形成される（第６図参照）。
ゴリズムに従ってわ０算Ｔる。τなわも、バースト時間
（サンプラー６閉）中にバースト信号の柳本直Ｂｊ
（こ、−にｊ＝＝ｏ、ｘ、２・・・ ）にわたる重みづ
けらｆ′した中心値φｄがφｄ（行ｎ）−Σ”ＢＱ＋に
−Ｂ１＋に−Ｂ２＋ｌ（”Ｂ３＋に’および φｄ（行ｎ−１）＝Σ（−Ｂ。＋に−Ｂ１＋に＋Ｂ２＋
に＋Ｂ３＋ｋ］ｋ＝ｏ、４．８ ｊ−に＋ｉ ｉ口
０，１，２．３として形成される（第６図参照）。
第３図の実施例と同様に、目標位相位置では句は零１：
等しくＪ）。目標位相位置からの、偏差が存在Ｔると、
正もしくは負Ｕ）誤差量φｄが得られ、そ几がＰＬＬフ
ィルタ８および発振４９ン介して位相偏差を減少させる
。行から行への位相比較回路７Ｇ・）切換は行間波数ｆ
ｚに対Ｔる１：２分間器（＝より行なわれる。行ごとの
切換およびプラス／マイナスによる重みづけによっで、
バースト信号の中心位相位＠（１８０°）に関して位相
調節が行なわれる。ＰＡＬ方式によるバースト信号の交
互の色位相位置は位相差φｄに影響？有さない。
等しくＪ）。目標位相位置からの、偏差が存在Ｔると、
正もしくは負Ｕ）誤差量φｄが得られ、そ几がＰＬＬフ
ィルタ８および発振４９ン介して位相偏差を減少させる
。行から行への位相比較回路７Ｇ・）切換は行間波数ｆ
ｚに対Ｔる１：２分間器（＝より行なわれる。行ごとの
切換およびプラス／マイナスによる重みづけによっで、
バースト信号の中心位相位＠（１８０°）に関して位相
調節が行なわれる。ＰＡＬ方式によるバースト信号の交
互の色位相位置は位相差φｄに影響？有さない。
このように重みづけの切換にエリバースト信号の交互の
位相の影響をなく丁ことｌ二よって、ｎｏと異なる位相
位置４５°におけるバースト信％Ｂσ）標本化の際に像
内容？定める色差成分Ｆυ およびＦｖＹ自動的に０°
において標本化下ることが可能になり、この′ことは
これらの信号乞そり）後に処理Ｔる上で望ましい。
位相の影響をなく丁ことｌ二よって、ｎｏと異なる位相
位置４５°におけるバースト信％Ｂσ）標本化の際に像
内容？定める色差成分Ｆυ およびＦｖＹ自動的に０°
において標本化下ることが可能になり、この′ことは
これらの信号乞そり）後に処理Ｔる上で望ましい。
位相比較回路７におけるバースト信号標本値の本発明に
よる重みづけはたとえば、バースト信号の標本値全加算
する際に、行ｎでは標本値ｉ−１，２の極性ｔ、また行
ｎ−１では標本値ｉ−０゜１の極性を反転する−ことに
より行なわれ得る（ｉ、ｎ、１，２，３）。バーストの
位相位置に関するフリップフロップ２１の初期位置はク
ロック□φ０の位相位置と同様に任意である。同期化さ
れた状態では、第６図に示されているようなバースト、
クロックφ、。、変調されπ色信号およびそれらの標本
化時点の間の位相関係が得られる。
よる重みづけはたとえば、バースト信号の標本値全加算
する際に、行ｎでは標本値ｉ−１，２の極性ｔ、また行
ｎ−１では標本値ｉ−０゜１の極性を反転する−ことに
より行なわれ得る（ｉ、ｎ、１，２，３）。バーストの
位相位置に関するフリップフロップ２１の初期位置はク
ロック□φ０の位相位置と同様に任意である。同期化さ
れた状態では、第６図に示されているようなバースト、
クロックφ、。、変調されπ色信号およびそれらの標本
化時点の間の位相関係が得られる。
ＮＴＳＣ方式で作動するカラーテレビ受像機池水発明に
よる方法を実施するための装置の実施例が第マ図にブロ
ック回常図で示さ１１．ている、ｌ第７図の実施例は、
多くの点で、ＰＡＬ方式による信号で作動Ｔる第３図お
よび第５四の実施例と同一である。第３図および第５図
の実施例との相違点として、Ａ−Ｄ変換器２にょリデイ
ジタル化さｆ’Ｌ７：信号ＦＢＡＳがサンプラー６′Ｆ
！：介して差引回路２３に与えられ、その出力信号が位
相比較回路７に与えられる。ＮＴＳＣ方式で作動するカ
ラーテレビ受像機に具備されているＮＴＳＣ色補正値２
５はレジ歪スタ２４に記憶され、差引回路２３でバース
ト信号の標本値から差引かれる。
よる方法を実施するための装置の実施例が第マ図にブロ
ック回常図で示さ１１．ている、ｌ第７図の実施例は、
多くの点で、ＰＡＬ方式による信号で作動Ｔる第３図お
よび第５四の実施例と同一である。第３図および第５図
の実施例との相違点として、Ａ−Ｄ変換器２にょリデイ
ジタル化さｆ’Ｌ７：信号ＦＢＡＳがサンプラー６′Ｆ
！：介して差引回路２３に与えられ、その出力信号が位
相比較回路７に与えられる。ＮＴＳＣ方式で作動するカ
ラーテレビ受像機に具備されているＮＴＳＣ色補正値２
５はレジ歪スタ２４に記憶され、差引回路２３でバース
ト信号の標本値から差引かれる。
それにより、第８図に変調さｙした色信号Ｆｖ ｋ例と
して小さ几ているように、たとえば補正値零に灼しで点
Ａに位置する標本化時点が点ＢまたはＣの方向にずらさ
れ得る。
して小さ几ているように、たとえば補正値零に灼しで点
Ａに位置する標本化時点が点ＢまたはＣの方向にずらさ
れ得る。
基準信号のディジタル化さｎ’ｒ：標本値？用いてディ
ジタル信号処理−装置のシステムクロックの位相をディ
ジタル調節てるための本発明（二よる方法の別の実施例
が第１０図にブロック回路図で示さ几でいる。第１０図
の実施例はカラーテレビ信号のディジタル処理ではなく
、ディジタルステレオ信号処理装置３０における（放送
）ス戸ノオイズ号α）ディジタル処理に関てるものであ
る。ステレオ信号ハ、第９囚に示さ几ているように、た
とえば情報ＬＬ十Ｒ）（左側チャネルおよび右側チャネ
ル）に対する０ないし１５ ｋＨｚ の周波数帯と、
基準信号としての１９ ｋＨ２のパイロットトーンＰと
、情報（Ｌ−Ｒ）に対する２３ないし３８ｋ）（ｚおよ
び３８ないし５３ ！（Ｈ７Ｏ）周波数帯とから成って
いる。本発明による装置の目的は、パイロットトーンＰ
の周波数の整数倍たとえば８×１９１＜）（ｚ、−ｘ５
２ ｋｌ（ｚ 〕周波数を有Ｔる。、／ス位相関係で
同期させることである。この目的で、ステレオ信号Ｓｔ
はシステムクロックφｏ（７）１５２ｋＨｚ の周波
数で標本化かつ量子化される。パイロン））−ンカ１９
１（Ｈｚ の周波数に対する′ケイジタル帯塘通過フ
ィルタ３１ （それ自体の設計の仕方は公知］にエリパ
イロットトーンＰが分離される。そして、サンプラーＣ
′Ｐｒ：介してパイロットトーンＰのたとえば各第８柳
本値が位相比較回路、７に与えら几、そこで重みづけに
エリ位相偏差が求めらｎる。この位相偏差はディジタル
ＰＬＬフィルタ８乞介し−てディジタル制御可能発振器
９ （たとえばＶＣＯ）に与えら几る。発振器９から発
せら；ｒｔ、７；ｚシステムクロックφ。はクロック発
生器１に介してＡ−Ｄ変換器２に与えら几、またクロッ
ク発生器でに８に分周されπクロ２りφ８ （１９ｋＨ
ｚ）がサンプラーＧおよびディジタルステレオ信号処理
装置３０の必要な回路部分に与えられる。
ジタル信号処理−装置のシステムクロックの位相をディ
ジタル調節てるための本発明（二よる方法の別の実施例
が第１０図にブロック回路図で示さ几でいる。第１０図
の実施例はカラーテレビ信号のディジタル処理ではなく
、ディジタルステレオ信号処理装置３０における（放送
）ス戸ノオイズ号α）ディジタル処理に関てるものであ
る。ステレオ信号ハ、第９囚に示さ几ているように、た
とえば情報ＬＬ十Ｒ）（左側チャネルおよび右側チャネ
ル）に対する０ないし１５ ｋＨｚ の周波数帯と、
基準信号としての１９ ｋＨ２のパイロットトーンＰと
、情報（Ｌ−Ｒ）に対する２３ないし３８ｋ）（ｚおよ
び３８ないし５３ ！（Ｈ７Ｏ）周波数帯とから成って
いる。本発明による装置の目的は、パイロットトーンＰ
の周波数の整数倍たとえば８×１９１＜）（ｚ、−ｘ５
２ ｋｌ（ｚ 〕周波数を有Ｔる。、／ス位相関係で
同期させることである。この目的で、ステレオ信号Ｓｔ
はシステムクロックφｏ（７）１５２ｋＨｚ の周波
数で標本化かつ量子化される。パイロン））−ンカ１９
１（Ｈｚ の周波数に対する′ケイジタル帯塘通過フ
ィルタ３１ （それ自体の設計の仕方は公知］にエリパ
イロットトーンＰが分離される。そして、サンプラーＣ
′Ｐｒ：介してパイロットトーンＰのたとえば各第８柳
本値が位相比較回路、７に与えら几、そこで重みづけに
エリ位相偏差が求めらｎる。この位相偏差はディジタル
ＰＬＬフィルタ８乞介し−てディジタル制御可能発振器
９ （たとえばＶＣＯ）に与えら几る。発振器９から発
せら；ｒｔ、７；ｚシステムクロックφ。はクロック発
生器１に介してＡ−Ｄ変換器２に与えら几、またクロッ
ク発生器でに８に分周されπクロ２りφ８ （１９ｋＨ
ｚ）がサンプラーＧおよびディジタルステレオ信号処理
装置３０の必要な回路部分に与えられる。
この実施例では、正弦状に振動Ｔる基準信号が連続的に
得られる。
得られる。
第１刃はアナログＰＬＬを有したとえばドイツ連邦共和
国特許出願公開第２８５４２３６号公報から公知のよう
ｆ：バースト信号によるディジタルカラーテレビ受像機
のシステムクロック発生器の同期化のために弔いら几得
茗）装置のブロック回路図。 第２図は本発明による方法を実施Ｔるπめの４置の一般
的な実施例のブロック回路図、第３図はＦＢＡＳ信号に
含まれているバースト信号にシステムクロック？同期さ
せるたＶ）ｉ／）本発明（＝よる装置の特殊な実施例の
ブロック回路部、＠４図は第３図の実施例においてバー
スト信号とシステムクロックとの間に生ずる位相位＆ｙ
ｘ示Ｔ図、 第５図はＦ’ＲＡＳ信号に含まれているバースト信号に
システムクロック乞同期させるための本発明による袈陰
り）別の実施例のブロック回路図、第６図は第５図の実
施例におけるバースト信号および色信号成分に対する目
標標本化時点を示７図。 第７図はＮＴＳＣ方式による標準のＦ’ＲＡＳ信゛培に
使用Ｔるべく拡張さルた、バースト信号にシステムクロ
ック乞同期させるための本発明による装置の実施例のブ
ロック回路図、 第８図はＮＴＳＣ方式の色補正値に関係Ｔる第７図の実
施例における走査時点Ｑ】シフト乞示Ｔ図１、第９図は
パイロットトーンに有するステレオ信号の周波数帯を示
７図。 第１０図は第９図のステレオ信号のディジタル処理のた
めの装置のシステムクロックの同期化のための本発明に
よる装置の実施例のブロック回路図である。 １・・・クロック発生器、 ２・・−Ａ−Ｄ変換器。 ３・・ ディジタル信号処理装置、 ４・・・アナロ
グＰＬＬ、 ５・・・ディジタルフィルり、 ６・・
・サンプラー、 ７・・・位相比較回路５８・・・ＰＬ
Ｌフィルタ、 ９・・ 発振器、 １０・・・帯域通過
フィルタ、 １１・・・ＰＡＬカムフィルタ。 １２・・・アンドゲート、 〕３・ 乗算器、 １
４゜１６・・・刃口算器、 １５・・・レジスタ、
１７・・・電圧制御発振器、 １８・・・Ｄ−Ａ変換
器、 １９・・・クロックトライバ、 ２０．２１・
・・分周器。 ２３・・・差引器、 ２４・・・レジス≦、 ２５
・・・ＮＴＳＣ色補正値、 ３ｏ・・・ディジタルス
テレオ信号処理装置、 ３１・・・帯域通過フィルタ
、Ｂ・・−基準信号（バースト信号）、 ＦＢＡＳ・
・・ＦＢＡＳ（８号、 Ｐ・ ・パイロットトーン、
Ｓｔ・ ・ステレ第１ｇ号、 φ０・・・シス
テムクロック。 ０１２３０１２３０１２’″、Ｔｊ
国特許出願公開第２８５４２３６号公報から公知のよう
ｆ：バースト信号によるディジタルカラーテレビ受像機
のシステムクロック発生器の同期化のために弔いら几得
茗）装置のブロック回路図。 第２図は本発明による方法を実施Ｔるπめの４置の一般
的な実施例のブロック回路図、第３図はＦＢＡＳ信号に
含まれているバースト信号にシステムクロック？同期さ
せるたＶ）ｉ／）本発明（＝よる装置の特殊な実施例の
ブロック回路部、＠４図は第３図の実施例においてバー
スト信号とシステムクロックとの間に生ずる位相位＆ｙ
ｘ示Ｔ図、 第５図はＦ’ＲＡＳ信号に含まれているバースト信号に
システムクロック乞同期させるための本発明による袈陰
り）別の実施例のブロック回路図、第６図は第５図の実
施例におけるバースト信号および色信号成分に対する目
標標本化時点を示７図。 第７図はＮＴＳＣ方式による標準のＦ’ＲＡＳ信゛培に
使用Ｔるべく拡張さルた、バースト信号にシステムクロ
ック乞同期させるための本発明による装置の実施例のブ
ロック回路図、 第８図はＮＴＳＣ方式の色補正値に関係Ｔる第７図の実
施例における走査時点Ｑ】シフト乞示Ｔ図１、第９図は
パイロットトーンに有するステレオ信号の周波数帯を示
７図。 第１０図は第９図のステレオ信号のディジタル処理のた
めの装置のシステムクロックの同期化のための本発明に
よる装置の実施例のブロック回路図である。 １・・・クロック発生器、 ２・・−Ａ−Ｄ変換器。 ３・・ ディジタル信号処理装置、 ４・・・アナロ
グＰＬＬ、 ５・・・ディジタルフィルり、 ６・・
・サンプラー、 ７・・・位相比較回路５８・・・ＰＬ
Ｌフィルタ、 ９・・ 発振器、 １０・・・帯域通過
フィルタ、 １１・・・ＰＡＬカムフィルタ。 １２・・・アンドゲート、 〕３・ 乗算器、 １
４゜１６・・・刃口算器、 １５・・・レジスタ、
１７・・・電圧制御発振器、 １８・・・Ｄ−Ａ変換
器、 １９・・・クロックトライバ、 ２０．２１・
・・分周器。 ２３・・・差引器、 ２４・・・レジス≦、 ２５
・・・ＮＴＳＣ色補正値、 ３ｏ・・・ディジタルス
テレオ信号処理装置、 ３１・・・帯域通過フィルタ
、Ｂ・・−基準信号（バースト信号）、 ＦＢＡＳ・
・・ＦＢＡＳ（８号、 Ｐ・ ・パイロットトーン、
Ｓｔ・ ・ステレ第１ｇ号、 φ０・・・シス
テムクロック。 ０１２３０１２３０１２’″、Ｔｊ
Claims (1)
- 【特許請求の範囲】 １】 基準信号を含むアナログ信号ＣＦ’ＢＡＳ）を処
理するディジタル信号処理システムのシステムクロック
（φ１０ ）の位相乞、ディジタル化さｒＬり基準信号
とシステムクロック（φ１０）との間に一定の位相関係
が保たれるように、ディジタル調節するための方法にお
いて、基準信号（８３がアナログ基準信号の標本化によ
りディジタル化され、 ディジタル化された基準信号の標本値がディジタル位相
比較量（φｄ）Ｙ得るために重みづけされ。 位相比較＠（φｄ）がディジタルＰＬＬフィルタ（８）
ざ介してディジタル制御可能発振器（９］に与えられ、
その出力信号からシステムクロック（φ１０）が導き出
されること全特徴とするディジタル信号処禅システムの
システムクロックの位相のディジタル調節方法。 ２） 基準信号？含むアナログ信号（ＦＲＡＳ）’ｒ処
理するディジタル信号処理システムのシステムクロック
（φ１０１ の位相を、ディジタル化された基準信
号とシステムクロック（φ１０１との間（＝一定の位相
関係が保たれるように。 ディジタル調節するための装置において、基準信号ン含
むアナログ信号（ＦＢＡ’Ｓ）乞システムクロック（φ
Ｉｏ ）から導き出さ几タクロックで標本化Ｔることに
よりディジタル化するＡ−Ｄ変換器【２】が設けられて
おり、Ａ−Ｄ変換器（２〕の出力信号？与えられるサン
プラー（６）？介して基準信号のアクティブ時間中に基
準信号の各第ｎ標本値７与えられて重みづけによりディ
ジダル化基準信号とシステムクロックとの間の位相偏差
（φｄ）請求める位相比較回路（７）が設けられており
、位相偏差（φｄ）？与えられ得るＰＬＬフィルタ（８
）が設けられており、まｘＰＬＬフィルタ（８］のディ
ジタル出力信号により制御可能な発振器（９〕が設けら
ｊしており、その出力信号からシステムクロック（φ１
０）が導き出され得ること乞特徴とＴるディジタル信号
処理システムのシステムクロックの位相のディジタル調
節装置。 ３） カラーテレビ受像機のＦＢＡＳ信号に含まれてい
るバースト信号にディジタル色復号器のシステムクロッ
ク全同期させるため、ＦＢＡＳ信号ＣＦＲＡＳ ｌ ｋ
ｎ倍特に４倍色搬送波周波数（システムクロックンで
標本化Ｔることによりディジタル化ＴるＡ−Ｄ変換器（
２］が設けられており、Ａ−Ｄ変換器（２］の出力信号
を与えられるサンプラー（６〕を介してバースト時間中
にバースト信号ＣＢ）の各第ｎ標本値を与えられて重み
づけによりゲイジ）との間の位相偏差（φｄ）ｖ求める
位相比較回路（７］が設けられており、 位相偏差（φｄ）Ｙ与えられ得るＰＬＬフィルタ（８）
が設けられており、またＰ・ＬＬフィルタ（８）のディ
ジタル出力信号により制御可能な発振器（９］が設けら
れており、その出力信号からシステムクロック（φＩｏ
）が導き出され得ること乞特徴とする特許請求の範囲
第２項記載の装置。 ４）Ａ−Ｄ変換器（２］の出力端とサンプラー（６）と
の間に、高波通過フィルタとして作用しバースト信号の
中心位置を求めるディジタルフィルタが設けら几でいる
ことを特徴とする特許請求の範囲第２項または第３項記
載の装置。 ５３ ＰＬＬフィルタ（８）が比例−積分フィルタと
して構成されていることを特徴とする特許請求の範囲第
２項ないし第４項のいずれかに記載の装置。 ６Ｊ ＰＬＬフィルタ（８］がフィルタ関数ここぽ二
、ｚ’＝ ｅｊ”／ｆｚ、 ｆｚ−行間波数に有するこ
とン特徴とする特許請求の範囲第２項ないし第５項のい
ずれかに記載の２置。 ７） 位相検出器が中心値（φｄ）をバースト信号の標
本値を介して第１行に対しては φｄ＝Ｘ （”ＢＯ＋ｊ −Ｂ１＋ｊ −Ｂ２＋ｊ ＋
８３＋ｊ）ここにｊ＝Ｑ、４．１３． ・・・ により、また第（ｎ−１１行に対してはｆ：より形成す
るように構成されていること乞特徴とする特許請求の範
囲第２項ないし第６項のいずれかに記載の装置。 ８）サンプラー（６）と位相比較回路（７）との間に１
色補正値（２５）をバースト信号のけ本値から差引く差
引回路（２３）が接続されていることン特徴とする特許
請求の範囲第２項ないし第７項のいずれかに記載の装置
。 ９） パイロットトーン（Ｐ） ’！’含むステレオ信
号（８ｔ）？ｃ−処理するディジタルは号処理システム
のシステムクロック（φ。）の位相ン。 ディジタル化されたパイロットトーン（Ｐ）とシステム
クロック（φ０〕との間に一定の位相関係が保たルるよ
うに、ディジタル調節するための装置において、ステレ
オ信号（Ｓｔ）をｎ倍特に８倍パイロツ））−ン周波数
で深水化Ｔることによりディジタル化τるＡ−Ｄ変換器
（２）が設けられており、Ａ−Ｄ変換器（２）の出力信
号をパイロン））−ン周波数に対して帯域通過フィルタ
として作用するフィルタ（３１）ｉ介して与えられるサ
ンプラー（６〕を介してパイロットトーン（Ｐ）の各第
ｍ標本値Ｙ与えられて重みづけにＬリデイジタルｆヒパ
イロットトーンＣＰ＋とシステムクロック（φ０）との
間の位相偏Ｗｗ求める位相比較回路（７１が設けら几て
おり、位相偏差２与えられ得るＰＬＬフィルタ （８）
が設けられており、またＰ Ｌ Ｌフィルタ（８）のデ
ィジタル出力信号により制御可能な発振器（９）が設け
られており、その出力信号からシステムクロック（φ。 ）が導き出さ・れ得ることを特徴とＴるディジタル信号
処理システムのシステムグロックの位相のディジタル調
節装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE31365221 | 1981-09-15 | ||
| DE19813136522 DE3136522A1 (de) | 1981-09-15 | 1981-09-15 | Verfahren und anordnung zur digitalen regelung der phase des systemtaktes eines digitalen signalverarbeitungssystems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860889A true JPS5860889A (ja) | 1983-04-11 |
Family
ID=6141674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57159416A Pending JPS5860889A (ja) | 1981-09-15 | 1982-09-13 | デイジタル信号処理システムのシステムロツク位相の調節方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4527145A (ja) |
| EP (1) | EP0074597B1 (ja) |
| JP (1) | JPS5860889A (ja) |
| AT (1) | ATE33740T1 (ja) |
| DE (2) | DE3136522A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152129A (ja) * | 1984-12-25 | 1986-07-10 | Sony Corp | Ａ／ｄ変換用のサンプリングクロツク発生回路 |
| JPS6436184A (en) * | 1987-07-13 | 1989-02-07 | Rca Licensing Corp | Phase locked loop apparatus |
| JPH0496489A (ja) * | 1990-08-09 | 1992-03-27 | Victor Co Of Japan Ltd | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4543600A (en) * | 1983-09-19 | 1985-09-24 | Rca Corporation | Digital signal phase measuring apparatus as for a phase-locked loop |
| US4675723A (en) * | 1984-04-27 | 1987-06-23 | Ampex Corporation | Single oscillator PAL generator lock system |
| JPS60261281A (ja) * | 1984-06-08 | 1985-12-24 | Matsushita Electric Ind Co Ltd | 色信号処理装置 |
| US4636836A (en) * | 1984-12-03 | 1987-01-13 | Rca Corporation | Phase locked loop system for providing a phase shifted output signal |
| US4635103A (en) * | 1984-12-03 | 1987-01-06 | Rca Corporation | Phase locked loop system incorporating automatic gain control |
| DE3686439T2 (de) * | 1985-04-12 | 1993-03-04 | Tektronix Inc | Digitale phasenregelschleifen. |
| US4964162A (en) * | 1985-09-09 | 1990-10-16 | Trw Inc. | Secure television signal encoding and decoding system |
| US4675724A (en) * | 1985-09-27 | 1987-06-23 | Ampex Corporation | Video signal phase and frequency correction using a digital off-tape clock generator |
| DE3539416A1 (de) * | 1985-11-07 | 1987-05-14 | Bosch Gmbh Robert | Anordnung zur decodierung eines digitalen pal-farbfernseh-signals |
| JPS62193392A (ja) * | 1986-02-14 | 1987-08-25 | ティアールダブリュー インコーポレーテッド | デジタル処理タイミング信号をビデオ信号に同期化する方法と装置 |
| US4769691A (en) * | 1987-03-02 | 1988-09-06 | Rca Licensing Corporation | Burst locked oscillator with side-lock protection |
| US5075769A (en) * | 1987-03-03 | 1991-12-24 | Polaroid Corporation | Video identification card system |
| US4989073A (en) * | 1987-11-25 | 1991-01-29 | Ampex Corporation | System for compensating timing errors during sampling of signals |
| US7382929B2 (en) * | 1989-05-22 | 2008-06-03 | Pixel Instruments Corporation | Spatial scan replication circuit |
| EP0575419A1 (de) * | 1990-05-01 | 1993-12-29 | Deutsche Thomson-Brandt Gmbh | Schaltung zum erzeugen eines farbträgers aus dem farbsynchronsignal |
| GB9013151D0 (en) * | 1990-06-13 | 1990-08-01 | Questech Ltd | Digital signal processing system |
| US5243412A (en) * | 1990-08-09 | 1993-09-07 | Victor Company Of Japan, Ltd. | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal |
| FR2666946B1 (fr) * | 1990-09-17 | 1992-12-04 | Inst Francais Du Petrole | Methode et dispositif pour synchroniser sur un evenement exterieur, l'echantillonnage de signaux de mesure par un ensemble de numerisation du type a sur-echantillonnage. |
| JPH04245078A (ja) * | 1991-01-31 | 1992-09-01 | Ricoh Co Ltd | トラックカウント装置 |
| US5448715A (en) * | 1992-07-29 | 1995-09-05 | Hewlett-Packard Company | Dual clock domain interface between CPU and memory bus |
| JP3523890B2 (ja) * | 1993-07-01 | 2004-04-26 | ソニー株式会社 | クロマ信号復調回路 |
| US5550594A (en) * | 1993-07-26 | 1996-08-27 | Pixel Instruments Corp. | Apparatus and method for synchronizing asynchronous signals |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| EP0777391B1 (en) * | 1995-11-30 | 2002-05-22 | SANYO ELECTRIC Co., Ltd. | Apparatus with A/D converter for processing television signal |
| US5796392A (en) | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| US6219394B1 (en) | 1997-10-08 | 2001-04-17 | Tropian, Inc. | Digital frequency sampling and discrimination |
| US6269135B1 (en) * | 1998-01-14 | 2001-07-31 | Tropian, Inc. | Digital phase discriminations based on frequency sampling |
| WO1999018691A1 (en) * | 1997-10-08 | 1999-04-15 | Tropian, Inc. | Digital phase discrimination based on frequency sampling |
| US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
| US7161998B2 (en) * | 2001-01-24 | 2007-01-09 | Broadcom Corporation | Digital phase locked loop for regenerating the clock of an embedded signal |
| EP1248471A1 (en) * | 2001-03-09 | 2002-10-09 | Broadcom Corporation | Digital phase locked loop for embedded signal clock recovery |
| DE102006015393A1 (de) * | 2006-04-03 | 2007-10-04 | Rohde & Schwarz Gmbh & Co. Kg | Synchronisieranordnung für die Hochfrequenz-Sender eines Gleichwellen-Netzes |
| US7525460B1 (en) * | 2006-07-13 | 2009-04-28 | Marvell International Ltd. | Timing loop based on analog to digital converter output and method of use |
| US7825836B1 (en) | 2006-07-13 | 2010-11-02 | Marvell International, Ltd | Limit equalizer output based timing loop |
| TWI363498B (en) * | 2008-12-03 | 2012-05-01 | Ind Tech Res Inst | A tri-mode delay type phase lock loop |
| US7961124B1 (en) | 2009-04-03 | 2011-06-14 | Marvell International Ltd. | Timing loop based on analog to digital converter output and method of use |
| WO2013166005A1 (en) * | 2012-04-30 | 2013-11-07 | Mehta Tech, Inc. | Power system data acquisition systems |
| US20130285719A1 (en) | 2012-04-30 | 2013-10-31 | Anthony J. Ranson | Power system data acquisition systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55100789A (en) * | 1979-01-29 | 1980-07-31 | Sony Corp | A/d converter for video signal |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4339770A (en) * | 1979-11-19 | 1982-07-13 | Rca Corporation | Synchronizing system with chroma parity detection |
| US4291332A (en) * | 1980-04-10 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase-locked circuit |
| JPS5715586A (en) * | 1980-07-02 | 1982-01-26 | Sony Corp | Code modulator for video signal |
| US4395729A (en) * | 1981-08-31 | 1983-07-26 | Rca Corporation | Digital video signal processing filters with signal-to-noise enhancement |
-
1981
- 1981-09-15 DE DE19813136522 patent/DE3136522A1/de not_active Withdrawn
-
1982
- 1982-09-06 AT AT82108201T patent/ATE33740T1/de not_active IP Right Cessation
- 1982-09-06 DE DE8282108201T patent/DE3278382D1/de not_active Expired
- 1982-09-06 EP EP82108201A patent/EP0074597B1/de not_active Expired
- 1982-09-08 US US06/416,031 patent/US4527145A/en not_active Expired - Fee Related
- 1982-09-13 JP JP57159416A patent/JPS5860889A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55100789A (en) * | 1979-01-29 | 1980-07-31 | Sony Corp | A/d converter for video signal |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152129A (ja) * | 1984-12-25 | 1986-07-10 | Sony Corp | Ａ／ｄ変換用のサンプリングクロツク発生回路 |
| JPS6436184A (en) * | 1987-07-13 | 1989-02-07 | Rca Licensing Corp | Phase locked loop apparatus |
| JPH0496489A (ja) * | 1990-08-09 | 1992-03-27 | Victor Co Of Japan Ltd | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0074597B1 (de) | 1988-04-20 |
| DE3136522A1 (de) | 1983-03-24 |
| DE3278382D1 (en) | 1988-05-26 |
| EP0074597A2 (de) | 1983-03-23 |
| US4527145A (en) | 1985-07-02 |
| ATE33740T1 (de) | 1988-05-15 |
| EP0074597A3 (en) | 1985-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5860889A (ja) | デイジタル信号処理システムのシステムロツク位相の調節方法および装置 | |
| KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
| US4743960A (en) | Circuit for producing analog signals of primary colors of a television signal from its digital luminance and chrominance components | |
| KR930011590B1 (ko) | Pll 회로 | |
| KR100204431B1 (ko) | 직교 출력 클록을 갖는 디지탈식 텔레비젼 신호 처리 회로 | |
| KR0138764B1 (ko) | 검출 시스템 | |
| AU597969B2 (en) | Frequency division multiplexed analog to digital converter | |
| JPS62159985A (ja) | 多ゴースト打消し装置 | |
| US5253042A (en) | Burst phase detection circuit | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| US4468689A (en) | Color separation circuit | |
| KR930000484B1 (ko) | 디지틀 영상신호 처리장치 | |
| KR900006492B1 (ko) | 디지탈 합성 비디오 신호로부터의 루미넨스신호와 크로미넨스신호의 분리회로 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3253482B2 (ja) | 色信号復調回路 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JPH09154041A (ja) | 直流再生回路 | |
| JP3244398B2 (ja) | Ｐａｌ方式の色信号復調回路 | |
| JPH09154040A (ja) | 直流再生回路 | |
| JP3249362B2 (ja) | クロック再生回路 | |
| WO1994030020A1 (en) | Digital subcarrier regeneration apparatus for use in video signal processing | |
| JPS6018085A (ja) | デジタルテレビジヨン受像機 | |
| JPH0542857B2 (ja) | ||
| JPS5916491A (ja) | デジタルａｃｃ回路 |