JPS6114969A - ドツト印字装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は印字速度モードを高密度印字と倍速度印字との
２−類に選択できるドツト印字装置に係わり、特に倍速
度印字モード時に印字ヘッドの応容置波数を越えたドツ
トデータが印字ヘッドへ印加することを防止したドツト
印字装置に関する。

【発明の技術向背ＩＩ］ 一般に、複数の印字用ニードルを８１１列に組込んだ印
字ヘッドを用いたドツト印字装置の印字速度の上限値は
、電磁石で駆動されるニードルの応答速度、すなわち印
字ヘッドの応答周波数によって制限される。したがって
ドツト印字装置の中には、正確な美しい高密度の文字を
印字出力する場合の高密度印字用の第１のキャラクタジ
ェネレータと高密度文字を印字出力する必要のない場合
の倍速度印字用の第２のキャラクタジェネレータとの２
つのキャラクタジェネレータを設け、選択スイッチにて
印字速度が低い高密度印字モードと印字速度が高い倍速
度印字モードとを選択設定できるようにしたものがある
。

このように印字速度モードを高密度印字と倍速度印字と
の２種類に選択できるドツト印字装置は。

例えば第５図に示すように構成されている。すなわち、
図中１は各種情報処理を実行するＣＰＵ（中央処理装置
）であり、このＣＰＬＩｉは、データバス２を介して、
印字すべき文字コード等を一時記憶するＲＡＭ３，１１
１１１プログラムや高密度印字用の第１のキャラクタジ
ェネレータＲＡＩおよび倍速度印字用の第２のキャラク
タジェネレータＲＡ２を記憶するＲＯＭ４．キャリッジ
を移動制御するキャリッジモータ５のキャリッジ駆動回
路６、プラテンを回転して印字用紙を紙送りする紙送り
モータ７の紙送り駆動回路８．印字速度モードを高密度
印字と倍速度印字とのいずれが一方に選択設定する選択
スイッチ９の信号が入力するＩ、・′Ｏボーｔ−ＩＣ１
ｉｌＪｌｌｌｌＬ６゜またｃＰＵｌの入力端子ＣＫには
発信周波数が印字ヘッドの応答周波数Ｆ（周期Ｔ）又は
倍の周波数２Ｆ（周期Ｔ／２）に設定されたタイミング
パルス発生器１１がらのタイミングパルスａが印加され
、データバス２を介してＲＯＭ４の第１又は第２のキャ
ラクタジェネレータＲＡ１．ＲＡ２のドツトデータｂを
印字ヘッド駆動回路１２のＤ型フリップ７０ツブで構成
されたラッチ回路１３の入力端子りへ入力する。

さらに出力端子Ｗからラッチ回路１３のクロック端子Ｃ
Ｋへデータ書込み信号Ｃを送出し、出力端子Ｔから単安
定回路１４へ通電トリガ信号ｄを送出する。

この単安定回路１４の出力端子０から出力される出力信
号ｅはトランジスタ１５のベースへ入力され、このトラ
ンジスタ１５のエミッタには、印字ヘッド１６のニード
ル駆動用の電磁石コイル１７のヘッド電流ｆを通電制御
するトランジスタ１８のベースへ印加するための＋５■
の電源が接続されている。また、ラッチ回路１３の出力
端子Ｑから出力される出力信号Ｑは前記トランジスタ１
８のベースへ入力される。なお、印字ヘッド駆動回路１
２は印字ヘッド１６のニードルのビン数だけ設けられて
いる。

前記印字ヘッド１６には、例えば第６図に示すように縦
１列に１６ピンのニードル１９が配列されている。

前記ＲＯＭ４内に形成された第１のキャラクタジェネレ
ータＲＡ１は第７図に示すように、縦１６×横９の複数
のドツトマトリックス２０で構成されており、各ドツト
マトリックス２ｏの全ての列のドツトを用いて１つの文
字ドツトパターンが形成されている。このようなドツト
マトリックス２０においては１列のドツトデータをビン
Ｎｏ、　１〜８およびビン島９〜１６の２バイトの情報
量で構成できる。一方、第２のキャラクタジェネレータ
ＲＡ２は第８図に示すように、縦１６×横９の複数のド
ツトマトリックス２１で構成されており、各ドツトマト
リックス２１の奇数列およびビンＮ。

の奇数行に属するドツトのみを用いて１つの文字ドツト
パターンが形成されている。

このような構成のドツト印字Ｖ４１において、選択スイ
ッチ９を開放すると、第９図に示すようにタイミングパ
ルス発生器１１がら周波数が印字ヘッド１６の応答周波
数Ｆ（周期Ｔ）のタイミングパルスａがＣＰＵ１の入力
端子ＯＫに入力され、ＲＯＭ４の第１のキャラクタジェ
ネレータＲＡＩから読出された１文字のドツトパターン
中の１列分のドツトデータｂがデータバス２に送出され
る７同時にデータ書込み信号Ｃをラッチ回路１３へ印加
すると、データバス２上のドツトデータｂがラッチ回路
１３ヘラツチされる。さらに、通電トリガ信号ｄを単安
定回路１４へ印加すると、出力信号ｅが一定時間Ｌレベ
ルとなり、トランジスタ１５が導通する。トランジスタ
１５が導通し、ラッチ回路１３の出力端子Ｑから出力さ
れる出力信号ＱがＨレベルへ変化すると、トランジスタ
１８が導通して印字ヘッド１６の電磁石コイル１７に図
示するようなヘッド電流ｆが流れる。その結果１つのド
ツトが印字用紙に印字出力される。このように、タイミ
ングパルス発生器１１から印字ヘッド１６の応答周波数
Ｆのタイミングパルスａが入力される毎に第７図の第１
のキャラクタジェネレータＲＡＩのドツトマトリックス
２０における各列のドツトパターンが印字出力される。

したがって、タイミングパルスａのパルスが９個入力す
ると１つの高密度文字の印字が終了する。

次に、選択スイッチ９を投入すると、第１０図に示すよ
うにタイミングパルス発生器１１からＣＰＵＩへ印加さ
れるタイミングパルスａの周波数が印字ヘッド１６の応
答周波数の２１８の周波数２Ｆ（周期Ｔ／２）に変化す
る。したがってトノ１−データｂ、データ書込み信号Ｃ
１通電トリガ信号ｄの周期も半分になり、第８図に示す
第２のキャラクタジェネレータＲＡ２のドツトマトリッ
クス２１における各列のドツトパターンがタイミングパ
ルスａの周波数２Ｆに同期して順次印字出力される。し
たがって前述と同様に、タイミングパルスａのパルスが
９個入力すると１つの倍速度文字の印字が終了する。

この場合、タイミングパルスａの周波数が高密度印字モ
ードの周波数Ｆの２倍の周波数２Ｆに設定されているの
で、１つの文字を印字するに要する時間は半分で済み、
結果的に印字速度が倍になる。なお、第８図に示すよう
にドツトマトリックス２１において１個の文字を形成す
るドツトは１列おきに設定されているので、印字ヘッド
１６に連続してヘッド電流ｆが流れることはない。した
がって、タイミングパルスａの周波数を印字ヘッド１６
の応答周波数Ｆの２倍の周波数２Ｆまで上昇することが
可能である。

［背景技術の問題点］ しかしながら、選択スイッチ９を投入して倍速度印字モ
ードで印字出力中に、第１１図に示すように何等かの要
因にて、連続してドツト印字を示すＨレベルのドツトデ
ータｂがラッチ回路１３へ入力されると、印字ヘッド１
６の電磁石コイル１７に応答周波数Ｆを越える２倍の周
波数２ＦＣもって連続してヘッド電流ｆが流れる。した
がって、印字ヘッド１６は応答周波数Ｆの２倍の周波数
２Ｆで駆動されるために、追従性を失い、印字された文
字にドツト抜けが生じる虞れがある。また、ドツト抜け
が発生してもそのまま印字動作を継続する問題もあった
。さらにこのような状態が継続すると、電磁石コイル１
７やトランジスタ１８に規定以上の過大負荷が印加され
るので、これ等電子部材が損傷を受ける虞れもある。

［発明の目的］ 本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、倍速度印字モード選択時に
印字ヘッドの応答周波数を越えたドツトデータが印字ヘ
ッドへ入力することを防止し、異常が生じたどき直ちに
印字を停止することによって、印字出力された文字のド
ツト抜は等を抑制でき、印字ヘッドや電子部材の損傷を
未然に防止できるドツト印字装置を提供することにある
。

［発明の概要］ 本発明は、高密度印字用の第１のキャラクタジェネレー
タと倍速度印字用の第２のキャラクタジェネレータとを
有し、選択手段にて上記印字速度モードを選択設定する
ドツト印字装置において、印字ヘッドにて印字出力する
前記各キャラクタジェネレータのドツトマトリックスの
１列分のドツトデータ信号をラッチするラッチ回路と、
このラッチ回路の印字ヘッドへの出力端の信号非出力状
態と上記選択手段の高密度印字選択状態との論理和を算
出する第１のゲー１〜と、この第１のゲートの出力信号
と第１および第２のキャラクタジェネレータからラッチ
回路へ送出されるドットデータ信号との論理積を算出す
るとともに出力信号を上記ラッチ回路へ送出する第２の
ゲートと、この第２のゲートの出力信号と第１および第
２のキャラクタジェネレータからのドツトデータ信号と
が一致しなかったとき印字ヘッドへの印字停止指令を送
出する異常検出用の第３のゲートとを備えたものである
。

［発明の実施例］ 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例のドツト印字装置の概略構成を示すブロ
ック図であり、第５図のドツト印字装置と同一部分には
同一符号が付しである。したがって重複する部分の説明
を省略する。

この実施例のドツト印字装置においてＣＰｔＪ３１は、
データバス２を介して、ＲＡＭ３．第１のキャラクタジ
ェネレータＲＡ１と第２のキャラクタジェネレータＲＡ
２とを記憶するＲＯＭ４．キャリッジ駆動回路６９紙送
り駆動回路８１選選択スイッチのＩ１０ボート１０の他
に、外部のホストコンピュータ３２と情報の授受を行な
うＩ１０インターフェース３３をＩＩＪＩＩＩする。前
記第１および第２のキャラクタジェネレータＲＡＩ、Ｒ
Ａ２の構成はそれぞれ前述した第７図および第８図のド
ツトマトリックス２０．２１と周一構成である。

ＣＰＵ３１の入力端子ＣＫには発信周波数が印字ヘッド
１６の応答周波数Ｆ（周期Ｔ）又は２倍の周波数２Ｆ（
周期Ｔ／２）に設定されたタイミングパルス発生器１１
からのタイミングパルスａが印加され、データバス２を
介してドツトデータｂを印字ヘッド駆動回路３４内の論
理積回路で構成された第２のゲート３５を介してＤ型フ
リップフロップで構成されたラッチ回路３６の入力端子
りへ入力される。このラッチ回路３６の出力端子Ｑから
出力される出力信号Ｑはニードル駆動用の電磁石コイル
１７のヘッド電流ｆを通電制御するトランジスタ１８の
ベースへ入力され、出力端子この出力信号は論理和回路
で構成された第１のゲート３７を介して前記第２のゲー
ト３５の他方の入力端子へ入力される。この第１のゲー
ト３７の他方の入力端子には、ＣＰＬＪ３１の出力端子
Ｓから出力される印字速度をＨレベルの高密度印字モー
ドとしレベルの倍速度印字モードとを選択する選択信号
りが入力されている。

また、前記ドツトデータｂは第２のゲート３５へ入力さ
れると共に排他的論理和回路で構成された異常検出用の
第３のゲート３８の一方の入力端子へ入力され、この第
３のゲート３８の他方の入力端子には第２のゲート３５
の出力信号ｋが入力される。第３のゲート３８の出力信
号λはオアゲート３９を介して、ＣＰＵ３１がサンプリ
ングするために一定時間入力信号２の信号状態を保持す
るＤ型の７リツプフロツブ４０の入力端子りに入力され
る。このフリップ７０ツブ４０の出力端子Ｑから出力さ
れる警告信号ｍＧ、ＬｃＰＬ１３１の割込み入力端子Ｉ
ＮＴへ入力される。

また、ＣＰＵ３１の出力端子Ｗから出力されるデータ書
込み信号Ｃはラッチ回路３６のクロック端子ＧＫへ印加
されると共に、フリップ７０ツブ４０のクロック端子Ｇ
Ｋへ印加される。さらに、ＣＰｔＪ３１の出力端子σ１
．から出力される初期化用のクリア信号１はラッチ回路
３６およびフリップフロップ４０のそれぞれのクリア端
子ＣＬへ印加される。

なお、図中４１はサージ吸収用ダイオードであり、４２
．４３はそれぞれ電流制限用抵抗である。

このように構成されたドツト印字装置において、高密度
印字モードで印字出力させるために選択スイッチ９を開
放すると、ＣＰＵ３１は、第２図に示すように出力端子
ＳからＨレベルの選択信＠ｈを出力する。このＨレベル
の選択信号りは第１のゲート３７へ入力される。Ｈレベ
ルの選択信号が入力された第１のゲート３７はＨレベル
の出力信号ｊを第２のゲート３５の一方の入力端子へ入
力する。次にＣＰＵ３１は出力端子ＣＬからＬレベルの
クリア信号ｉを出力してラッチ回路３６およびフリップ
フロップ４０を初期化する。この初期化動作によってラ
ッチ回路３６の出力端子Ｑの出力信号ＱがＬレベルにな
り、出力端子Ｑの出力信号がＨレベルとなる。一方、フ
リップフロップ４０の出力端子Ｑから出力される警告信
＠ｍも正常状態を示すしレベルとなる。

また、選択スイッチ９が投入されるとタイミングパルス
発生器１１から出力されるタイミングパルスａの周波数
は印字ヘッド１６の応答周波数Ｆ（周期Ｔ）になる。Ｃ
ＰＵ３１はこのタイミングパルスａを入力端子ＣＫに受
信すると、ＲＯＭ４の第１のキャラクタジェネレータＲ
Ａ１から読出した１文字のドツトパーン中の１列分のド
ツトデータｂをデータバス２へ送出する。同時に出力端
子ＷからＬレベルのデータ書込み信号Ｃをラッチ回路３
６．フリップフロップ４０のクロック端子ＣＫへ入力す
ると、第１のゲート３７の出力信号ｊはＨレベルである
ので、ドツトデータしはラッチ回路３６にラッチされる
。このとき第２のゲート３５の出力信号にと一方の入力
信号であるドツトデータｂとは当然同一レベルであるの
で、異常検出用の第３のゲート３８の出力信号βは正常
状態を示すＬレベルのままである。したがって、フリッ
プフロップ４０の出力端子Ｑから出力される警告信号ｍ
はデータ書込み信号ＣがＬレベルからＨレベルに復帰し
た時刻以降においてもＬレベルを維持し、ＣＰＵ３１に
対して異常検出の割込み信号が入力することはない。

次にＣＰＵ３１は出力端子Ｔから単安定回路１４へ通電
トリガ信号ｄを送出し、この単安定回路１４の出力信号
ｅを一定時間Ｌレベルへ変化させる。するとトランジス
タ１５が導通し、ラッチ回路３６の出力端子Ｑの出力信
号ＱがＨレベルへ変化すると、トランジスタ１８が導通
して、印字ヘッド１６の電磁石コイル１７に図示するよ
うなヘッド電流ｆが流れる。その結果１つのドツトが印
字用紙に印字出力される。このように、タイミングパル
ス発生器１１から周波数が印字ヘッド１６の応答周波数
Ｆであるタイミングパルスａが入力される毎に第７図の
第１のキャラクタジェネレータＲＡ１のドツトマトリッ
クス２０における各列のドツトパターンが印字出力され
る。したがって、タイミングパルスａのパルスが９個入
力すると１つの高密度文字の印字が終了する。

なお、印字速度が高密度印字モードに設定されている時
は、第１のゲート３７の一方の入力端子に印加されてい
る選択信号りは常にＨレベルであるので、第２のゲート
３５の一方の入力端子へ印加される出力信号ｊも常にＨ
レベルとなる。したがって、第２のゲート３５の出力信
号にのレベルとデータバス２からこの第２のゲート３５
の他方の入力端子へ入力されるドツトデータｂのレベル
とは常に一致している。その結果、異常検出用の第３の
ゲート３８は成立しなく、出力信号λは常に正常を示す
Ｌレベルであり、フリップフロップ４０を介してＣＰＬ
Ｉ３１の割込み入力端子ＩＮＴにＨレベルの異常を示す
警告信号ｍは入力されない。

次に、倍速度印字モードで印字出力させるために選択ス
イッチ９を投入すると、ＣＰＵ３１は第３図に示すよう
に出力端子ＳからＬレベルの選択信号りを出力する。こ
のＬレベルの選択信号りは第１のゲート３７へ入力され
る。次にＣＰＵ３１は出力端子ＯＬからＬレベルのクリ
ア信号ｉを出力してラッチ回路３６Ｉ３よびフリップフ
ロップ４Ｏを初期化する。この初期化動作によってラッ
チ回路３６の出力端子Ｑの出力信号９がＬレベルになり
、出力端子口の出力信号がＨレベルとなる。

したがって第１のゲート３７の出力信＠ｊはＨレベルと
なる。一方、フリップフロップ４０の出力端子Ｑから出
力される警告信号ｍも正常状態を示すＬレベルとなる。

また、選択スイッチ９が投入されるとタイミングパルス
発生器１１から出力されるタイミングパルスａの周波数
は印字ヘッド１６の応答周波数の２倍の周波数２Ｆ（周
期下／２）になる。ＣＰＵ３１はこのタイミングパルス
ａを入力端子ＯＫに受信すると、ＲＯＭ４の第２のキャ
ラクタジェネレータＲＡ２から読出された１文字のドツ
トパターン中の１列分のドツトデータｂをデータバス２
へ送出する。同時に出力端子ＷからＬレベルのデータ書
込み信号Ｃをラッチ回路３６．フリツプフ［コツプ４０
のクロック端子ＣＫへ入力すると第１のゲート３７の出
力信号ｊはＨレベルであるので、ドツトデータｂはラッ
チ回路３６にラッチされる。

このとき第２のゲート３５の出力信号にと一方の入力信
号であるドツトデータｂとは当然同一レベルになるので
、異常検出用の第３のゲート３９の出力信号βは正常状
態を示すＬレベルである。したがって、フリップフロッ
プ４０の出力端子Ｑから出力される警告信号ｍはデータ
書込み信号ＣがＬレベルからＨレベルに復帰した時刻以
降においてもＬレベルを維持し、ＣＰＵ３１に対して異
常検出の割込み信号が入力することはない。

次にＣＰＵ３１は出力端子Ｔから単安定回路１４へ通電
トリガ信号ｄを送出し、この単安定回路１４の出力信号
ｅを一定時間Ｌレベルにさせる。

するとトランジスタ１５が導通し、ラッチ回路３６の出
力端子Ｑの出力信号ＱがＨレベルへ変化すると、トラン
ジスタ１８が導通して、印字ヘッド１６の電磁石コイル
１７に図示するようなヘッド電流ｆが流れる。その結果
１つのドツトが印字用紙に印字出力される。

ここで、ラッチ回路３６の出力端子Ｑからトランジスタ
１８へ出力される出力信号Ｑが印字出力を示すＨレベル
に変化すると、ラッチ回路３６の出力端子口から第１の
ゲー１３７の一方の入力端子へ出力される出力信号はＬ
レベルへ変化する。

第１のゲート３７の他方の入力端子には常にＬレベルの
選択信号りが入力されているので、第２のゲート３５の
一方の入力端子へ入力される第１のゲート３５の出力信
号ｊはＬレベルへ変化する。

それ故、次のタイミングパルスａに同期してラッチ回路
３６にラッチされるデータのレベルはデータバス２へ送
出されたドツトデータｂのレベル状態にかかわらずＬレ
ベルとなる。

したがって、ＣＰＵ３１が正常なＬレベルのドツトデー
タｂをデータバス２を介して第２のゲート３５へ入力す
ると、ラッチ回路３６はしレベルをラッチする。また第
２のゲート３５の出力信号にとドツトデータしは同一符
号であるので、第３のゲート３８の出力信号２はＬレベ
ルを維持し、ＣＰＵ３１に対して異常を示すＨレベルの
警告信号ｍが割込み入力することはない。まｊ：、ラッ
チ回路３６がＬレベルをラッチすると出力端子ｄの出力
信号が再びＨレベルへ変化するので、第１のゲート３７
の出力信号ｊはＨレベルへ復帰して第２のゲート３５は
初期状態に戻る。

このように、タイミングパルス発生器１１から周波数が
印字ヘッド１６の応答周波数Ｆの２倍の周波数２Ｆ（同
期Ｔ／２）であるタイミングパルスａが入力される毎に
第８図の第２のキャラクタジェネレータＲＡ２のドツト
マトリックス２１における各列のドツトパターンが印字
出力される。

したがって、タイミングパルスａのパルスが９個入力す
ると１つの倍速度文字の印字が終了する。

タイミングパルスａの周波数が高密度印字モードの周波
数Ｆの２倍の周波数２Ｆに設定されているので、印字速
度は高密度印字モードの印字速度の２倍になる。

このように構成されたドツト印字装置において、倍速度
印字動作中に何等かの要因にて、連続して印字を示すＨ
レベルのドツトデータｂがデータバス２を介して第２の
ゲート３５の一方の入力端子へ入力した場合の各部の動
作を第４図に示す。すなわち、最初のＨレベルのドツト
データｂがラッチ回路３６にラッチされた状態では、第
３図において説明したように、ラッチ回路３６の出力端
子への出力信号はしレベルとなり、第１のゲート３７か
ら第２のゲート３５の一方の入力端子へ入力する出力信
号ｊはＬレベルである。したがって、連続してＨレベル
のドツトデータｂが第２のゲート３５へ入力したとして
も、このＨレベルのドットテ′−夕すはラッチ回路３６
にラッチされることはない。

したがって、周波数２Ｆのタイミングパルスａに同期し
てラッチ回路３６の出力端子Ｑからトランジスタ１８の
ベースへ連続してＨレベルの出力信号Ｑが送出されるこ
とはない。そのため、印字ヘッド１６は応答周波数Ｆを
越える２倍の周波数２Ｆで駆動されることはないので、
印字された文字にドツト抜けが発生することを防止でき
ると共に、印字ヘッド１６のＩｆｌａ石コイル１７やト
ランジスタ１８に規定以上の負荷が印加されることを抑
制でき、構成電子部材の損傷を未然に防止できる。

また、Ｈレベルのドツトデータｂが連続して第２のゲー
ト３５に印加されると、この第２のゲートの出力信号に
のレベルとドツトデータｂのレベルが不一致になるので
、第３のゲート３８の出力信号２は異常を示すＨレベル
へ変化する。出力信号ａがＨレベルになると、フリップ
フロップ４０の出力端子ＱからＨレベルの警告信号ｍが
ＣＰＵ３１の割込み入力端子ＩＮＴへ出力される。Ｈレ
ベルの警告信号ｍを受信したＣＰＵ３１は、異常事態が
発生したと判断して単安定回路１４へ送出する通電トリ
ガ信号ｄを遮断する。同時に、ドツトデータｂ、データ
書込み信号Ｃの出力も停止する。その結果、印字動作は
停止する。このように異常が発生したとき直ちに印字動
作を停止することによって、前述の効果をさらに向上で
きると共に、不完全な文字が継続して印字されることを
防止でき、印字品質の維持向上を図ることが可能である
。

［発明の効果］ 以上説明したように本発明によれば、倍速度印字モード
選択時に印字ヘッドの応答周波数Ｆを越えた周波数２Ｆ
でもってＨレベルのドツトデータが印字ヘッドへ入力す
ることを防止し、このような異常が生じたとき直ちに印
字動作を停止している。したがって、印字出力された文
字のドツト抜は等を抑制でき、印字ヘッドや構成電子部
材の損傷を未然に防止できると共に、印字品質の維持向
上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるドツト印字装置の概
略構成を示すブロック図、第２図乃至第４図はそれぞれ
同印字装置の動作を示すタイムチャート、第５図は従来
のドツト印字装置の概略構成を示すブロック図、第６図
は印字ヘッドを示す模式図、第７図は第１のキャラクタ
ジェネレータを示すドツトパターン図、第８図は第２の
キャラクタジェネレータを示すドツトパターン図、第９
図乃至第１１図はそれぞれ従来のドツト印字装置の動作
を示すタイムチャートである。 １．３１・・・ＣＰＵ、４・・・ＲＯＭ、９・・・選択
スイッチ、１１・・・タイミングパルス発生器、１２．
３４・・・印字ヘッド駆動回路、１３．３６・・・ラッ
チ回路、１４・・・単安定回路、１５．１８・・・トラ
ンジスタ、１６・・・印字ヘッド、１９・・・ニードル
、２０゜２１・・・ドツトマトリックス、３５・・・第
２のゲート、３７・・・第１のゲート、３８・・・第３
のゲート、４０・・・フリップ７Ｏツブ、ＲＡＩ・・・
第１・のキャラクタジェネレータ、ＲＡ２・・・第２の
キャラクタジェネレータ、ａ・・・タイミングパルス、
ｂ・・・ドツトデータ、Ｃ・・・データ自送み信号、ｄ
・・・通電トリガ信号、ｈ・・・選択信号、ｍ・・・警
告信号。 出願人代理人　弁理士　鈴江武彦 第１０図 第１１図 ラフ十回路

Claims (1)

【特許請求の範囲】
1. ドットマトリックスを構成するすべての列に属するドッ
   トを用いて１文字を形成する第１のキャラクタジェネレ
   ータと、ドットマトリックスを構成する列のうち１列お
   きの列に属するドットを用いて１文字を形成する第２の
   キャラクタジェネレータと、高密度印字とこの高密度印
   字のほぼ倍速度の倍速度印字とのいずれか一方の印字速
   度モードを選択する選択手段とを設け、高密度印字モー
   ドが選択されたとき前記第１のキャラクタジェネレータ
   より文字ドットパターンを読み出して往復自在に移動制
   御されるキャリッジに搭載された複数のニードルを１列
   に配列した印字ヘッドにて印字出力し、倍速度印字モー
   ドが選択されたとき前記第２のキャラクタジェネレータ
   より文字ドットパターンを読み出して前記印字ヘッドに
   て印字出力するドット印字装置において、前記印字ヘッ
   ドにて印字出力する前記ドットマトリックスの１列分の
   ドットデータ信号をラッチするラッチ回路と、このラッ
   チ回路の前記印字ヘッドへの出力端の信号非出力状態と
   前記選択手段の高密度印字選択状態との論理和を算出す
   る第１のゲートと、この第１のゲートの出力信号と前記
   第１および第２のキャラクタジェネレータから前記ラッ
   チ回路へ送出されるドットデータ信号との論理積を算出
   するとともに出力信号を前記ラッチ回路へ送出する第２
   のゲートと、この第２のゲートの出力信号と前記第１お
   よび第２のキャラクタジェネレータからのドットデータ
   信号とが一致しなかつたとき前記印字ヘッドへの印字停
   止指令を送出する異常検出用の第３のゲートとを備えた
   ことを特徴とするドット印字装置。