JPS6114968A - ドツト印字装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は印字速度モードを高密度印字と倍速度印字との
２種類に選択できるドツト印字装置に係わり、特に倍速
度印字モード時に印字ヘッドの応答周波数を越えたドツ
トデータが印字ヘッドへ印加することを防止したドツト
印字装置に関する。

［発明の技術向背１］ 一般に、複数の印字用ニードルを縦１列に組込んだ印字
ヘッドを用いたドツト印字装置の印字速度の上限値は、
電磁石で駆動されるニードルの応答速度、すなわち印字
ヘッドの応答周波数によって制限される。したがってド
ツト印字装置の中には、正確な美しい高密度の文字を印
字出力する場合の高密度印字用の第１のキャラクタジェ
ネレータと高密度文字を印字出力する必要のない場合の
倍速度印字用の第２のキャラクタジェネレータとの２つ
のキャラクタジェネレータを設け、選択スイッチにて印
字速度が低い＾密度印字モードと印字速度が＾い倍速度
印字モードとを選択設定できるようにしたものがある。

このように印字速度モードを高密度印字と倍速度印字と
の２種類に選択できるドツト印字装置は、例えば第６図
に示すように構成されている。すなわち、図中１は各種
情報処理を実行するＣＰＵ（中央処理装置）であり、こ
のＣＰＵ１は、データバス２を介して、印字すべき文字
コード等を一時記憶するＲＡＭ３．１１１Ｊ１１１プロ
グラムや高密度印字用の第１のキャラクタジェネレータ
ＲＡ１および倍速度印字用の第２のキャラクタジェネレ
ータＲＡ２を記憶するＲＯＭ４．キャリッジを移動制御
するキャリッジモータ５のキャリッジ駆動回路６、プラ
テンを回転して印字用紙を紙送りする紙送りモータ７の
紙送り駆動回路８．印字速度モードを高密疾印字と倍速
度印字とのいずれか一方に選択設定する選択スイッチ９
の信号が入力するＩ１０ボート１０を制御する。またｃ
ｐｕ　ｉの入力端子ＧＫには発信周波数が印字ヘッドの
応答周波数Ｆ（周期Ｔ）又は倍の周波数２Ｆ（周期Ｔ／
２）に設定されたタイミングパルス発生器１１からのタ
イミングパルスａが印加され、データバス２を介してＲ
ＯＭ４の第１又は第２のキャラクタジェネレータＲＡ１
．ＲＡ２のドツトデータｂを印字ヘッド駆動回路１２の
Ｄ型フリップ７０ツブで構成されたラッチ回路１３の入
力端子りへ入力する。

さらに出力端子Ｗからラッチ回路１３のりＯツク端子Ｇ
Ｋへデータ書込み信号Ｃを送出し、出力端子Ｔから単安
定回路１４へ通電トリガ信号ｄを送出する。

この単安定回路１４の出力端子０から出力される出力信
号ｅはトランジスタ１５のベースへ入力され、このトラ
ンジスタ１５のエミッタには、印字ヘッド１６のニード
ル駆動用の電磁石コイル１７のヘッド電流ｆを通電制御
するトランジスタ１８のベースへ印加するための＋５Ｖ
の電源が接続されている。また、ラッチ回路１３の出力
端子Ｑから出力される出力信号Ｑは前記トランジスタ１
８のベースへ入力される。なお、印字ヘッド駆動回路１
２は印字ヘッド１６のニードルのビン数だけ設けられて
いる。

前記印字ヘッド１６には、例えば第７図に示すように縦
１列に１６ビンのニードル１９が配列されている。

前記ＲＯＭＪ内に形成された第１のキャラクタジェネレ
ータＲＡＩは第８図に示すように、Ｉ！１１６Ｘ横９の
複数のドツトマトリックス２０で構成されており、各ド
ツトマトリックス２０の全ての列のドツトを用いて１つ
の文字ドツトパターンが形成されている。このようなド
ツトマトリックス２０においては１列のドツトデータを
ビンＮｃｉ　１〜８およびビン順９〜１６の２バイトの
情報量で構成できる。一方、第２のキャラクタジェネレ
ータＲＡ２は第９図に示すように、縦１６×横９の複数
のドツトマトリックス２１で構成されており、各ドツト
マトリックス２１の奇数列およびビン恥の奇数行に属す
るドツトのみを用いて１つの文字ドツトパターンが形成
されている。

このような構成のドツト印字装置において、選択スイッ
チ９を開放すると、第１０図に示すようにタイミングパ
ルス発生器１１から周波数が印字ヘッド１６の応答周波
数Ｆ（周期■）であるタイミングパルスａがＣＰＵＩの
入力端子ＣＫに入力され、ＲＯＭ４の第１のキャラクタ
ジェネレータＲＡＩから読出された１文字のドツトパタ
ーン中の１列分のドツトデータｂがデータバス２に送出
される。同時にデータ書込み信号Ｃをラッチ回路１３へ
印加すると、データバス２上のドツトデータｂがラッチ
回路１３ヘラツチされる。さらに、通電トリガ信号ｄを
単安定回路１４へ印加すると、出力信号ｅが一定時間Ｌ
レベルとなり、トランジスタ１５が導通する。トランジ
スタ１５が導通し、ラッチ回路１３の出力端子Ｑから出
力される出力信＠ＱがＨレベルへ変化すると、トランジ
スタ１８が導通して印字ヘッド１６の電磁石コイル１７
に図示するようなヘッド電流ｆが流れる。その結果１つ
のドツトが印字用紙に印字出力される。このように、タ
イミングパルス発生器１１から印字ヘッド１６の応答周
波数Ｆのタイミングパルスａが入力される毎に第８図の
第１のキャラクタジェネレータＲＡ１のドツトマトリッ
クス２０における各列のドツトパターンが印字出力され
る。したがって、タイミングパルスａのパルスが９個入
力すると１つの高密度文字の印字が終了する。

次に、選択スイッチ９を投入すると、第１１図に示すよ
うにタイミングパルス発生器１１からＣＰＵ１へ印加さ
れるタイミングパルスａの周波数が印字ヘッド１６の応
答周波数の２倍の周波数２Ｆ（周期Ｔ／２）に変化する
。したがってドツトデータｂ、データ書込み信号Ｃ９通
電トリガ信号ｄの周期も半分になり、第９図に示す第２
のキャラクタジェネレータＲＡ２のドツトマトリックス
２１における各列のドツトパターンがタイミングパルス
ａの周波数２Ｆに同期して順次印字出力される。したが
って前述と同様に、タイミングパルスａのパルスが９個
入力すると１つの倍速度文字の印字が終了する。

この場合、タイミングパルスａの周波数が高密度印字モ
ードの周波数Ｆの２倍の周波数２Ｆに設定されているの
で、１つの文字を印字するに要する時間は半分で済み、
結果的に印字速度が倍になる。なお、第９図に示すよう
にドラ１−マトリックス２１において１１Ｉｌの文字を
形成するドツトは１列おきに設定されているので、印字
ヘッド１６に連続してヘッド電流ｆが流れることはない
。したがって、タイミングパルスａの周波数を印字へ・
ｙド１６の応答周波数Ｆの２倍の周波数２Ｆまで上昇す
ることが可能である。

［背景技術の問題点］ しかしながら、選択スイッチ９を投入して倍速度印字モ
ードで印字出力動作中に、第１２図に示すように何等か
の要因にて、連続してドツト印字を示すＨレベルのドツ
トデータｂがラッチ回路１３へ入力されると、印字ヘッ
ド１６の電磁石コイル１７に応答周波数Ｆを越える２倍
の周波数２Ｆでもって連続してヘッド電流ｆが流れる。

したがって、印字ヘッド１６は応答周波数Ｆの２倍の周
波数２Ｆで駆動されるために、追従性を失い、印字され
た文字にドツト抜けが生じる虞れがある。

またこのような状態が継続すると、電磁石コイル１７や
トランジスタ１８に規定以上の過大負荷が印加されるの
で、これ等電子部材が損傷を受ける虜れもある。

［発明の目的］ 本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、倍速度印字モード選択時に
印字ヘッドの応答周波数を越えたドツトデータが印字ヘ
ッドへ入力することを防止することによって、印字出力
された文字のドツト抜は等を抑制でき、印字ヘッドや電
子部材の損傷を未然に防止できるドツト印字装置を提供
することにある。

［発明の概要コ 本発明は、同一文字コードに対して＾密度印字用の第１
の文字ドツトパターンと倍速度印字用の第２の文字ドツ
トパターンと有するキャラクタジェネレータを設け、選
択手段にて上記印字速度モードを選択設定するドツト印
字装置において、印字ヘッドにて印字出力する上記キャ
ラクタジェネレータのドツトマトリックスの１列分のド
ツトデータ信号をラッチするラッチ回路と、このラッチ
回路の印字ヘッドへの出力端の信号非出力状態と上記選
択手段の高密度印字選択状態との論理和を算出する第１
のゲートと、この第１のゲートの出力信号と上記キャラ
クタジェネレータから上記ラッチ回路へ送出されるドツ
トデータ信号との論理積を算出するとともに出力信号を
上記ラッチ回路へ送出する第２のゲートとを備えたちの
Ｃある。

［発明の実施例］ 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例のドツト印字装置の概略構成を示すブロ
ック図であり、第６図のドツト印字装置と同一部分には
同一符号が付しである。したがって重複する部分の説明
を省略する。

この実施例のドツト印字装置においてＣＰＩＪ３０は、
データバス２を介して、ＲＡＭ３．制御用プログラムや
キャラクタジェネレータを記憶するＲＯＭ３１　、キャ
リッジ駆動回路６９紙送り駆動回路８１選選択スイッチ
の１７・′Ｏポート１０の他に、外部のホストコンピュ
ータ３２と情報の授受を行なうＩ１０インターフェース
３３を制御する。

前記ＲＰＯＭ３１内に記憶されたキャラクタジェネレー
タは、第８図に示した高密度印字用の第１の文字ドツト
パターンが形成された第１のキャラクタジェネレータＲ
Ａ１と、第９図に示した倍速度印字用の第２の文字ドツ
トパターンが形成された第２のキャラクタジェネレータ
ＲＡ２とで構成されている。すなわち前述したように、
第１のキャラクタジェネレータＲＡＩにおける第１の文
字ドツトパターンはドツトマトリックス２０を構成する
１〜９の全ての列に属するドツトを用いて形成され、第
２のキャラクタジェネレータＲＡ２における第２の文字
ドツトパターンはドツトマトリックス２１を構成する列
の１列おきの列に属するドツトを用いて形成されている
。

ＣＰＵ３０の入力端子ＧＫには発信周波数が印字ヘッド
１６の応答周波数Ｆ（周期Ｔ）又は２倍の周波数２Ｆ（
周期Ｔ　、／　２　）に設定されたタイミングパルス発
生器１１からのタイミングパルスａが印加され、データ
バス２を介してドツトデータｂを印字ヘッド駆動回路３
４内の論理積回路で構成された第、２のゲート３５を介
してＤ型フリップフロップで構成されたラッチ回路３６
の入力端子りへ入力される。このラッチ回路３６の出力
端子Ｑから出力される出力信号０はニードル駆動用の電
磁石コイル１７のヘッド電流ｆを通電制御するトランジ
スタ１８のベースへ入力され、出力端子この出力信号は
論理和回路で構成された第１のゲート３７を介して前記
第２のゲート３５の他方の入力端子へ入力される。この
第１のゲート３７の他方の入力端子には、ＣＰＵ３１の
出力端子Ｓから出力される印字速度をＨレベルの高密度
印字モードとＬレベルの倍速度印字モードとを選択する
選択信号りが入力されている。また、ＣＰＵ３０の出力
端子Ｗから出力されるデータ書込み信号Ｃはラッチ回路
３６のクロック端子ＣＫへ印加され、出力端子ＣＬから
出力される初期化用のクリア信号ｉはラッチ回路３６の
クリア端子ＣＬへ印加される。

なお、図中３８はサージ吸収用ダイオードであり、３９
．４０はそれぞれ電流制限用抵抗である。

また、印字ヘッド駆動回路３４は印字ヘッド１６のニー
ドル１９の設置ビン数だけ設置されている。

このように構成されたドツト印字装置において、まず、
高密度印字モードで印字出力させるために選択スイッチ
９を開放すると、ＣＰＬＩ３０は、第２図に示すように
出力端子ＳからＨレベルの選択信号りを出力する。この
Ｈレベルの選択信号りは第１のゲート３７へ入力される
。Ｈレベルの選択信号が入力された第１のゲート３７は
Ｈレベルの出力信号ｊを第２のゲート３５の一方の入力
端子へ入力する。次にＣＰＵ３０は出力端子ＣＬからＬ
レベルのクリア信＠ｉを出力してラッチ回路３６を初期
化する。この初期化動作によってラッチ回路３６の出力
端子Ｑの出力信号ＱｔｆｉＬレヘルとレベ。

また、選択スイッチ９が投入されるとタイミングパルス
発生器１１から出力されるタイミングパルスａの周波数
は印字ヘッド１６の応答周波数Ｆ（周期Ｔ）になる。Ｃ
ＰＵ３０はこのタイミングパルスａを入力端子ＧＫに受
信すると、高密度印字用の第１の文字ドツトパターンを
記憶した第１のキャラクタジェネレータＲＡ１から読出
した１文字のドツトパーン中の１列分のドツトデータｂ
をデータバス２へ送出する。同時に出力端子ＷからＬレ
ベルのデータ書込み信号Ｃをラッチ回路３６のクロック
端子ＣＫへ入力すると、第１のゲート３７の出力信号ｊ
はＨレベルであるので、第２のゲート３５の出力信号に
はドツトデータｂと同一レベルとなり、ドツトデータｂ
はラッチ回路３６にラッチされる。

次にＣＰＵ３０は出力端子下から単安定回路１４へ通電
トリガ信号ｄを送出し、この単安定回路１４の出力信号
ｅを一定時間Ｌレベルへ変化させる。するとトランジス
タ１５が導通し、ラッチ回路３６の出力端子Ｑの出力信
号ＱがＨレベルへ変化すると、トランジスタ１８が導通
して、印字ヘッド１６の電磁石コイル１７に図示するよ
うなヘッド電流ｆが流れる。その結果１つのドツトが印
字用紙に印字出力される。このように、タイミングパル
ス発生器１１から周波数が印字ヘッド１６の応答周波数
Ｆであるタイミングパルスａが入力される毎に、第８図
の第１のキャラクタジェネレータＲＡ１のドツトマトリ
ックス２０における全ての列に属するドツトで形成され
た第１の文字ドツトパターンの各列のドツトパターンが
印字出力される。したがって、タイミングパルスａのパ
ルスが９個入力すると１つの高密度文字の印字が終了す
る。

次に、倍速度印字モードで印字出力させるために選択ス
イッチ９を投入すると、ＣＰｔＪ３０は第３図に示すよ
うに出力端子Ｓからしレベルの選択信号りを出力する。

このＬレベルの選択信号りは第１のゲート３７へ入力さ
れる。次にＣＰＵ３０は出力端子ＣＬからＬレベルのク
リア信号ｉを出力してラッチ回路３６を初期化する。こ
の初期化動作によってラッチ回路３６の出力端子Ｑの出
力信号ＱがＬレベルになり、出力端子口の出力信号がＨ
レベルとなる。したがって第１のゲート３７の出力信号
ｊＧ、ｔｌ−ルヘルとなる。

また、選択スイッチ９が投入されるとタイミングパルス
発生器１１から出力されるタイミングパルスａの周波数
は印字ヘッド１６の応答周波数の２倍の周波数２Ｆ（周
期Ｔ　ｙ′２　）になる。ＣＰＵ３０はこのタイミング
パルスａを入力端子ＣＫに受信すると、第２のキャラク
タジェネレータＲＡ２から読出された１文字のドツトパ
ターン中の１列分のドツトデータｂをデータバス２へ送
出する。

同時に出力端子ＷからＬレベルのデータ書込み信号Ｃを
ラッチ回路３６のクロック端子ＣＫへ入力すると第１の
ゲート３７の出力信号ｊはＨレベルであるので、ドツト
データｂは第２のゲート３５を通過してラッチ回路３６
にラッチされる。

次にＣＰＵ３０は出力端子Ｔがら単安定回路１４へ通電
トリガ信号ｄを送出し、この単安定回路１４の出力信号
ｅを一定時間Ｌレベルにさせる。

するとトランジスタ１５が導通し、ラッチ回路３６の出
力端子Ｑの出力信号ＱがＨレベルへ変化すると、トラン
ジスタ１８が導通して、印字ヘッド１６の電磁石コイル
１７に図示するようなヘッドＩＩ流ｆが流れる。その結
果１つのドツトが印字用紙に印字出力される。

ここで、ラッチ回ｊｌｌ！３６の出力端子Ｑがらトラン
ジスタ１８へ出力される出力信号９が印字出力を示すＨ
レベルに変化すると、ラッチ回路３６の出力端子◇から
第１のゲート３７の一方の入力端子へ出力される出力信
号はＬレベルへ変化する。

第１のゲート３７の他方の入力端子には常にＬレベルの
選択信号りが入力されているので、第２のゲート３５の
一方の入力端子へ入力される第１のゲート３５の出力信
号ｊはＬレベルへ変化する。

それ故、次のタイミングパルスａに同期してラッチ回路
３６にラッチされるデータのレベルはデータバス２へ送
出されたドツトデータｂのレベル状態にかかわらずＬレ
ベルとなる。

第２のキャラクタジェネレータＲＡ２内における倍速度
印字用の第２の文字ドツトパターンは第９図に示すよう
に１列おきのドツトで形成されているので、連続してＨ
レベルのドツトデータｂが生じることはない。したがっ
て、ＣＰＵ３０が正常なＬレベルのドツトデータｂをデ
ータバス２を介して第２のゲート３５へ入力すると、ラ
ッチ回路３６はＬレベルをラッチする。ラッチ回路３６
がＬレベルをラッチすると出力端子口の出力信号が再び
Ｈレベルへ変化するので、第１のゲート３７は初期状態
に戻る。

このようにタイミングパルス発生器１１がら周波数が印
字ヘッド１６の応答周波数Ｆの２倍の周波数２Ｆ（周期
Ｔ／２）であるタイミングパルスａが入力される毎に第
９図のキャラクタジェネレ−タＲＡ２のドツトマトリッ
クス２１における第２の文字ドツトパターンの１列のド
ツトパターンが印字出力される。したがって、タイミン
グパルスａのパルスが９個入力すると１つの倍速度文字
の印字が終了する。タイミングパルスａの周波数が高密
度印字モードの周波数Ｆの２倍の周波数２Ｆに設定され
ているので、印字速度は高密度印字モードの印字速度の
２倍になる。

このように構成されたドツト印字装置において、倍速度
印字動作中に何等かの要因にて、連続して印字を示すＨ
レベルのドツトデータｂがデータバス２を介して第２の
ゲート３５の一方の入力端子へ入力した場合の各部の動
作を第４図に示す。すなわち、最初のＨレベルのドツト
データｂがラッチ回路３６にラッチされた状態では、第
３図において説明したように、ラッチ回路３６の出力端
子口の出力信号はＬレベルとなり、第１のゲート３７か
ら第２のゲート３５の一方の入力端子へ入力する出力信
号ｊはＬレベルである。したがって、連続してＨレベル
のドツトデータｂが第２のゲート３５へ入力したとして
も、このＨレベルのドツトデータｂはラッチ回路３６に
ラッチされることはない。

したがって、周波数２Ｆのタイミングパルスａに同期し
てラッチ回路３６の出力端子Ｑからトランジスタ１８の
ベースへ連続してＨレベルの出力信号Ｑが送出されるこ
とはない。そのため、印字ヘッド１６は応答周波数Ｆを
越える２倍の周波数２Ｆで駆動されることはないので、
印字された文字にドツト扱けが発生することを防止でき
ると共に、印字ヘッド１６の電磁石コイル１７やトラン
ジスタ１８に規定以上の負荷が印加されることを抑制で
き、構成電子部材の損傷を未然に防止できる。

なお、本発明は上述した実施例に限定されるものではな
い。実施例においては、各文字コードに対応する８第２
の文字ドツトパターンを従来のドツト印字装置と同様に
第２のキャラクタジェネレータＲＡ２のそれぞれ別々の
ドツトマトリックス２１内に形成したが、第５図に示す
ように、異なる文字コードに対応する２つの第２の文字
ドツトパターン４１．４２を同一のドツトマトリックス
４３内に形成するようにしてもよい。すなわち、ＡＳＣ
ＩＩコードが偶数の文字ドツトパターン４１をドツトマ
トリックス４３の奇数列およびビン瀬の奇数行に属する
黒丸ドツトで形成し、ＡＳＣ１１コードが奇数の文字コ
ードの文字ドツトパターン４２をビン船の偶数行に属す
る白丸ドツトで形成している。そして、プログラムによ
って文字コードが偶数の場合奇数行のドツトデータを読
出し、文字コードが奇数の場合偶数行のドツトデータを
読出す。このように１つのドツトマトリックス４３内に
に異なる２つの文字ドツトパターンを格納することによ
って、キャラクタジェネレータ全体の記憶容量を低減す
ることが可能である。

［発明の効果］ 以上説明したように本発明によれば、倍速度印字モード
選択時に印字ヘッドの応答周波数Ｆを越えた周波数２Ｆ
でもってＨレベルのドツトデータが印字ヘッドへ入力す
ることを防止しいる。したかって、印字出力された文字
のドツト扱は等を抑制でき、印字ヘッドや構成電子部材
の損傷を未然に防止でき、印字装置全体の信頼性を向上
できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるドツト印字装置の概
略構成を示すブロック図、第２図乃至第４図はそれぞれ
同印字装置の動作を示すタイムチャート、第５図は本発
明の他の実施例に係わるドツト印字装置のキャラクタジ
ェネレータを示すドツトパターン図、第６図は従来のド
ツト印字ｖ！Ｒ１の概略構成を示すブロック図、第７図
は印字ヘッドを示す模式図、第８図および第９図はそれ
ぞれキャラクタジェネレータを示すドツトパターン図、
第１０図乃至第１２図はそれぞれ従来のドツト印字装置
の動作を示すタイムチャートである。 １．３０・・・ＣＰＵ、４，３１・・・ＲＯＭ、９・・
・選択スイッチ、１１・・・タイミングパルス発生器、
１２．３４・・・印字ヘッド駆動回路、１３．３６・・
・ラッチ回路、１４・・・単安定回路、１５．１８・・
・トランジスタ、１６・・・印字ヘッド、１９・・・ニ
ードル、２０．２１．４３・・・ドラ１へマトリックス
、３５・・・第２のゲート、３７・・・第１のゲート、
４１・・・第１の文字ドツトパターン、４２・・・第２
の文字ドツトパターン、ＲＡｌ・・・第１のキャラクタ
ジェネレータ、ＲＡ２・・・第２のキャラクタジェネレ
ータ、ａ・・・タイミングパルス、ｂ・・・ドツトデー
タ、Ｃ・・・データ書込み信号、ｄ・・・通電トリガ信
号、ｆ・・・ヘッド電流、ｈ・・・選択信号、ｉ・・・
クリア信号。 出願人代理人　弁理士　鈴江武彦 第２図 第３図 ラッ’ｒ回ｙマｋ　　　　　　　　　　　　　　　　９
出ｎＱ 第７図　　　　第８図 ラブｒ回多δ

Claims (1)

【特許請求の範囲】
1. 同一文字コードに対してドットマトリックスを構成する
   全ての列に属するドットを用いて形成された第１の文字
   ドットパターンとドットマトリックスを構成する列のう
   ち１列おきの列に属するドットを用いて形成された第２
   の文字ドットパターンとを有するキャラクタジェネレー
   タと、高密度印字とこの高密度印字のほぼ倍速度の倍速
   度印字とのいずれか一方の印字速度モードを選択する選
   択手段とを設け、高密度印字モードが選択されたとき前
   記キャラクタジェネレータの前記第１の文字ドットパタ
   ーンを読出して往復自在に移動制御されるキャリッジに
   搭載された複数のニードルを１列に配列した印字ヘッド
   にて印字出力し、倍速度印字モードが選択されたとき前
   記キャラクタジェネレータの前記第２の文字ドットパタ
   ーンを読出して前記印字ヘッドにて印字出力するドット
   印字装置において、前記印字ヘッドにて印字出力する前
   記ドットマトリックスの１列分のドットデータ信号をラ
   ッチするラッチ回路と、このラッチ回路の前記印字ヘッ
   ドへの出力端の信号非出力状態と前記選択手段の高密度
   印字選択状態との論理和を算出する第１のゲートと、こ
   の第１のゲートの出力信号と前記キャラクタジェネレー
   タから前記ラッチ回路へ送出されるドットデータ信号と
   の論理積を算出するとともに出力信号を前記ラッチ回路
   へ送出する第２のゲートとを備えたことを特徴とするド
   ット印字装置。