JPS6114967A - ドツト印字装置 - Google Patents

ドツト印字装置

Info

Publication number
JPS6114967A
JPS6114967A JP13633384A JP13633384A JPS6114967A JP S6114967 A JPS6114967 A JP S6114967A JP 13633384 A JP13633384 A JP 13633384A JP 13633384 A JP13633384 A JP 13633384A JP S6114967 A JPS6114967 A JP S6114967A
Authority
JP
Japan
Prior art keywords
dot
printing
character
latch circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13633384A
Other languages
English (en)
Inventor
Yoshiaki Matsumoto
松本 芳昭
Yutaka Fujita
豊 藤田
Naoto Shirouchi
直人 城内
Hideaki Hisama
久間 英明
Shinichi Akimoto
秋元 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Toshiba TEC Corp
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tokyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP13633384A priority Critical patent/JPS6114967A/ja
Publication of JPS6114967A publication Critical patent/JPS6114967A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dot-Matrix Printers And Others (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は印字速度モードを高密度印字と倍速度印字との
2種類に選択できるドツト印字装置に係わり、特にキャ
ラクタジェネレータの同一ドツトマトリックス内に高密
度印字用と倍速度印字用との2つのドツトパターンを格
納したドツト印字装置に関する。
[発明の技術向背II] 一般に、複数の印字用ニードルを縦1列に組込んだ印字
ヘッドを用いたドツト印字装置の印字速度の上限値は、
電磁石で駆動されるニードルの応答速度、すなわち印字
ヘッドの応答周波数によって制限される。したがってド
ツト印字装置の中には、正確な美しい高密度の文字を印
字出力する場合の高密度印字用の第1のキャラクタジェ
ネレータと高密度文字を印字出力する必要のない場合の
倍速度印字用の第2のキャラクタジェネレータとの2つ
のキャラクタジェネレータを設け、選択スイッチにて印
字速度が低い高密度印字モードと印字速度が高い倍速度
印字モードとを選択設定できるようにしたものがある。
このように印字速度モードを高密度印字と倍速度印字と
の2種類に選択できるドツト印字装置は、例えば第6図
に示すように構成されている。すなわち、図中1は各種
情報処理を実行するCPU(中央処理装置)であり、こ
のCPUIは、データバス2を介して、印字すべき文字
コード等を一時記憶するRAM3.制御プログラムや高
密度印字用の第1のキャラクタジェネレータRA1およ
び倍速度印字用の第2のキャラクタジェネレータRA2
を記憶するROM4.キャリッジを移動制御するキャリ
ッジモータ5のキャリッジ駆動回路6、プラテンを回転
して印字用紙を紙送りする紙送りモータ7の紙送り駆動
回路8.印字速度モードを高密度印字と倍速度印字との
いずれか一方に選択設定する選択スイッチ9の信号が入
力するI10ボート10を制御する。またCPU 1の
入力端子CKには発信周波数が印字ヘッドの応答周波数
F(周期T)又は倍の周波数2F(周期T/2)に設定
されたタイミングパルス発生器11からのタイミングパ
ルスaが印加され、データバス2を介してROM4の第
1又は第2のキャラクタジェネレータRA1.RA2の
ドツトデータbを印字ヘッド駆動回路12のD型フリッ
プフロップで構成されたラッチ回路13の入力端子りへ
入力する。
さらに出力端子Wからラッチ回路13のクロック端子C
Kへデータ書込み信号Cを送出し、出力端子下から単安
定回路14へ通電トリガ信号dを送出する。
この単安定回路14の出力端子dから出力される出力信
号eはトランジスタ15のベースへ入力され、このトラ
ンジスタ15のエミッタには、印字ヘッド16のニード
ル駆動用の電磁石コイル17のヘッド電流fを通電制御
するトランジスタ18のベースへ印加するための+5V
の電源が接続されている。また、ラッチ回路13の出力
端子Qから出力される出力信号Qは前記トランジスタ1
8のベースへ入力される。なお、印字ヘッド駆動回路1
2は印字ヘッド16のニードルのビン数だけ設けられて
いる。
前記印字ヘッド16には、例えば第7図に示すように縦
1列に16ビンのニードル19が配列されている。
前記ROM4内に形成された第1のキャラクタジェネレ
ータRA1は第8図に示すように、縦16×横9の複数
のドツトマトリックス20で構成されており、各ドツト
マトリックス20の全ての列のドツトを用いて1つの文
字ドツトパターンが形成されている。このようなドツト
マトリックス20においては1列のドツトデータをビン
No 1〜8およびビン順9〜16の2バイトの情報量
で構成できる。一方、第2のキャラクタジェネレータR
A2は第9図に示すように、縦16×横9の複数のドッ
トマ]・リックス21で構成されており、各ドツトマト
リックス21の奇数列およびビンN。
の奇数行に属するドツトのみを用いて1つの文字ドツト
パターンが形成されている。
このような構成のドツト印字装置において、選択スイッ
チ9を開放すると、第10図に示すようにタイミングパ
ルス光生器11から周波数が印字ヘッド16の応答周波
数F(周期T)のタイミングパルスafficPU1の
入力端子CKに入力され、ROM4の第1のキャラクタ
ジェネレータRAIから読出された1文字のドツトパタ
ーン中の1列分のドツトデータbがデータバス2に送出
される。
同時にデータ書込み信号Cをラッチ回路13へ印加する
と、データバス2上のドツトデータbがラッチ回路13
ヘラツチされる。さらに、通電i・リガ信号dを単安定
回路14へ印加すると、出力信号eが一定時間Lレベル
となり、トランジスタ15が導通する。トランジスタ1
5が導通し、ラッチ回路13の出力端子Qから出力され
る出力信号QがHレベルへ変化すると、トランジスタ1
8が導通して印字ヘッド16の電磁石コイル17に図示
するようなヘッド電流fが流れる。その結果1つのドツ
トが印字用紙に印字出力される。このように、タイミン
グパルス発生器11から印字ヘッド16の応答周波数F
のタイミングパルスaが入力される毎に第8図の第1の
キャラクタジェネレータRAIのドツトマトリックス2
0における各列のドツトパターンが印字出力される。し
たがって、タイミングパルスaのパルスが9個入力する
と1つの高密度文字の印字が終了する。
次に、選択スイッチ9を投入すると、第11図に示すよ
うにタイミングパルス発生器11からCPtJlへ印加
されるタイミングパルスaの周波数が印字ヘッド16の
応答周波数の2倍の周波数2F(周期T/2)に変化す
る。したがってドツトデータb、データ書込み信号C1
通電トリガ信号dの周期も半分になり、第9図に示す第
2のキャラクタジェネレータRA2のドツトマトリック
ス21における各列のドツトパターンがタイミングパル
スaの周波数2Fに同期して順次印字出力される。した
がって前述と同様に、タイミングパルスaのパルスが9
個入力すると1つの倍速度文字の印字が終了する。
この場合、タイミングパルスaの周波数が高密度印字モ
ードの周波数Fの2倍の周波数2Fに設定されているの
で、1つの文字を印字するに要する時間は半分で済み、
結果的に印字速度が倍になる。なお、第9図に示すよう
にドラ1−マトリックス21において1個の文字を形成
するドツトは1列おきに設定されているので、印字ヘッ
ド16に連続してヘッド電流fが流れることはない。し
たがって、タイミングパルスaの周波数を印字ヘッド1
6の応答周波数Fの2倍の周波数2Fまで上昇すること
が可能である。
CV1景技術の問題点] しかしながら、選択スイッチ9を投入して倍速度印字モ
ードで印字出力動作中に、第12図に示すように何等か
の要因にて、連続してドツト印字を示すHレベルのドツ
トデータbがラッチ回路13へ入力されると、印字ヘッ
ド16の1!磁石コイル17に応答周波数Fを越える2
倍の周波数2Fでもって連続してヘッド電流でか流れる
。したがって、印字ヘッド16は応答周波数Fの2倍の
周波数2Fで駆動されるために、追従性を失い、印字さ
れた文字にドツト抜けが生じる虞れがある。
またこのような状態が継続すると、電1i′EJコイル
17やトランジスタ18に規定以上の過大負荷が印加さ
れるので、これ等電子部材がis傷を受ける虞れもある
また、同一文字の文字ドツトパターンを高密度印字用の
第1のキャラクタジェネレータRA1と倍速度印字用の
第2のキャラクタジェネレータRA2との2つのキャラ
クタジェネレータ内にそれぞれ別々に設定する必要があ
る。したがって、キャラクタジェネレータ全体の容量が
増大し、その結果ROM等の記憶容量が増大するので、
ドツト印字装置全体の製造費が上昇する懸念があった。
[発明の目的] 本発明はこのような事情に基づいてなされたちのであり
、その目的とするところは、キャラクタジェネレータ内
の同一 ドツトマトリックス内に高密度印字用と倍速度
印字用との2つの文字ドツトパターンを格納すると共に
、倍速度印字モード選択時に印字ヘッドの応答周波数を
越えたドツトデータが印字ヘッドへ入力することを防圧
することによって、キャラクタジェネレータの記憶容量
を低減でき、ざらに印字出力された文字のドツト抜は等
を抑制でき、印字ヘッドや電子部材の損傷を未然に防圧
できるドツト印字装置を提供することにある。
[発明のlRHコ 本発明のドツト印字装置は、キャラクタジェネレータ内
の各ドツトマトリックス内に高密度印字用の第1の文字
ドツトパターンとこの第7の文字ドツトパターンを形成
する複数のドツトのうちの予め定められたドツトを用い
て倍速度印字用の第2の文字ドツトパターンとを形成し
、選択手段にて高密度印字とこの高密度印字のほぼ倍速
度の倍速度印字とのいずれか一方の印字速度モードを選
択し、さらに、印字ヘッドにて印字出力するドツトマト
リックスの1列分のドツトデータ信号をラッチするラッ
チ回路と、このラッチ回路の印字ヘッドへの出力端の信
号非出力状態と上記選択手段の高密度印字選択状態との
論理和を算出する第1のゲートと、この第1のゲートの
出力信号とキャラクタジェネレータからラッチ回路へ送
出されるドツトデータ信号との論理積を算出するととも
に出力信号を上記ラッチ回路へ送出する第2のゲートと
を備えている。
[発明の実施例] 以下本発明の一実施例を図面を用いて説明する。
第1図は実施例のドツト印字装置の概略構成を示すブロ
ック図であり、第6図のドツト印字装置と同一部分には
同一符号が付しである。したがって重複する部分の説明
を省略する。
この実施例のドツト印字装置においてCPU30は、デ
ータバス2を介して、RAM3.制御用プログラムを記
憶するROM31 、キャリッジ駆動回路62紙送り駆
動回路81選択スイッチ9の110ボート10の他に、
RAMで構成され、ROM31からダウンローデングさ
れたキャラクタジェネレータRA3.外部のホストコン
ピュータ32と情報の授受を行なうI/′0インターフ
ェース33を制御する。
CPU30の入力端子CKには発信周波数が印字ヘッド
16の応答周波数F(周期T)又は2倍の周波数2F(
周期T/2)に設定されたタイミングパルス発生器11
からのタイミングパルスaが印加され、データバス2を
介してドツトデータbを印字ヘッド駆動回路34内の論
理積回路で構成された第2のゲーi・35を介してD型
フリップフロップで構成されたラッチ回路36の入力端
子りへ入力される。このラッチ回路36の出力端子Qか
ら出力される出力信号Qはニードル駆動用の電磁石コイ
ル17のヘッド電流fを通電制御するトランジスタ18
のベースへ入力され、出力端子Φの出力信号は論理和回
路で構成された第1のゲート37を介して前記第2のゲ
ート35の他方の入力端子へ入力される。この第1のゲ
ート37の他方の入力端子には、CPU31の出力端子
Sから出力される印字速度をHレベルの高密度印字モー
ドとLレベルの倍速度印字モードとを選択する選択信号
りが入力されている。また、CPU30の出力端子Wか
ら出力されるデータ書込み信号Cはラッチ回路36のク
ロック端子CKへ印加され、出力端子CLから出力され
る初期化用のクリア信号iはラッチ回路36のクリア端
子CLへ印加される。
なお、図中38はサージ吸収用ダイオードであり、39
.40はそれぞれ電流制限用抵抗である。
前記RAMで構成されたキャラクタジェネレータRA3
では、第2図に示すように[16x横9の同一マトリッ
クス41内に同一文字の2つの文字ドツトパターンが形
成されている。例えば[A]を示す文字ドツトパターン
は、黒丸ドツトと白丸ドツトとを合せた両方のドツトで
形成された高密度印字用の第1の文字ドツトパターン4
2と、白丸ドツトのみで形成された倍速度印字用の第2
の文字ドツトパターン43とで構成されている。白丸ド
ツトで示す倍速度印字用の文字ドツトパターン43を構
成する各ドツトは同一行の中で互いに隣接しないように
配列されている。そして、1列のドツトデータをビいC
〜8およびビンNo、 9〜16の2バイトの情報量で
構成している。
このように構成されたドツト印字装置の全体の概略動作
を第3図の流れ図に示す。すなわち、CPU30は、電
源が投入されると、キャリッジモータ5を駆動して印字
ヘッド16を搭載したキャリッジをホームポジションへ
移動させる等の初期処理を行なった後、RAM3等に一
時格納された印字すべき文字コードのデータを読み、キ
ャラクタジェネレータRA3のドツトマトリックス41
の横列の変数Aを1に設定してA列の上位バイトのデー
タを読み該当する各印字ヘッド駆動回路34へ送出する
。同様に下位バイトのデータも読み各印字ヘッド駆動回
路34へ送出する。1列分のドツトデータが印字ヘッド
駆動回路34へ送出されると、各印字ヘッドの電磁石コ
イルを通電して1列分のドツトを印字用紙へ印字出力し
、キャリッジを1列分移動させる。A−1〜9の全ての
列の印字が終了すると、次の文字コードデータを読む。
次に第1図の回路の動作説明を行なう。
まず、高密度印字モードで印字出力させるために選択ス
イッチ9を開放すると、CPLI30は、第4図に示す
ように出力端子SからHレベルの選択信号りを出力する
。このHレベルの選択信号りは第1のゲート37へ入力
される。Hレベルの選択信号が入力された第1のゲート
37はHレベルの出力信号jを第2のゲート35の一方
の入力端子へ入力する。次にCPU30は出力端子d1
−がらLレベルのクリア信号iを出力してラッチ回路3
6を初期化する。この初期化動作によってラッチ回路3
6の出力端子Qの出力信号QがLレベルとなる。
また、選択スイッチ9が投入されるとタイミングパルス
発生器11から出力されるタイミングパルスaの周波数
は印字ヘッド16の応答周波数F(周期T)になる。C
PU30はこのタイミングパルスaを入力端子OKに受
信すると、キャラクタジェネレータRA3から読出した
1文字のドツトバーン中の1列分のドツトデータbをデ
ータバス2へ送出する。同時に出力端子WからLレベル
のデータ書込み信号Cをラッチ回路36のクロック端子
GKへ入力すると、第1のゲート37の出力信号jはH
レベルであるので、第2のゲート35の出力信号にはド
ツトデータbと同一レベルとなり、ドツトデータbはラ
ッチ回路36にラッチされる。
次にCPU30は出力端子下から単安定回路14へ通電
トリガ信号dを送出し、この単安定回路14の出力信号
eを一定時間Lレベルへ変化させる。するとトランジス
タ15が導通し、ラッチ回路36の出力端子Qの出力信
号QがHレベルへ変化すると、トランジスタ18が導通
して、印字ヘッド16の電磁石コイル17に図示するよ
うなヘッド電流fが流れる。その結果1つのドツトが印
字用紙に印字出力される。このように、タイミングパル
ス発生器11から周波数が印字ヘッド16の応答周波数
Fであるタイミングパルスaが入力される毎に、第2図
のキャラクタジェネレータRASのドツトマトリックス
41における白丸ドツトおよび黒丸ドツトの両方のドツ
トで形成された第1の文字ドツトパターン42の各列の
ドツトパターンが印字出力される。したがって、タイミ
ングパルスaのパルスが9個入力すると1つの高密度文
字の印字が終了する。
次に、倍速度印字モードで印字出力させるために選択ス
イッチ9を投入すると、CPU30は第5図に示すよう
に出力端子SからLレベルの選択信号りを出力する。こ
のLレベルの選択信号りは第1のゲート37へ入力され
る。次にCPU30は出力端子CLからLレベルのクリ
ア信号iを出力してラッチ回路36を初期化する。この
初期化動作によってラッチ回路36の出力端子Qの出力
信号QがLレベルになり、出力端子この出力信号がHレ
ベルとなる。したがって第1のゲート37の出力信号j
はHレベルとなる。
また、選択スイッチ9が投入されるとタイミングパルス
発生器11から出力されるタイミングパルスaの周波数
は印字ヘッド16の応答周波数の2倍の周波数2F(周
期T/2)になる。CPU30はこのタイミングパルス
aを入力端子CKに受信すると、キャラクタジェネレー
タRA3から読出された1文字のドツトパターン中の1
列分のドツトデータbをデータバス2へ送出する。同時
に出力端子WからLレベルのデータ書込み信号Cをラッ
チ回路36のクロック端子CKへ入力すると第1のゲー
ト37の出力信号jはHレベルであるので、ドツトデー
タbは第2のゲート35を通過してラッチ回路36にラ
ッチされる。
次にCPU30は出力端子Tから単安定回路14へ通電
トリガ信号dを送出し、この単安定回路14の出力信号
eを一定時間しレベルにさせる。
するとトランジスタ15が導通し、ラッチ回路36の出
力端子Qの出力信号QがHレベルへ変化すると、トラン
ジスタ18が導通して、印字ヘッド16の電磁石jイル
17に図示するようなヘッド電流fが流れる。その結果
1つのドツトが印字用紙に印字出力される。
ここで、ラッチ回路36の出力端子Qからトランジスタ
18へ出力される出力信号Qが印字出力を示すHレベル
に変化すると、ラッチ回路36の出力端子0から第1の
ゲート37の一方の入力端子へ出力される出力信号はL
レベルへ変化する。
第1のゲート37の他方の入力端子には常にLレベルの
選択信号りが入力されているので、第2のゲート35の
一方の入力端子へ入力される第1のゲート35の出力信
号jはLレベルへ変化する。
それ故、次のタイミングパルスaに同期してラッチ回路
36にラッチされるデータのレベルはデータバス2へ送
出されたドツトデータbのレベル状態にかかわらずLレ
ベルとなる。
したがって、CPU30がキャラクタジェネレータRA
3から読出した第1の文字ドツトパターン42の次のド
ツトデータbffiHレベルのデータであれば、このド
ツトデータbは第2のゲート35を通過しない。また、
次のドツトデータbがLレベルであれば、このLレベル
のドツトデータbは結果的に第2のグー1−35を通過
してラッチ回路36にラッチされることになる。ラッチ
回路36がLレベルをラッチすると出力端子口の出力信
号が再びHレベルへ変化するので、第1のゲート37の
出力信号」はHレベルへ復帰して第2のゲート35は初
期状態に戻る。このように、Hレベルのドツトデータb
が連続して第2のゲート35を通過してラッチ回路36
にラッチされることはない。したがって、キャラクタジ
ェネレータRASの高密度印字を示す第1のドツトパタ
ーン42を形成する白丸および黒丸の全てのドツトデー
タがデータバス2上へ送出されたとしても、白丸ドツト
で示される倍速度印字用の第2の文字ドツトパターン4
3を形成するドツトデータbしかランチ回路36にラッ
チされない。
このようにタイミングパルス発生器11から周波数が印
字ヘッド16の応答周波数Fの2倍の周波数2F(周期
T/2)であるタイミングパルスaが入力される毎に第
2図のキャラクタジェネレータRA3のドツトマトリッ
クス41における第2の文字ドツトパターン43の1列
のドツトパターンが印字出力される。したがって、タイ
ミングパルスaのパルスが9個入力すると1つの倍速度
文字の印字が終了する。タイミングパルスaの周波数が
高密度印字モードの周波数Fの2倍の周波数2Fに設定
されているので、印字速度は高密度印字モードの印字速
度の2倍になる。
このように構成されたドツト印字装置であれば、選択ス
イッチ9を投入して倍速度印字モードで印字出力動作中
においては、キャラクタジェネレータRA3の第1の文
字ドツトパターン42を形成する全てのドツトデータが
データバス2上へ出力されたとしても、連続してHレベ
ルのドツトデータが配列されていない倍速度印字を示す
第2のドツトパターン43のみがラッチ回路36ヘラツ
チされて印字用紙へ印字出力される。したがって、周波
数2Fのタイミングパルスaに同期してラッチ回路36
の出力端子Qからトランジスタ18のベースへ連続して
Hレベルの出力信号qが送出されることはない。そのた
め、印字ヘッド16は応答周波数Fを越える2倍の周波
数2Fで駆動されることはないので、印字された文字に
ドツト扱けが発生することを防止できると共に、印字ヘ
ッド16の1111石コイル17やトランジスタ18に
規定以上の負荷が印加されることを抑制でき、構成電子
部材の損傷を未然に防止できる。
また、キャラクタジェネレータRA3の各ドツトマトリ
ックス41内には、高密度印字用の第1の文字ドツトパ
ターン42と、この第1の文字ドツトパターン42を形
成するドツトのうちの、同一行に属するドツトが互いに
隣接しないようなドツトで倍速度印字用の第2のドツト
ーターン43を形成している。したがって、キャラクタ
ジェネレータ全体の記憶容量を第6図に示す従来のキャ
ラクタジェネレータに比較して約半分に減少できる。そ
の結果、ドツト印字装置全体の製造費を低減できる。
[発明の効果] 以上説明したように本発明によれば、キャラクタジェネ
レータの各ドツトマトリックス内に高密度印字用と倍速
度印字用との2つの文字ドツトパターンを形成し、また
倍速度印字モード選択時に印字ヘッドの応答周波数Fを
越えた周波数2FでもってHレベルのドツトデータが印
字ヘッドへ入力することを防止しいる。したがって、R
OM等の記憶容量を減少でき印字装置全体の製造費を低
減できると共に、印字出力された文字のドツト抜は等を
抑制でき、印字ヘッドや構成電子部材の損傷を未然に防
止でき、さらに印字品質の維持向上を図ることができる
【図面の簡単な説明】
第1図は本発明の一実施例に係わるドツト印字装置の概
略構成を示すブロック図、第2図は同印字装置のキャラ
クタジェネレータを示すドツトパターン図、第3図は同
印字装置全体の概略動作を示す流れ図、第4図および第
5図はそれぞれ同印字装置の動作を示すタイムチャート
、第6図は従来のドツト印字装置の概略構成を示すブロ
ック図、第7図は印字ヘッドを示す模式図、第8図は従
来のドツト印字装置の第1のキャラクタジェネレータを
示すドツトパターン図、第9図は同印字装置の第2のキ
ャラクタジェネレータを示すドツトパターン図、第10
図乃至第12図はそれぞれ従来のドツト印字装置の動作
を示すタイムチャートである。 1.30・・・CPU、4・・・ROM、9・・・選択
スイッチ、11・・・タイミングパルス発生器、12.
34・・・印字ヘッド駆動回路、13.36・・・ラッ
チ回路、14・・・単安定回路、15.18・・・トラ
ンジスタ、16・・・印字ヘッド、19・・・ニードル
、20゜21.41・・・ドツトマトリックス内35・
・・第2のゲート、37・・・第1のゲート、42・・
・第1の文字ドツトパターン、43・・・第2の文字ド
ツトパターン、RA3・・・キャラクタジェネレータ、
a・・・タイミングパルス、b・・・ドツトデータ、C
・・・データ書込み信号、d・・・通電トリガ信号、h
・・・選択信号。 出願人代理人 弁理士 鈴江武彦 第2図   第3図 第4図 第10図 第11図 第12図 う゛浮部     9 r:1Jα

Claims (1)

    【特許請求の範囲】
  1. 文字コードに対応するドットパターンを記憶部に形成さ
    れたキャラクタジェネレータより読出して往復自在に移
    動制御されるキャリッジに搭載された複数のニードルを
    1列に配列した印字ヘッドにて前記文字コードに対応す
    る文字を印字出力するドット印字装置において、前記キ
    ャラクタジェネレータ内に設けられ、各ドットマトリッ
    クス内に形成された高密度印字用の第1の文字ドットパ
    ターンおよびこの第1の文字ドットパターンを形成する
    複数のドットのうちの予め定められたドットを用いて形
    成された倍速度印字用の第2の文字ドットパターンと、
    前記高密度印字とこの高密度印字のほぼ倍速度の前記倍
    速度印字とのいずれか一方の印字速度モードを選択する
    選択手段と、前記印字ヘッドにて印字出力する前記ドッ
    トマトリックスの1列分のドットデータ信号をラッチす
    るラッチ回路と、このラッチ回路の前記印字ヘッドへの
    出力端の信号非出力状態と前記選択手段の高密度印字選
    択状態との論理和を算出する第1のゲートと、この第1
    のゲートの出力信号と前記キャラクタジェネレータから
    前記ラッチ回路へ送出されるドットデータ信号との論理
    積を算出するとともに出力信号を前記ラッチ回路へ送出
    する第2のゲートとを備えたことを特徴とするドット印
    字装置。
JP13633384A 1984-06-30 1984-06-30 ドツト印字装置 Pending JPS6114967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13633384A JPS6114967A (ja) 1984-06-30 1984-06-30 ドツト印字装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13633384A JPS6114967A (ja) 1984-06-30 1984-06-30 ドツト印字装置

Publications (1)

Publication Number Publication Date
JPS6114967A true JPS6114967A (ja) 1986-01-23

Family

ID=15172764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13633384A Pending JPS6114967A (ja) 1984-06-30 1984-06-30 ドツト印字装置

Country Status (1)

Country Link
JP (1) JPS6114967A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035241A (ko) * 1997-10-31 1999-05-15 윤종용 인쇄속도 향상방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035241A (ko) * 1997-10-31 1999-05-15 윤종용 인쇄속도 향상방법

Similar Documents

Publication Publication Date Title
US4153950A (en) Data bit assembler
US5149212A (en) Dot printer with changeable quality dot pattern
JP3084452B2 (ja) ラインサーマルプリンター
US5354135A (en) Recorder and dot pattern control circuit
JPS6222792B2 (ja)
JPS6114967A (ja) ドツト印字装置
US5171093A (en) Control system for a dot matrix printer
JPS6133711B2 (ja)
JPS6114968A (ja) ドツト印字装置
US4713623A (en) Control system for matrix print head
JPS58193582A (ja) 文字発生方法および装置
US5233365A (en) Dot-matrix printer having interchangeable line head and moving head technologies
JPS6114969A (ja) ドツト印字装置
JP2932606B2 (ja) 印字装置
JPH021677B2 (ja)
JP3148359B2 (ja) ドットデータ用駆動回路
JPH0729419B2 (ja) 記録装置
JPH07105886B2 (ja) 記録装置
JPS5869071A (ja) インパクト型シリアル・ドット・プリンタ
JP2772170B2 (ja) サーマルヘッド駆動回路及び印字装置
JPS6114970A (ja) ドツト印字装置
JP2564513B2 (ja) プリンタ制御装置
JPS63112160A (ja) ドツトプリンタの印字寸法制御装置
JPS6248557A (ja) 印字幅縮小装置
JPS6248558A (ja) 印字幅変更装置