JPS61193566A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は記録装置、特にドツトマトリックスにより記録
パターンを形成する記録ヘッドを双方向に走査して記録
を行なう記録装置に関する。

［従来技術］ 従来この種の装置としてドツトマトリックスプリンタな
どのインパクトプリンタ、あるいはインクジェットプリ
ンタ、熱転写プリンタなどのノンインパクトプリンタが
知られている。これらの装置ではヘッドの走査方向と交
わる方向に複数の記録エレメントを配列して記録ヘッド
とし、記録ヘッドを走査することにより記録媒体上にド
ツトマトリックスを形成した記録を行なう、記録ヘッド
の１つの位置で前記録エレメントを一斉に駆動すると記
録エレメントの配列方向に一列のドツトが形成されるこ
とになるが、多くの装置では電源回路の負担を軽減する
ため、あるいは瞬時電流の増加による駆動電圧の降下を
防ぐため記録エレメントを複数ブロックに分けて時分割
駆動を行なっている。

一方、記録の高速化のためこの種の装置では記録ヘッド
を連続移動させながら記録を行なうよう構成されている
ことが多く、時分割駆動を行なうとブロックごとにずれ
たヘッドが形成され、しかも双方向の走査を行なうと第
１図（Ａ）、（Ｂ）に示すように記録方向に応じたずれ
の不一致が生じる。

第１図（Ａ）は９つの記録エレメントを３つのブロック
Ａ−Ｃに分割し、これらを図の右方向に移動しながら時
分割駆動した際のドツトパターンを示している。図示す
るように各ブロックのドツトパターンはヘッドの走査方
向に沿って流れている。往復記録により記録ヘッドを戻
しながら第１図（Ａ）と同じようにブロックをＡ、Ｂ、
Ｃの順で駆動すると形成されるドツトは第１図（Ｂ）の
ように反対方向に流れる。

上記のような記録ドツトのずれは観察者にとって記録品
質の低下として知覚されるので問題である。

［目　的］ 本発明は上記の問題に鑑みて成されたもので、品位の高
い文字画像をドツトマトリックスにより記録することが
できる記録装置を提供することを目的とする。

［発明の構成］ 本発明は以上の目的を達成するために記録ヘッドの走査
方向に応じて記録エレメントの駆動順を変更する手段を
設けた構成を採用した。

［実施例］ 以下図面に示す実施例に基づき本発明の詳細な説明する
。

第２図は本発明による記録装置の一実施例を示したブロ
ック図である０図において符号１で示すものは記録装置
全体の動作を制御するＣＰＵで、マイクロコンピュータ
素子から構成する。ドツトマトリックスパターンに展開
されたｌコラムのドツトデータはＣＰＵＩからデータバ
スｌａを介してラッチ２１．２２及び２３に与えられる
。

ラッチ２１〜２３はＣＰＵＩから入力されたデータを保
持するよう構成され、しかもアウトプットコントロール
用のゲートを内蔵したものである。

ラッチ２１〜２３の出力はドライバアレイ３１〜３３を
介して記録エレメントアレイ４１〜４３を制御する。ド
ライバアレイ３１〜３３は論理レベルの信号をインクジ
ェットあるいはワイヤートッドなどの諸方式により駆動
されるエレメントアレイ４１〜４３の駆動レベルの信号
に変換するものである。

エレメントアレイ４１〜４３は所定数の記録エレメント
から成り１．各アレイは記録ヘッド上でヘッドの走査方
向と直角に配置されている。これらのエレメントアレイ
４１〜４３は記録媒体に沿って走査されるキャリッジ４
０に搭載されている。

キャリッジ４０はプーリ、ワイヤなどを介してキャリッ
ジモータ４０ｂにより駆動され、上記の走査を行なう。

キャリッジモータ４０ｂはＣＰＵＩによりキャリッジド
ライバ４０ａを介して駆動される。

また、本実施例においては後述のように、キャリッジ（
記録ヘッド）４０の走査方向に応じてキャリッジ上のエ
レメントアレイ４１〜４３の駆動を制御するため、ＣＰ
ＵＩにはキャリッジ４０つ走査方向を記憶するためのメ
モリ６０が接続さルている。このメモリ６０の内容はキ
ャリッジ４０の反転動作に応じて「０」またはｒｌＪに
書きかえらえる。

ラッチ２１〜２３の出力制御はパルスジェネレータ５１
〜５３をそれぞれ介して行なわれる。

パルスジェネレータ５１〜５３は一定幅のパルスをラッ
チ２１〜２３に与え、エレメントアレイ４１〜４３を一
定時間幅通電する。パルスジェネレータ５１〜５３はス
イッチ１１〜１３よりパルスを受は取ることによりその
タイミングでラッチ２１〜２３に出力を行なわせる。

パルスジェネレータ５１〜５３の入力にはそれぞれスイ
ッチ１１−１３が接続されている。スイッチ１１〜１３
は入力側の２つの信号のうち１つを選択して出力するゲ
ート回路である。このスイッチの選択はＣＰＵＩにより
信号線１ｃを介して行なわれる０例えばスイッチ１１で
は入力信号１１ａ又はｌｌｂを選択しパルスジェネレー
タ５１に出力する。

ＣＰＵＩの出力する記録開始信号１ｂはスイッチ１１の
入力１１ａ及びスイッチ１３の入力１３ｂに与えられる
。スイッチ１２の入力１２ａにはパルスジェネレータ５
１の出力が与えられ、入力１２ｂにはパルスジェネレー
タ５３の出力が与えられる。スイッチ１３の入力１３ａ
にはパルスジエネレータ５２の出力が与えられる。又、
パルスジェネレータ５２の出力はスイッチ１１の入力１
１ｂに与えられている。パルスジェネレータ５３の出力
はスイッチ１２の入力１２ｂに与えられる。

以上の構成においてエレメントアレイ４１〜４３から成
る記録ヘッドを搭載したキャリッジを往復走査して記録
を行なう場合、その往路においてはＣＰＵＩは走査方向
記憶用のメモリ６０に所定値、たとえばここでｒＱＪを
書き込んだ後、信号線１ｃを介してスイッチ１１〜１３
をそれぞれの入力信号線のうち符号ａを付して示した入
力信号を選択して出力するように設定する。

しかる後に記録ヘッドを移動させながら所定のコラム位
置で信号線ｔｂを介して記録開始パルスを出力する。こ
の時ＣＰＵＩはラッチ２１〜２３に対してｌコラム分の
ドツトマトリックスパターンを転送しておく。

信号線１ｂの記録開始パルスはスイッチ１１を介してパ
ルスジェネレータ５１に入力され、これによりパルスジ
ェネレータ５゛ｌは所定幅のノくルスを出力してエレメ
ントアレイ４１をラッチ２１に保持されているドツトデ
ータに応じて駆動する。

パルスジェネレータ５１の出力パルスの終端に同期して
スイッチ１２の入力１２ａにパルスが与えられてパルス
ジェネレータ５２が起動され前記と同様にしてエレメン
トアレイ４２が駆動される。

エレメントアレイ４２の駆動が終了するとスイッチ１３
の入力１３ａにパルスが現われるので、この信号により
同様にしてパルスジェネレータ５３がエレメントアレイ
４３を駆動する。

以上のようにしてキャリッジの往路においては１コラム
分のデータがエレメントアレイ４１゜４２．４３の順で
時分割記録される。

以上を繰り返して１行の記録が終了した場合にはＣＰＵ
Ｉはメモリ６０の値を「１」に書き換え、復路における
記録を開始する。復路の記録ではＣＰＵＩはメモリ６０
を参照し、その内容が「１」、すなわち走査方向が反転
されることを検出し、信号線１’　ｃを介して符号すの
入力を選択するようにスイッチ１１〜１３を設定変更す
る。これによって記録開始信号１ｂはスイッチ１３の入
力１３ｂを介してパルスジェネレータ５３をまず起動す
る。

次にパルスジェネレータ５３の出力がスイッチ１２の入
力１２ｂを介してパルスジェネレータ５２を起動する。

更にパルスジェネレータ５２の出力がパルスジェネレー
タ５１をスイッチ１１の入力１１ｂを介して起動する。

以上のようにしてキャリッジの復路ではエレメントアレ
イ４３，４２．４１の順で記録が行なわれる。従って往
路と復路でエレメントアレイ４１〜４３により形成され
るドツトのずれの方向が一致するので記録品位を大きく
向上させることができる。第１図の例で言えばエレメン
トアレイ４１〜４３で記録されるドツトをそれぞれＡ、
Ｂ、Ｃとし、往路の走査を図の右側方向に行なうとする
と往路の記録も復路の記録も第１図（Ａ）のように左上
から右下へ流れるド−／　ドパターンとなる。

以上の実施例ではハードウェアを用いてラッチの出力時
間を決定しているが、出力時間の制御をＣＰＵが直接制
御してもよい、又記録エレメントの駆動はｌアレイごと
に分割して行なったが、アレイごとの記録タイミングが
オーバーラツプしていてもかまわない、更に時分割の数
は三分割としたがｌアレイのエレメントの数を増減する
ことにより任意の時分割数で記録ヘッドを駆動できるの
は勿論である。

本発明の構成はバブルジェットプリンタなどヘッド駆動
時間が短く、また駆動電圧条件が厳しい記録装置に好適
に用いることができる。

［効　果］ 以上の説明から明らかなように本発明によれば、ドツト
パターンを形成する複数記録エレメントの記録ヘッドを
有し前記複数エレメントを時分割駆動する記録装置にお
いて、前記記録ヘッドの走査方向に応じて前記記録エレ
メントの駆動順を変更する手段を設けた構成を採用して
いるので、双方向記録を行なう記録装置においてヘッド
の時分割駆動による記録ドツトのずれを一定方向に補正
することができ高品位な記録を行なえる優れた記録装置
を提供することができる。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は従来の記録装置により形成され
たドツトパターンをそれぞれ示す説明図、第２図は本発
明による記録装置の制御系の構造を示したブロック図で
ある。 ｌ・・・ＣＰＵ １１Ｎ１３・・・スイッチ ２１〜２３・・・ラッチ

Claims (1)

【特許請求の範囲】
1. ドットパターンを形成する複数の記録エレメントを持つ
   記録ヘッドを有し前記複数の記録エレメントを時分割駆
   動する記録装置において、前記記録ヘッドの走査方向に
   応じて前記記録エレメントの駆動順を変更する手段を設
   けたことを特徴とする記録装置。