JPS61148918A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61148918A JPS61148918A JP27117084A JP27117084A JPS61148918A JP S61148918 A JPS61148918 A JP S61148918A JP 27117084 A JP27117084 A JP 27117084A JP 27117084 A JP27117084 A JP 27117084A JP S61148918 A JPS61148918 A JP S61148918A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- power supply
- potential power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特にその出力に
ノイズが印加され低電位電源電圧以下になった時のノイ
ズ耐性を向上した半導体集積回路装置に関するものであ
る。
ノイズが印加され低電位電源電圧以下になった時のノイ
ズ耐性を向上した半導体集積回路装置に関するものであ
る。
第２図は例えば、゛８４三菱半導体データブックバイポ
ーラディジタルＩＣ＜ＬＳＴＴＬ＞＆ｌ ２−８頁に
示された従来の半導体集積回路装置の出力等価回路図で
あり、図において、１は高電位電源用端子、２は低電位
電源用端子、３は出力端子、４は出力端子３が“Ｌ”の
時、電流をシンクする（吸込む）ショットキクランプド
ｎｐｎＴｒ （以下５ＢＤｎｐｎＴｒと記す）、５は出
力端子３が“Ｈ”の時、電流をソースする（はき出す）
ダーリントン回路の前段を構成する５ＢＤｎｐｎＴｒ、
６は前記ダーリントン回路の後段を構成するｎｐｎトラ
ンジスタ（以下ｎｐｎＴｒと記す）、７は装置内部から
の信号を受ける５ＢＤｎｐｎＴｒ、８は５ＢＤｎｐｎＴ
ｒ ４のベース電荷放電用の５ＢＤｎｐｎＴｒ、９〜１
３は抵抗器、１４．１５は信号ラインである。ここで５
ＢＤｎｐｎＴｒ７はベースが信号ライン１４にコレクタ
が抵抗器９を介して高電位電源用端子１に接続されてお
り、５ＢＤｎｐｎＴｒ４はベースが上記Ｔｒ７のエミッ
タにエミッタが低電位電源用端子２にコレクタが出力端
子３に接続されている。
ーラディジタルＩＣ＜ＬＳＴＴＬ＞＆ｌ ２−８頁に
示された従来の半導体集積回路装置の出力等価回路図で
あり、図において、１は高電位電源用端子、２は低電位
電源用端子、３は出力端子、４は出力端子３が“Ｌ”の
時、電流をシンクする（吸込む）ショットキクランプド
ｎｐｎＴｒ （以下５ＢＤｎｐｎＴｒと記す）、５は出
力端子３が“Ｈ”の時、電流をソースする（はき出す）
ダーリントン回路の前段を構成する５ＢＤｎｐｎＴｒ、
６は前記ダーリントン回路の後段を構成するｎｐｎトラ
ンジスタ（以下ｎｐｎＴｒと記す）、７は装置内部から
の信号を受ける５ＢＤｎｐｎＴｒ、８は５ＢＤｎｐｎＴ
ｒ ４のベース電荷放電用の５ＢＤｎｐｎＴｒ、９〜１
３は抵抗器、１４．１５は信号ラインである。ここで５
ＢＤｎｐｎＴｒ７はベースが信号ライン１４にコレクタ
が抵抗器９を介して高電位電源用端子１に接続されてお
り、５ＢＤｎｐｎＴｒ４はベースが上記Ｔｒ７のエミッ
タにエミッタが低電位電源用端子２にコレクタが出力端
子３に接続されている。
また５ＢＤｎｐｎＴｒ５はベースが上記Ｔｒ７のコレク
タ及び信号ライン１５にコレクタが抵抗器１０を介して
高電位電源用端子１に接続されており、ｎｐｎＴｒ６は
ベース及びコレクタがＴｒ５のエミッタ及びコレクタに
エミッタがＴ ｒ ４のコレクタに接続されており、ま
たこのＴｒ６のベース・エミッタ間には抵抗器１１が接
続されいてる。また５ＢＤｎｐｎＴｒ８はベース及びコ
レクタがそれぞれ抵抗器１２．１３を介してＴｒ４のベ
ースにエミッタが低電位電源用端子２に接続されている
。なお信号ライン１４は装置の内部信号がこれに印加さ
れ、また信号ライン１５は装置内部に信号を帰還するた
めのものである。
タ及び信号ライン１５にコレクタが抵抗器１０を介して
高電位電源用端子１に接続されており、ｎｐｎＴｒ６は
ベース及びコレクタがＴｒ５のエミッタ及びコレクタに
エミッタがＴ ｒ ４のコレクタに接続されており、ま
たこのＴｒ６のベース・エミッタ間には抵抗器１１が接
続されいてる。また５ＢＤｎｐｎＴｒ８はベース及びコ
レクタがそれぞれ抵抗器１２．１３を介してＴｒ４のベ
ースにエミッタが低電位電源用端子２に接続されている
。なお信号ライン１４は装置の内部信号がこれに印加さ
れ、また信号ライン１５は装置内部に信号を帰還するた
めのものである。
次に動作について説明する。
（１１号ライン１４に“Ｈ”レベルの信号が印加される
と、トランジスタ７．４がオンし出力端子３が′Ｌ”レ
ベルとなる。逆に信号ライン１４に“Ｌ”レベルの信号
が印加されると、トランジスタ７．４がオフし出力端子
３が“Ｈ”レベルとなる。
と、トランジスタ７．４がオンし出力端子３が′Ｌ”レ
ベルとなる。逆に信号ライン１４に“Ｌ”レベルの信号
が印加されると、トランジスタ７．４がオフし出力端子
３が“Ｈ”レベルとなる。
ここで信号ライン１４の信号レベルが“Ｈ”から“Ｌ”
へ切替わり出力端子３のレベルが“Ｌ”から“Ｈ”に移
行する際、出力端子３レベルを立ち上げるためにトラン
ジスタ５．６がオンし抵抗１０値で決まる電流が該出力
端子３に供給される。
へ切替わり出力端子３のレベルが“Ｌ”から“Ｈ”に移
行する際、出力端子３レベルを立ち上げるためにトラン
ジスタ５．６がオンし抵抗１０値で決まる電流が該出力
端子３に供給される。
またこのときトランジスタ８が過渡的にオンし、これに
よりトランジスタ４のベースの電荷が抜かれるため該ト
ランジスタ４のスイッチングスピードが速くなる。
よりトランジスタ４のベースの電荷が抜かれるため該ト
ランジスタ４のスイッチングスピードが速くなる。
この従来の半導体集積回路装置では出力端子３電圧が“
Ｌ”のとき、５ＢＤｎｐｎＴｒ７のコレクタ電圧は低電
位電源用端子２電圧を基準として決まり、ＶＢＥ４
（ＳＢＤｎｐｎＴｒ４のベース・エミッタ間電圧）＋Ｖ
ｓａｔ ７ （ＳＢＤｎｐｎＴｒ７のコレクタ・エミ
ッタ間電圧）となる。しかしながら、上記出力端子３電
圧が低電位電源電圧以下になると、上記５ＢＤｎｐｎＴ
ｒ ７のコレクタ電圧は該出力端子３電圧を基準として
決まり、７５８口４ （ＳＢＤｎｐｎＴｒ４のベース
・コレクタ間電圧） ＋Ｖｓａｔ ７となる。
Ｌ”のとき、５ＢＤｎｐｎＴｒ７のコレクタ電圧は低電
位電源用端子２電圧を基準として決まり、ＶＢＥ４
（ＳＢＤｎｐｎＴｒ４のベース・エミッタ間電圧）＋Ｖ
ｓａｔ ７ （ＳＢＤｎｐｎＴｒ７のコレクタ・エミ
ッタ間電圧）となる。しかしながら、上記出力端子３電
圧が低電位電源電圧以下になると、上記５ＢＤｎｐｎＴ
ｒ ７のコレクタ電圧は該出力端子３電圧を基準として
決まり、７５８口４ （ＳＢＤｎｐｎＴｒ４のベース
・コレクタ間電圧） ＋Ｖｓａｔ ７となる。
従来の半導体集積回路装置は以上のように構成されてお
り、出力電圧が“Ｌ”の時、出力電圧がノイズなどによ
り低電位電源電圧以下になれば、５ＢＤｎｐｎＴｒ ７
のコレクタ電圧が低電位電源電圧を基準として設定値以
下になり、信号ライン１５の電圧が設定値以下になると
いう欠点があった。このため、フリップフロップ等５Ｂ
ＤｎｐｎＴｒ７のコレクタレベルを内部に帰還してその
状態を記憶する半導体集積回路装置では、出力端子に低
電位電源電圧以下のノイズが重畳されると誤った情報が
内部に帰還されてしまい、正しい記憶ができないもので
ありた。
り、出力電圧が“Ｌ”の時、出力電圧がノイズなどによ
り低電位電源電圧以下になれば、５ＢＤｎｐｎＴｒ ７
のコレクタ電圧が低電位電源電圧を基準として設定値以
下になり、信号ライン１５の電圧が設定値以下になると
いう欠点があった。このため、フリップフロップ等５Ｂ
ＤｎｐｎＴｒ７のコレクタレベルを内部に帰還してその
状態を記憶する半導体集積回路装置では、出力端子に低
電位電源電圧以下のノイズが重畳されると誤った情報が
内部に帰還されてしまい、正しい記憶ができないもので
ありた。
この発明は上記のような問題点を解消するためになされ
たもので、出力端子電圧が“Ｌ”の時、出力端子電圧が
低電位電源電圧以下になっても、第２の信号ライン電圧
の設定値が変動しない半導体集積回路装置を得ることを
目的とする。
たもので、出力端子電圧が“Ｌ”の時、出力端子電圧が
低電位電源電圧以下になっても、第２の信号ライン電圧
の設定値が変動しない半導体集積回路装置を得ることを
目的とする。
この発明に係る半導体集積回路装置は、第１の信号ライ
ンの信号によりオン、オフされる第５のトランジスタと
、該トランジスタのエミッタを低電位電源に接続する、
ダイオード接続された第６のトランジスタとを設けたも
のである。
ンの信号によりオン、オフされる第５のトランジスタと
、該トランジスタのエミッタを低電位電源に接続する、
ダイオード接続された第６のトランジスタとを設けたも
のである。
この発明においては、第５のトランジスタは第１のトラ
ンジスタとともにオン、オフされ、しかもそのエミッタ
はダイオード接続された第６のトランジスタによ−り低
電位電源に接続されるから、第１のトランジスタのコレ
クタ電圧と等価かつ低電位電源電圧を基準とする安定な
電位が第５のトランジスタのコレクタに得られる。
ンジスタとともにオン、オフされ、しかもそのエミッタ
はダイオード接続された第６のトランジスタによ−り低
電位電源に接続されるから、第１のトランジスタのコレ
クタ電圧と等価かつ低電位電源電圧を基準とする安定な
電位が第５のトランジスタのコレクタに得られる。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体集積回路装置を
示す０図において、第２図と同一符号は同図と同一のも
のを示し、１６はベースに信号ライン１４が接続されコ
レクタが抵抗器１８を介して高電位電源用端子１に接続
された５ＢＤｎｐｎＴｒ、１７はベース及びコレクタが
Ｔｒ１６のエミッタに接続されエミッタが低電位電源用
端子２に接続されたｎｐｎＴｒである。但し、本実施例
において信号ライジ１５はＴｒ７のではな（Ｔｒ１６の
コレクタに接続されている。
示す０図において、第２図と同一符号は同図と同一のも
のを示し、１６はベースに信号ライン１４が接続されコ
レクタが抵抗器１８を介して高電位電源用端子１に接続
された５ＢＤｎｐｎＴｒ、１７はベース及びコレクタが
Ｔｒ１６のエミッタに接続されエミッタが低電位電源用
端子２に接続されたｎｐｎＴｒである。但し、本実施例
において信号ライジ１５はＴｒ７のではな（Ｔｒ１６の
コレクタに接続されている。
なお、以上のような構成において、５ＢＤｎｐｎＴｒ７
，５ＢＤｎｐｎＴｒ４，５ＢＤｎｐｎＴｒ５．ｎｐｎＴ
ｒ６，５ＢＤｎｐｎＴｒ１６．ｎｐｎＴｒ１７が各々請
求範囲に記載した第１〜第６のトランジスタとなつてお
り、又信号ライン１４．１５が各々請求範囲に記載した
第１．第２の信号ラインとなっている。
，５ＢＤｎｐｎＴｒ４，５ＢＤｎｐｎＴｒ５．ｎｐｎＴ
ｒ６，５ＢＤｎｐｎＴｒ１６．ｎｐｎＴｒ１７が各々請
求範囲に記載した第１〜第６のトランジスタとなつてお
り、又信号ライン１４．１５が各々請求範囲に記載した
第１．第２の信号ラインとなっている。
次に作用効果について説明する。出力端子３電圧が“Ｌ
”の時に出力にノイズが印加され低電位電源電圧以下に
なると、５ＢＤｎｐｎＴｒ７のコレクタ電位は該低電位
電源端子２電圧を基準としてＶＳＢＤ ４ ＋ Ｖｓａ
ｔ ７で決まることとなる。しかるに本実施例装置では
信号ライン１５はＳＢ、ＤｎｐｎＴｒ７とともにオン、
オフされる５ＢＤｎｐｎＴｒ１６のコレクタに接続され
ており、該Ｔｒ１６のコレクタ電位はｎｐｎＴｒ１７に
より低電位電源端子２電圧を基準として決まるため、出
力端子３に該低電位電源電圧以下のノイズが重畳されて
も信号ライン１５レベルは何ら影響を受けない、従って
、フリップフロップ等においてもノイズによる影響を受
けることな（、正しい記憶保持が可能となる。
”の時に出力にノイズが印加され低電位電源電圧以下に
なると、５ＢＤｎｐｎＴｒ７のコレクタ電位は該低電位
電源端子２電圧を基準としてＶＳＢＤ ４ ＋ Ｖｓａ
ｔ ７で決まることとなる。しかるに本実施例装置では
信号ライン１５はＳＢ、ＤｎｐｎＴｒ７とともにオン、
オフされる５ＢＤｎｐｎＴｒ１６のコレクタに接続され
ており、該Ｔｒ１６のコレクタ電位はｎｐｎＴｒ１７に
より低電位電源端子２電圧を基準として決まるため、出
力端子３に該低電位電源電圧以下のノイズが重畳されて
も信号ライン１５レベルは何ら影響を受けない、従って
、フリップフロップ等においてもノイズによる影響を受
けることな（、正しい記憶保持が可能となる。
なお、上記実施例では５ＢＤｎｐｎＴｒ４のベース電荷
を５ＢＤｎｐｎＴｒ８により抜くようにしたが、これは
抵抗で行なうようにしてもよく、上記実施例と同様の効
果を奏する。
を５ＢＤｎｐｎＴｒ８により抜くようにしたが、これは
抵抗で行なうようにしてもよく、上記実施例と同様の効
果を奏する。
以上のように、この発明に係る半導体集積回路装置によ
れば、第１のトランジスタとともにオン。
れば、第１のトランジスタとともにオン。
オフする第５のトランジスタと、該トランジスタのエミ
ッタを低電位電源に接続する第６のトランジスタとを設
けたので、第２の信号ラインが出力端子電圧の影響を受
けないように構成でき、出力に印加されるノイズに強い
ものが得られる効果がある。
ッタを低電位電源に接続する第６のトランジスタとを設
けたので、第２の信号ラインが出力端子電圧の影響を受
けないように構成でき、出力に印加されるノイズに強い
ものが得られる効果がある。
第１図はこの発明の一実施例による半導体集積回路装置
の回路図、第２図は従来の半導体集積回路装置の回路図
である。 図中、■は高電位電源用端子、２は低電位電源用端子、
３は出力端子、４．５．７，８．１６は５ＢＤｎｐｎＴ
ｒ、６．１７はｎｐｎＴｒ、９゜１０．１１，１２，１
３．１８は抵抗器である。 なお、図中同一符号は同−又は相当部分を示す。
の回路図、第２図は従来の半導体集積回路装置の回路図
である。 図中、■は高電位電源用端子、２は低電位電源用端子、
３は出力端子、４．５．７，８．１６は５ＢＤｎｐｎＴ
ｒ、６．１７はｎｐｎＴｒ、９゜１０．１１，１２，１
３．１８は抵抗器である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）ベースを装置内部からの信号が印加される第１の
信号ラインにコレクタを高電位電源に接続した第１のト
ランジスタと、ベースを上記第１のトランジスタのエミ
ッタにエミッタを低電位電源にコレクタを出力端子に接
続した第２のトランジスタと、ベースを上記第１のトラ
ンジスタのコレクタにコレクタを上記高電位電源に接続
した第３のトランジスタと、ベースを上記第３のトラン
ジスタのエミッタにコレクタを上記第３のトランジスタ
のコレクタにエミッタを上記第２のトランジスタのコレ
クタに接続した第４のトランジスタとを備えた半導体集
積回路装置において、ベースを上記第１のトランジスタ
のベースにコレクタを上記高電位電源に接続した第５の
トランジスタと、ベースとコレクタとを上記第５のトラ
ンジスタのエミッタにエミッタを上記低電位電源に接続
した第６のトランジスタとを備え、上記第５のトランジ
スタのコレクタから装置内部に信号を帰還する第２の信
号ラインを取出したことを特徴とする半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117084A JPS61148918A (ja) | 1984-12-21 | 1984-12-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117084A JPS61148918A (ja) | 1984-12-21 | 1984-12-21 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61148918A true JPS61148918A (ja) | 1986-07-07 |
Family
ID=17496312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27117084A Pending JPS61148918A (ja) | 1984-12-21 | 1984-12-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148918A (ja) |
-
1984
- 1984-12-21 JP JP27117084A patent/JPS61148918A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0473806B2 (ja) | ||
| JPS61148918A (ja) | 半導体集積回路装置 | |
| JPS62166616A (ja) | 半導体集積回路装置 | |
| JPS60254823A (ja) | 半導体集積回路装置 | |
| JPS6161573B2 (ja) | ||
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS6297426A (ja) | 半導体集積回路装置 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS582018U (ja) | 電源回路 | |
| JPS62161213A (ja) | 半導体集積回路装置 | |
| JPH042502Y2 (ja) | ||
| JPH04345209A (ja) | 双方向バッファ回路 | |
| JPS6269709A (ja) | Ｆｅｔ増幅回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS5859295U (ja) | スピ−カの自動切換の制御電流低減回路 | |
| JPS5866712U (ja) | ミユ−テイング回路 | |
| JPH03249819A (ja) | 入力回路 | |
| JPH04304024A (ja) | 半導体集積回路 | |
| JPS5946035U (ja) | 電流切換え論理回路 | |
| JPS6124325A (ja) | スイツチング回路 | |
| JPH0748653B2 (ja) | 半導体集積回路装置 | |
| JPH0564486B2 (ja) | ||
| JPH0693614B2 (ja) | インターフェイス回路 | |
| JPH0545093B2 (ja) |