JPS6114533B2 - - Google Patents

Info

Publication number
JPS6114533B2
JPS6114533B2 JP60089869A JP8986985A JPS6114533B2 JP S6114533 B2 JPS6114533 B2 JP S6114533B2 JP 60089869 A JP60089869 A JP 60089869A JP 8986985 A JP8986985 A JP 8986985A JP S6114533 B2 JPS6114533 B2 JP S6114533B2
Authority
JP
Japan
Prior art keywords
transistors
carry signal
carry
digit
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60089869A
Other languages
English (en)
Other versions
JPS60243739A (ja
Inventor
Aihirooto Deiitaa
Eruzen Furiitoherumu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS60243739A publication Critical patent/JPS60243739A/ja
Publication of JPS6114533B2 publication Critical patent/JPS6114533B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/16—Circuits for carrying over pulses between successive decades
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/502—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/56—Reversible counters

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 この発明は比較器として構成されたMOS集積
回路技術による多段論理回路に関する。
２進式信号伝送のための集積MOS技術におけ
る論理回路の公知の構成はスタチツクゲートであ
り、之において負荷抵抗として結線されたMOS
トランジスタおよび少くとも１個のスイツチング
MOSトランジスタが直列に接続される。負荷ト
ランジスタおよびスイツチングトランジスタの接
合点が段の出力を表わす。スイツチングトランジ
スタの制御電極は段の入力を表わす。スイツチン
グトランジスタから成る電流路が直通されたとき
常に全段を経て直流電流が流れ、すなわちかかる
段は静止損失電力を消費する。生じるキヤリー信
号によつて論理的或は算術的操作（例えば多ビツ
ト語の加算）を行う多段論理回路において、キヤ
リー信号に対しかかるゲート段を使用する際、損
失電力が著しい。
更にかかるゲート段の出力において妨害に対す
る安全性の理由から、所定の最小の信号レベル差
が保証されねばならない。かかる信号レベル差は
負荷トランジスタに対するスイツチングトランジ
スタのコンダクタンス比によつて決定され、この
コンダクタンス比はトランジスタの特性量、チヤ
ネル長さおよびチヤンネル巾により与えられる。
かかるゲートは従つて比ゲートとも呼ばれる。信
号レベル差が大きくなるように、負荷抵抗として
結線されたMOSトランジスタに対する、チヤネ
ル長さに対するチヤネル巾の比を大きく選ばねば
ならない。その結果スタチツク比ゲートの寸法は
対する自由度が限定される。このことは特にかか
るゲートのスイツチング時間に対して不利であ
る。信号レベルに関する上記の寸法指定に基き、
出力抵抗が大きい場合、前段の出力抵抗および後
段の容量性入力リアクタンスから与えられる時定
数も大きく、之により開閉時間は対応して長い。
比ゲートにおける上記の欠点を除去するため、
ダイナミツクゲートが公知である。しかしかかる
ダイナミツクゲートにおいては、直流損失電力が
小さい利点は、必要な制御クロツクのために回路
の複雑さの犠牲の下に得られるのである。
更にMOSトランジスタが対称の開閉状態を持
つことが公知である。すなわちソースおよびドレ
インの間のその制御される区間が、信号を通じる
分岐中に直接挿入され、その際信号伝送は制御電
極（ゲート）に生じる制御信号の関数として両方
向に可能である。
西ドイツ特許公報第2923476号公報から、論理
ゲートから成る２つの２進コード化されたオペラ
ンドの比較のための回路が公知である。２つのオ
ペランドの比較の際生じることのある正および負
のキヤリーは、オアゲートを介して連続的に、低
値のオペランドの桁の比較の際生じたキヤリーと
論理結合される。オアゲートはダイオードロジツ
クとオーム抵抗から構成されるので、その寸法に
対して多くのことが要求されねばならない。した
がつて、集積度の高い回路において実現するには
付加的な費用を要する。さらに、かかる回路にお
いては信号を導く分岐は直接には接続され得な
い。
〔発明の目的〕
この発明の目的は、スタテイツクな回路特性が
保証された直流分のない伝送を可能とする比較器
として構成された論理回路を得ることにある。
この目的は本発明によれば、特許請求の範囲第
１項に記載された構成により達成される。
〔発明の利点〕
之によりキヤリー信号を実用上直流損失電力な
しに伝送することが可能となり、その際寸法自由
性も制限されない、何となればスタチツクの損失
電力からの解放により、トランジスタ特性量のチ
ヤネル巾対チヤネル長さが、負荷容量および開閉
時間のみに関係して選定されるからである。
〔実施例の説明） 次に図示実施例についてこの発明を説明する。
〔比較器の回路構成〕
図は多桁の２進数の比較のため、比較器として
構成された論理回路の或る段の実施形を示す。こ
の段において比較されるべき２個の桁は第ｎ番目
の桁とする。ａo或はｂoで示す入力には、この段
において比較されるべき２進数の互に比較される
べき桁が供給される。ａoがｂoより小さいか或は
大きいかに従つて段は、出力ｃo或はc′oに、次の
段に対するキヤリー信号を表わす所の出力信号を
供給する。対応して図に示す段は入力Ｃo-1或は
c′o-1を持ち、之に、比較されるべき２進数の低
値の桁の比較のために、前位の段からキヤリー信
号が供給される。比較されるべき数字ａo或はｂo
は、２個のノアゲート１７，１８のそれぞれの入
力に供給される。これらノアゲート１７，１８の
他方の入力は、図示の仕方でインバータ１９或は
２０を経て、反転入力信号を得る。ノアゲート１
７，１８の出力は、それぞれ他のノアゲート２１
の入力に存在する。
キヤリー信号入力ｃo-1，c′o-1およびキヤリー
信号出力Ｃo，c′oの間の信号分岐中にそれぞれ転
送トランジスタT15或はT16が存在する。この両
トランジスタはノアゲート２１の出力から共通に
制御され、キヤリー信号に対する転送ゲートの一
部を形成する。
更にこの転送ゲートは２個の分路を持つ回路を
包含し、その中にそれぞれ２個の転送トランジス
タT10，T14並びにT13，T12が直列に、予定の電
圧ＵLに存在し、その際これら転送トランジスタ
の制御電極は交互に交叉結合され、これら転送ト
ランジスタのソースおよびドレインの間の制御さ
れる区間の接合点はキヤリー信号出力ｃo，c′oに
存在する。
〔比較器の動作〕
かかる比較器の動作の説明のために、図示の段
に対する２種の特徴的な場合を考察する。
〔第１の例〕 最初に低値の桁に対する図示しない前位の段に
おいて、比較されるべき２進数の比較により一致
が与えられたと仮定する、すなわちキヤリー信号
入力ｃo-1，c′o-1にそれぞれロジツク“０”が生
じる。更に比較されるべき２進数において、ａo
はｂoより大きいと仮定する。その際入力ａoにロ
ジツク“１”、入力ｂoにロジツク“０”が生じ
る。その際容易に分かるようにノアゲート２１の
出力にロジツク“０”が与えられ、よつて転送ト
ランジスタT15，T16は閉塞される。更に入力信
号の上記の状態の際、ノアゲート１７の出力にロ
ジツク“０”、ノアゲート１８の出力にロジツク
“１”が生じるので、転送トランジスタT13，T14
は導通制御され、転送トランジスタT10，T12は
閉塞される。導通制御されたこのトランジスタ
T13を介して電圧ＵLはキヤリー信号出力c′oに伝
送され、之によりａoがｂoより大きいことが示さ
れ、このことは上記の仮定に対応する。同時にキ
ヤリー信号出力ｃoが導通制御された転送トラン
ジスタT14を経て接地され、（U0）、之によりいず
れの場合にもキヤリー信号出力ｃoにロジツク
“０”が生じることが確実にされる。
すなわち低値の桁に対する前位の段における、
比較されるべき２進数の比較に無関係に、図示の
段における比較の結果のみが、高値の桁に対する
後位の段に伝送される。すなわち比較に基いて第
ｎ番目の桁における２進数ａが大きいことが与え
られると、低値の桁に対する前位の段における比
較のどんな結果が与えられるかはどうでも良いの
である、何となれば２進数ａはどの場合にも２進
数ｂより大きいからである。
〔第２の例〕 他の特徴的な場合に対し、桁ａoおよびｂoが等
しく、低値の桁に対する前位の段における比較
が、ａo-1はｂo-1より大きいことを与え、よつて
キヤリー信号入力c′o-1にロジツク“１”が生じ
ると仮定する。例えば入力量ａo，ｂoがそれぞれ
同じロジツク“０”であれば、容易に分かること
は、ノアゲート１７，１８の出力にロジツク
“０”、ノアゲート２１の出力にロジツク“１”が
生じることである。その際転送トランジスタT10
乃至T14は閉塞され、転送トランジスタT15，T16
は導通制御される。その理由でキヤリー信号入力
c′o-1に生じるロジツク“１”のみがキヤリー信
号出力c′oに伝送され、よつて高値の桁に対する
後位の段は、低値の位置に対する前位の段におけ
る比較の不等であつたことを示す。従つてこの例
において、桁a1乃至ａo-1の１つが桁b1乃至ｂo-1
の１つより大きいことが示される。
【図面の簡単な説明】
図はこの発明による比較器として構成された論
理回路を示す。 ａo，ｂo……ｎ番目の桁の比較されるべき数、
ｃo-1，c′o-1……キヤリー入力、ｃo，c′o……キヤ
リー出力。

Claims (1)

  1. 【特許請求の範囲】 １ 段間のキヤリー信号の発生および伝送のため
    の信号導入分岐中に置かれたゲートを備えた比較
    器として構成されたMOS集積回路技術による論
    理回路であつて、比較されるべき数の桁毎にそれ
    ぞれ１個の比較段を備え、この比較段は前位の低
    値の桁の比較の際生じ得る２個のキヤリー信号に
    対するそれぞれ１個の入力と、所属の桁の比較の
    際に生じ得る２個のキヤリー信号に対するそれぞ
    れ１個の出力とを持ち、その際これらのキヤリー
    信号出力は次位の高値の桁に対する後位の比較段
    のキヤリー信号入力に結合される如くなつたもの
    において、比較段毎に両キヤリー信号入力Ｃo-
    １，C′o-1および両キヤリー信号出力Ｃo，Ｃo′の
    間に、それぞれの入力と出力を結合する共通の制
    御入力をもつそれぞれ１個の第１のトランジスタ
    T15，T16が備えられ、２個の分岐を持つ回路が
    備えられ、各分岐においてそれぞれ２個の第２の
    トランジスタT10，T14；T13，T12が直列に予定
    の電圧ＵLを印加され、その際これら第２のトラ
    ンジスタの制御電極は交互に交叉結合され、これ
    ら直列に接続された第２のトランジスタの制御さ
    れる区間の接合点がキヤリー信号出力ｃo，c′oに
    接続されたことを特徴とする比較器として構成さ
    れたMOS論理回路。 ２ 両第１のトランジスタT15，T16は排他的論
    理和結合素子１７，１８，１９，２０，２１を介
    して、交叉結合された第２のトランジスタT10，
    T12；T13，T14はそれぞれ比較器の一致論理結合
    素子１７，１８，１９，２０を介して制御される
    ことを特徴とする特許請求の範囲第１項記載の論
    理回路。
JP60089869A 1976-10-22 1985-04-25 比較器として構成されたｍｏｓ論理回路 Granted JPS60243739A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2647982.3 1976-10-22
DE19762647982 DE2647982A1 (de) 1976-10-22 1976-10-22 Logische schaltungsanordnung in integrierter mos-schaltkreistechnik

Publications (2)

Publication Number Publication Date
JPS60243739A JPS60243739A (ja) 1985-12-03
JPS6114533B2 true JPS6114533B2 (ja) 1986-04-19

Family

ID=5991178

Family Applications (3)

Application Number Title Priority Date Filing Date
JP12668977A Granted JPS5353236A (en) 1976-10-22 1977-10-21 Logical circuit by mos integrated circuit technology
JP60089870A Granted JPS60247329A (ja) 1976-10-22 1985-04-25 同期‐２進カウンタとして構成されたｍｏｓ論理回路
JP60089869A Granted JPS60243739A (ja) 1976-10-22 1985-04-25 比較器として構成されたｍｏｓ論理回路

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP12668977A Granted JPS5353236A (en) 1976-10-22 1977-10-21 Logical circuit by mos integrated circuit technology
JP60089870A Granted JPS60247329A (ja) 1976-10-22 1985-04-25 同期‐２進カウンタとして構成されたｍｏｓ論理回路

Country Status (5)

Country Link
US (2) US4323982A (ja)
JP (3) JPS5353236A (ja)
DE (2) DE2647982A1 (ja)
FR (5) FR2382802A1 (ja)
GB (3) GB1595229A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3035631A1 (de) * 1980-09-20 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Binaerer mos-paralleladdierer
DE3036065A1 (de) * 1980-09-25 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Binaere mos-parallel-komparatoren
FR2505065A1 (fr) * 1981-04-29 1982-11-05 Labo Cent Telecommunicat Cellule d'additionneur binaire a propagation rapide de la retenue et additionneur utilisant de telles cellules
US4439835A (en) * 1981-07-14 1984-03-27 Rockwell International Corporation Apparatus for and method of generation of ripple carry signals in conjunction with logical adding circuitry
US4471455A (en) * 1982-02-04 1984-09-11 Dshkhunian Valery Carry-forming unit
EP0098692A3 (en) * 1982-07-01 1986-04-16 Hewlett-Packard Company Apparatus for adding first and second binary operands
US4523292A (en) * 1982-09-30 1985-06-11 Rca Corporation Complementary FET ripple carry binary adder circuit
US4572506A (en) * 1983-06-03 1986-02-25 Commodore Business Machines Raster line comparator circuit for video game
US4584660A (en) * 1983-06-22 1986-04-22 Harris Corporation Reduction of series propagation delay and impedance
DE3323607A1 (de) * 1983-06-30 1985-01-03 Siemens AG, 1000 Berlin und 8000 München Digitales rechenwerk
FR2573316B1 (fr) * 1984-11-22 1987-10-30 Bensch Kurt Cordage de raquette, notamment de raquette de tennis
JPS61211735A (ja) * 1985-03-18 1986-09-19 Nec Corp 比較回路
FR2583182B1 (fr) * 1985-06-11 1987-08-07 Efcis Additionneur a propagation de retenue avec precharge
JPS6270935A (ja) * 1985-09-24 1987-04-01 Sharp Corp デイジタル加算器
JPH07120261B2 (ja) * 1986-03-20 1995-12-20 株式会社東芝 デジタル比較回路
US4797650A (en) * 1987-06-25 1989-01-10 Delco Electronics Corporation CMOS binary equals comparator with carry in and out
US4755696A (en) * 1987-06-25 1988-07-05 Delco Electronics Corporation CMOS binary threshold comparator
JPH03175530A (ja) * 1989-12-04 1991-07-30 Nec Corp 論理回路
US5282234A (en) * 1990-05-18 1994-01-25 Fuji Photo Film Co., Ltd. Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices
JPH07200257A (ja) * 1993-12-28 1995-08-04 Nec Corp Ｎｍｏｓパストランジスタ回路と加算器
US6292093B1 (en) * 2000-02-22 2001-09-18 Hewlett Packard Company Multi-bit comparator
US8118748B2 (en) * 2005-04-28 2012-02-21 Medtronic, Inc. Implantable capacitive pressure sensor system and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2823476A (en) 1952-04-23 1958-02-18 Bendix Aviat Corp Illuminated devices
US3151252A (en) * 1959-12-28 1964-09-29 Ibm Bidirectional decade counter
US3183369A (en) * 1961-08-16 1965-05-11 Westinghouse Electric Corp Reversible counter operative to count either binary or binary coded decimal number system
US3588475A (en) * 1969-03-21 1971-06-28 Us Navy Forward-backward digital counter circuit
US3767906A (en) * 1972-01-21 1973-10-23 Rca Corp Multifunction full adder
GB1468342A (en) * 1973-01-28 1977-03-23 Hawker Siddeley Dynamics Ld Adder or priority-determining circuits for computers
US3843876A (en) * 1973-09-20 1974-10-22 Motorola Inc Electronic digital adder having a high speed carry propagation line
DE2425602A1 (de) * 1974-05-27 1975-12-11 Siemens Ag Vergleicherschaltung fuer zwei nstellige binaerworte, insbesondere dualzahlen
US3943378A (en) 1974-08-01 1976-03-09 Motorola, Inc. CMOS synchronous binary counter
JPS5227348A (en) * 1975-08-27 1977-03-01 Hitachi Ltd Counter
JPS5841533B2 (ja) * 1975-10-31 1983-09-13 日本電気株式会社 ゼンカゲンサンカイロ

Also Published As

Publication number Publication date
GB1595230A (en) 1981-08-12
JPS5353236A (en) 1978-05-15
FR2382804A1 (fr) 1978-09-29
DE2660843C2 (de) 1984-05-30
US4433372A (en) 1984-02-21
JPS60243739A (ja) 1985-12-03
FR2382806A1 (fr) 1978-09-29
FR2382802A1 (fr) 1978-09-29
DE2647982A1 (de) 1978-04-27
JPS60247329A (ja) 1985-12-07
FR2382804B1 (ja) 1984-04-20
JPS6134296B2 (ja) 1986-08-07
FR2382803A1 (fr) 1978-09-29
FR2382805A1 (fr) 1978-09-29
FR2382805B1 (fr) 1989-02-24
FR2382803B1 (ja) 1982-10-01
FR2382806B1 (ja) 1985-01-18
US4323982A (en) 1982-04-06
GB1595228A (en) 1981-08-12
GB1595229A (en) 1981-08-12
JPS631779B2 (ja) 1988-01-14

Similar Documents

Publication Publication Date Title
JPS6114533B2 (ja)
US4523292A (en) Complementary FET ripple carry binary adder circuit
US4532439A (en) Mosfet logical circuit with increased noise margin
US3989940A (en) Binary incrementer circuit
US5224065A (en) Arithmetic operation unit having bit inversion function
US5095225A (en) Synchronous RST flip-flop circuits flowing small leakage current
US4153939A (en) Incrementer circuit
US4749886A (en) Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate
US3539823A (en) Logic circuit
Wu Theory of transmission switches and its application to design of CMOS digital circuits
US4644185A (en) Self clocking CMOS latch
KR100258870B1 (ko) 2진 비교회로
US4968903A (en) Combinational static CMOS logic circuit
US4680484A (en) Wired-AND FET logic gate
US4451922A (en) Transmission logic parity circuit
US4297591A (en) Electronic counter for electrical digital pulses
EP0224841B1 (en) Logic arithmetic circuit
US4999804A (en) Full adder with short signal propagation path
US3694673A (en) Field effect device and circuit having high current driving capabilities utilizing such device
RU2209507C1 (ru) Парафазное каскадное логическое устройство на кмдп транзисторах
JPH0563967B2 (ja)
US5442801A (en) Arithmetic and logic unit
US4797650A (en) CMOS binary equals comparator with carry in and out
RU2164036C2 (ru) Одноразрядный сумматор
SU405178A1 (ja)