JPS61142823A - 信号変換方式 - Google Patents
信号変換方式Info
- Publication number
- JPS61142823A JPS61142823A JP26459384A JP26459384A JPS61142823A JP S61142823 A JPS61142823 A JP S61142823A JP 26459384 A JP26459384 A JP 26459384A JP 26459384 A JP26459384 A JP 26459384A JP S61142823 A JPS61142823 A JP S61142823A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- analog video
- signal
- converter
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログビデオ信号をデジタルビデオ信号に変
換する信号変換方式に関する。
換する信号変換方式に関する。
レーダは物標に向けて送出した電波の反射波を検波増幅
してアナログビデオ信号を得、このアナログビデオ信号
をＦＴＣ（Ｆａｓｔ Ｔｉｍｅ Ｃｏｎ５ｔａｎｔ ）
回路を介してＣＲＴ （Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕ
ｂｅ）に加え、該ＣＲＴにアナログビデオ信号に対応す
る像をＰＰＩ（Ｐｌａｎ Ｐｏ５ｉｔｉｏｎ Ｉｎｄｉ
ｃａｔｏｒ ）方式などによシリアルタイムに表示する
ものである。
してアナログビデオ信号を得、このアナログビデオ信号
をＦＴＣ（Ｆａｓｔ Ｔｉｍｅ Ｃｏｎ５ｔａｎｔ ）
回路を介してＣＲＴ （Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕ
ｂｅ）に加え、該ＣＲＴにアナログビデオ信号に対応す
る像をＰＰＩ（Ｐｌａｎ Ｐｏ５ｉｔｉｏｎ Ｉｎｄｉ
ｃａｔｏｒ ）方式などによシリアルタイムに表示する
ものである。
第４図は前−記アナログビデオ信号の波形の一例′を示
す図である。第４図（＆）に示したアナログビデオ信号
は、負のレベルの大きい部分ＡおよびＢなどが物標を示
しており、レベルの小さい部分Ｃが雑音を示している。
す図である。第４図（＆）に示したアナログビデオ信号
は、負のレベルの大きい部分ＡおよびＢなどが物標を示
しており、レベルの小さい部分Ｃが雑音を示している。
このアナログビデオ信号のＣＲＴ表示は該信号の電圧が
ＯＣｖ〕のときはＣＲＴの螢光面を全く光らせず、電圧
が負方向に大きくなるのに従って、螢光面の輝度を上げ
るようにしているので、物標を容易に認識することがで
きる。
ＯＣｖ〕のときはＣＲＴの螢光面を全く光らせず、電圧
が負方向に大きくなるのに従って、螢光面の輝度を上げ
るようにしているので、物標を容易に認識することがで
きる。
ところで、レーダはＦ’ＴＣ回路を用いているため、ア
ナログビデオ信号の増幅は交流増幅器によって行なうよ
うにしている。このた灼増幅器の利得を変化させるとア
ナログビデオ信号の直流レベルが変化してしまう。例え
ば、第４図（ａ＞に示したアナログビデオ信号は直流分
−０，２５〔Ｖ）が重畳され第５図（ａ）に示すように
変化してしまう。したがって、この直流分が重畳された
アナログビデオ信号ｔ−ｃＲＴ表示すると、物標を示す
部分Ａ、Ｂなどともに、雑音を示すＣ部分までもが表示
されてしまい、物標の認識が難しくなってしまうという
問題が生じる。
ナログビデオ信号の増幅は交流増幅器によって行なうよ
うにしている。このた灼増幅器の利得を変化させるとア
ナログビデオ信号の直流レベルが変化してしまう。例え
ば、第４図（ａ＞に示したアナログビデオ信号は直流分
−０，２５〔Ｖ）が重畳され第５図（ａ）に示すように
変化してしまう。したがって、この直流分が重畳された
アナログビデオ信号ｔ−ｃＲＴ表示すると、物標を示す
部分Ａ、Ｂなどともに、雑音を示すＣ部分までもが表示
されてしまい、物標の認識が難しくなってしまうという
問題が生じる。
リアルタイム表示を行なうレーダのみならず、リアルタ
イム表示を行なわない高輝度化レーダにおいても生じる
問題である。
イム表示を行なわない高輝度化レーダにおいても生じる
問題である。
高輝度化レーダはアナログビデオ信号をデジタルビデオ
信号に変換するアナログデジタルコンバータ（以下、Ａ
ＤＣという）、該デジタルビデオ信号を記憶するメモリ
、高輝度化を図るためにメモリから低速で読み出し次デ
ジタルビデオ信号をアナログビデオ信号に変換するデジ
タルアナログコンバータ（以下、ＤＡＣという）などか
ら構成されている。
信号に変換するアナログデジタルコンバータ（以下、Ａ
ＤＣという）、該デジタルビデオ信号を記憶するメモリ
、高輝度化を図るためにメモリから低速で読み出し次デ
ジタルビデオ信号をアナログビデオ信号に変換するデジ
タルアナログコンバータ（以下、ＤＡＣという）などか
ら構成されている。
高輝度化レーダのＡＤＣはアナログビデオ信号のとシ得
る最大電圧値と最小電圧値、すなわちアナログビデオ信
号の振幅から量子化レベルを設定するようになっている
。例えば、第３図に示した最大電圧値−１〔ｖ〕、最小
電圧値０〔ｖ〕のアナログビデオ信号を２ビツトのＡＤ
Ｃによってデジタル変換する場合、量子化レベルは一〇
、 ２５ （Ｖ）、−〇、 ５ （Ｖ）および−０，７
５〔Ｖ）に設定され、出力されるデジタル信号は第４図
（ｂ）に示すように、００ （ＭＳＢ （最上位桁）、
Ｉ、ＳＲ（最下位桁）の順で示す、以下同じ）、１１．
ＯＯ，０１，００゜１０、・・・となる。
る最大電圧値と最小電圧値、すなわちアナログビデオ信
号の振幅から量子化レベルを設定するようになっている
。例えば、第３図に示した最大電圧値−１〔ｖ〕、最小
電圧値０〔ｖ〕のアナログビデオ信号を２ビツトのＡＤ
Ｃによってデジタル変換する場合、量子化レベルは一〇
、 ２５ （Ｖ）、−〇、 ５ （Ｖ）および−０，７
５〔Ｖ）に設定され、出力されるデジタル信号は第４図
（ｂ）に示すように、００ （ＭＳＢ （最上位桁）、
Ｉ、ＳＲ（最下位桁）の順で示す、以下同じ）、１１．
ＯＯ，０１，００゜１０、・・・となる。
しかし、前記増幅器の増幅利得の変化によυ、アナログ
ビデオ信号が第５図（ａ）のように変化してしまうと、
ＡＤＣの量子化レベルは最小電圧値０〔ｖ〕と最大電圧
値−１〔ｖ〕を４分する一〇、 ２５ ［”Ｖ）、−０
，５［”Ｖ］および−０，７５［”Ｖ”］のままで、出
力されるデジタル信号は第５図（ｂ）に示、すように０
１゜１１．０１．１０．０１．１０・・・となシ第４図
（ｂ）Ｋ示したものと違ってしまうことになる。
ビデオ信号が第５図（ａ）のように変化してしまうと、
ＡＤＣの量子化レベルは最小電圧値０〔ｖ〕と最大電圧
値−１〔ｖ〕を４分する一〇、 ２５ ［”Ｖ）、−０
，５［”Ｖ］および−０，７５［”Ｖ”］のままで、出
力されるデジタル信号は第５図（ｂ）に示、すように０
１゜１１．０１．１０．０１．１０・・・となシ第４図
（ｂ）Ｋ示したものと違ってしまうことになる。
また、アナログビデオ信号のレベル変化を補正する回路
として直流再生回路が考えられるが、レーダのアナログ
ビデオ信号は雑音を含みかつ振幅が小さい場合があるの
で、直流再生回路によるアナログビデオ信号のレベル変
化の補正はできない。
として直流再生回路が考えられるが、レーダのアナログ
ビデオ信号は雑音を含みかつ振幅が小さい場合があるの
で、直流再生回路によるアナログビデオ信号のレベル変
化の補正はできない。
本発明は上記実情に鑑みて力されたもので、アナログビ
デオ信号の振幅の変化に係わらず、該アナログビデオ信
号を適正なデジタルビデオ信号に変換する信号変換方式
を提供することを目的とする。
デオ信号の振幅の変化に係わらず、該アナログビデオ信
号を適正なデジタルビデオ信号に変換する信号変換方式
を提供することを目的とする。
そこで本発明では、利得制御信号によってアナログビデ
オ信号の増幅利得を変化させて、このアナログビデオ信
号の振幅を変化させたとき、これに対応してアナログビ
デオ信号をデジタルビデオ信号に変換する一以上の量子
化レベルを利得制御信号によって変化させて、アナログ
ビデオ信号のデジタルビデオ信号への変換を行なう。
オ信号の増幅利得を変化させて、このアナログビデオ信
号の振幅を変化させたとき、これに対応してアナログビ
デオ信号をデジタルビデオ信号に変換する一以上の量子
化レベルを利得制御信号によって変化させて、アナログ
ビデオ信号のデジタルビデオ信号への変換を行なう。
利得制御両信号によってアナログビデオ信号の増幅利得
を変化させると、これに応じて振幅が変化する。そこで
、アナログビデオ信号の振幅の変化に応じて、これを量
子化してデジタルビデオ信号に変換する量子化レベルを
変える必要が生じる。
を変化させると、これに応じて振幅が変化する。そこで
、アナログビデオ信号の振幅の変化に応じて、これを量
子化してデジタルビデオ信号に変換する量子化レベルを
変える必要が生じる。
この量子化レベルを変化させることを利得制御信号によ
って行なうようにする。
って行なうようにする。
以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
明する。
第１図は本発明に係る信号変換方式を適用したレーダの
主要部分のブロック構成図である。第１図において、８
は物標からの反射波を受信するアンテナ、１０は受信し
た反射波を増幅検波してアナログビデオ信号を出力する
受信器、１７はＦＴＣ回路、１６はアナログビデオ信号
をデジタルビデオ信号に変換するＡＤＣ，１４はデジタ
ルビデオ信号を記憶するメモリ、１５はメモリド４に記
憶されたデジタルビデオ信号をアナ、ログビデオ信号に
変換するＤＡＣ％ １６はアナログビデオ信号に対応す
る像、すなわち物標像を表示するＣＲＴ％ ９は受信器
１０に内蔵された交流（高周波）増幅器（図示せず）の
増幅利得を変化させる利得調整器、１１および１２はＡ
ＤＣ１３の量子化レベルを設定する基準電圧を発生する
基準電圧発生器、１８はＦＴＣ回路１７の時定数を制御
する時定数制御信号を出力する時定数制御器である。
主要部分のブロック構成図である。第１図において、８
は物標からの反射波を受信するアンテナ、１０は受信し
た反射波を増幅検波してアナログビデオ信号を出力する
受信器、１７はＦＴＣ回路、１６はアナログビデオ信号
をデジタルビデオ信号に変換するＡＤＣ，１４はデジタ
ルビデオ信号を記憶するメモリ、１５はメモリド４に記
憶されたデジタルビデオ信号をアナ、ログビデオ信号に
変換するＤＡＣ％ １６はアナログビデオ信号に対応す
る像、すなわち物標像を表示するＣＲＴ％ ９は受信器
１０に内蔵された交流（高周波）増幅器（図示せず）の
増幅利得を変化させる利得調整器、１１および１２はＡ
ＤＣ１３の量子化レベルを設定する基準電圧を発生する
基準電圧発生器、１８はＦＴＣ回路１７の時定数を制御
する時定数制御信号を出力する時定数制御器である。
物標に向けて送出した電波の反射波をアンテナ８を介し
て受信した受信器１０仁、この反射波を検波し、交流増
幅して第４図（ａ） Ｋ示すようなアナログビデオ信号
を得、さらにこのアナログビデオ信号をＦＴＣ回路１７
を介してＡＤＣ１３に加える。
て受信した受信器１０仁、この反射波を検波し、交流増
幅して第４図（ａ） Ｋ示すようなアナログビデオ信号
を得、さらにこのアナログビデオ信号をＦＴＣ回路１７
を介してＡＤＣ１３に加える。
なお、アナログビデオ信号を増幅する交流増幅器はＦＴ
Ｃ回路１７とＡＤＣ回路１３との間に設けてもよい。
Ｃ回路１７とＡＤＣ回路１３との間に設けてもよい。
ＡＤＣ１３はアナログビデオ信号の最小電圧値（絶対値
）および最大電圧値（絶対値）に基づいて基準電圧を発
生する基準電圧発生器１１および１２の出力電圧によっ
て量子化レベルを設定し、受信器１０の出力するアナロ
グビデオ電圧を２ビツトのデジタルビデオ信号に変換し
、該デジタルビデオ信号をメモリ１４記憶させる。
）および最大電圧値（絶対値）に基づいて基準電圧を発
生する基準電圧発生器１１および１２の出力電圧によっ
て量子化レベルを設定し、受信器１０の出力するアナロ
グビデオ電圧を２ビツトのデジタルビデオ信号に変換し
、該デジタルビデオ信号をメモリ１４記憶させる。
ＤＡＣ１５はメモリ１４に記憶されたデジタルビデオ信
号を低速で読み出し、該読み出したデジタルビデオ信号
をアナログビデオ信号に変換してＣＲＴ １６に出力し
、該アナログビデオ信号に対応する像を高輝度でＣＲＴ
１６ Ｋ表示させる。
号を低速で読み出し、該読み出したデジタルビデオ信号
をアナログビデオ信号に変換してＣＲＴ １６に出力し
、該アナログビデオ信号に対応する像を高輝度でＣＲＴ
１６ Ｋ表示させる。
次Ｋ、！２図は第１図に示したＡＤＣ１３のブロック回
路図である。このＡＤＣ１３は受信器１０の出力するア
ナログビデオ信号の電圧ＶＡ’ｒ２ビットのバイナリコ
ードによって表わされるデジタルビデオ信号電圧ｖＤに
変換するもので、識別可能な最小アナログ電圧値、すな
わち分解能はアナログビデオ信号Ｖムの最小電圧値およ
び最大電圧値によって設定される。
路図である。このＡＤＣ１３は受信器１０の出力するア
ナログビデオ信号の電圧ＶＡ’ｒ２ビットのバイナリコ
ードによって表わされるデジタルビデオ信号電圧ｖＤに
変換するもので、識別可能な最小アナログ電圧値、すな
わち分解能はアナログビデオ信号Ｖムの最小電圧値およ
び最大電圧値によって設定される。
かかるＡＤＣ１３の入力段に配置されたコンパレータ４
．５および６は、各反転入力端子が抵抗値の等しい４個
の抵抗Ｒ１，Ｒ２，Ｒ３およびＲ４を介して接続されて
おり、各非反転入力端子がデジタルビデオ信号に変換す
べきアナログビデオ信号電圧Ｖムを入力する端子１に対
して並列に接続されている。コンパレータ４．５および
６の各反転入力端子は基準電圧発生器１１および１２か
らアナログビデオ信号電圧Ｖムの最小電圧値および最大
電圧値がそれぞれ加えられている端子２および６０間の
電位差を１７４ステツプで等差分圧し次比較基準電圧Ｖ
４ ｅ ＶｓおよびＶ−がそれぞれ印加されている。
．５および６は、各反転入力端子が抵抗値の等しい４個
の抵抗Ｒ１，Ｒ２，Ｒ３およびＲ４を介して接続されて
おり、各非反転入力端子がデジタルビデオ信号に変換す
べきアナログビデオ信号電圧Ｖムを入力する端子１に対
して並列に接続されている。コンパレータ４．５および
６の各反転入力端子は基準電圧発生器１１および１２か
らアナログビデオ信号電圧Ｖムの最小電圧値および最大
電圧値がそれぞれ加えられている端子２および６０間の
電位差を１７４ステツプで等差分圧し次比較基準電圧Ｖ
４ ｅ ＶｓおよびＶ−がそれぞれ印加されている。
例えば、アナログビデオ信号Ｖムの最小および最大電圧
値が第４図（ａ）に示し九よ５ Ｋ Ｏ［”Ｖ）および
＝１［”Ｖ］とすると、ｖ４が−０，２５［”Ｖ：ｌ、
Ｖ、が−０，５１：Ｖ］、ｖｓ カーＱ、７５ （Ｖ〕
となる。各コンパレータ４．５および６は入力されたア
ナログビデオ信号電圧ＶＡそれぞれ比較基準電圧Ｖ４．
ｖ、およびｖ６と比較して、電圧Ｖムが比較基準電圧
より小さいときは信号″０′″、大きいときは信号′″
１”をそれぞれエンコーダ７に出力する。
値が第４図（ａ）に示し九よ５ Ｋ Ｏ［”Ｖ）および
＝１［”Ｖ］とすると、ｖ４が−０，２５［”Ｖ：ｌ、
Ｖ、が−０，５１：Ｖ］、ｖｓ カーＱ、７５ （Ｖ〕
となる。各コンパレータ４．５および６は入力されたア
ナログビデオ信号電圧ＶＡそれぞれ比較基準電圧Ｖ４．
ｖ、およびｖ６と比較して、電圧Ｖムが比較基準電圧
より小さいときは信号″０′″、大きいときは信号′″
１”をそれぞれエンコーダ７に出力する。
エンコーダ７は３ビツト入力２ビツト出力のプライオリ
ティエンコーダであって、信号″′１”を出力したコン
パレータのうち、最も高い比較基準電圧を設定されたコ
ンパレータの出力を２ビツトのデジタル信号に変換し、
デジタルビデオ信号電圧ＶＤとして出力する。例えば、
ｆＪＸＺ図（ａ）Ｉｃ示し九アナログビデオ信号は第４
図（ｂ） Ｉｃ示すように、Ｏｏ（ＭＳＢ 、 Ｌ８Ｂ
（Ｄ順、以下同じ）、１１．００゜Ｇ１．ＯＯ，１０
・・・となる。
ティエンコーダであって、信号″′１”を出力したコン
パレータのうち、最も高い比較基準電圧を設定されたコ
ンパレータの出力を２ビツトのデジタル信号に変換し、
デジタルビデオ信号電圧ＶＤとして出力する。例えば、
ｆＪＸＺ図（ａ）Ｉｃ示し九アナログビデオ信号は第４
図（ｂ） Ｉｃ示すように、Ｏｏ（ＭＳＢ 、 Ｌ８Ｂ
（Ｄ順、以下同じ）、１１．００゜Ｇ１．ＯＯ，１０
・・・となる。
受信器１０の増幅利得が利得調整器９の利得制御信号に
よって変えられると、第４図（ａ）に示したアナログビ
デオ信号は！＠３図（ａ）に示すように最小電圧値が−
α２５ 〔Ｖ） Ｋ変化する。この九め、基準電圧発生
器１１から端子２に加えられている電圧は利得調整器９
の利得制御信号によって−０，２５（Ｖ）に変化させら
れ、各コンパｔ／−１４゜５および６の比較基準電圧は
、第３図（ａ）に示すよ５に一α４３７５ （ｖ：］、
−〇、６２５０ （Ｖ） オｘび−０，８１２５（Ｖ）
に再設定されることになる。
よって変えられると、第４図（ａ）に示したアナログビ
デオ信号は！＠３図（ａ）に示すように最小電圧値が−
α２５ 〔Ｖ） Ｋ変化する。この九め、基準電圧発生
器１１から端子２に加えられている電圧は利得調整器９
の利得制御信号によって−０，２５（Ｖ）に変化させら
れ、各コンパｔ／−１４゜５および６の比較基準電圧は
、第３図（ａ）に示すよ５に一α４３７５ （ｖ：］、
−〇、６２５０ （Ｖ） オｘび−０，８１２５（Ｖ）
に再設定されることになる。
したがって、ＡＤＣ１３の出力するデジタルビデ明した
が８ビツトあるいは１２ビツト等のＡＤＣであってもよ
い。
が８ビツトあるいは１２ビツト等のＡＤＣであってもよ
い。
ま７ｔ、ＦＴＣ回路１７は速断周波数の可変できる高域
フィルタなので、その遮断周波数の変更によシ直流分の
変動を生ずる可能性があるが、ＦＴＣ回路１７のアナロ
グビデオ信号に与える影響は受信器１０はどではないの
で無視できる。ＦＴＣ回路１７が速断周波数の変更によ
シアナログビデオ信号に影響を及ぼす場合には、時定数
制御器の変化を受信器１０の増幅利得の変化と合わせて
考慮し、ＡＤＣ１３の量子化レベルを変化させればよい
。
フィルタなので、その遮断周波数の変更によシ直流分の
変動を生ずる可能性があるが、ＦＴＣ回路１７のアナロ
グビデオ信号に与える影響は受信器１０はどではないの
で無視できる。ＦＴＣ回路１７が速断周波数の変更によ
シアナログビデオ信号に影響を及ぼす場合には、時定数
制御器の変化を受信器１０の増幅利得の変化と合わせて
考慮し、ＡＤＣ１３の量子化レベルを変化させればよい
。
以上説明したように本発明によれば、利得制御信号によ
るアナログビデオ信号の振幅の変化に対応して、アナロ
グデジタルコンバータの量子化レベルを該利得制御信号
によって変化させることによシ、アナログビデオ信号の
電圧の大きさの範囲に適応する量子化レベルでアナログ
ビデオ信号をデジタルビデオ信号に変換できる。
るアナログビデオ信号の振幅の変化に対応して、アナロ
グデジタルコンバータの量子化レベルを該利得制御信号
によって変化させることによシ、アナログビデオ信号の
電圧の大きさの範囲に適応する量子化レベルでアナログ
ビデオ信号をデジタルビデオ信号に変換できる。
第１図は本発明に係る信号変換方式を適用したレーダの
主要部分のブロック構成図、第２図は第１図に示したＡ
ＤＣ（アナログデジタルコンバータ）のブロック回路図
、第３図、第４図および第５図はアナログビデオ信号と
該アナログビデオ信号に対応するデジタルビデオ信号の
波形図である。 ８・・・アン・テナ、９・・・利得調整器、１０・・・
受信器、１１．１２・・・基準電圧発生器、１３・・・
ＡＤＣ（アナログデジタルコンバータ）、１４・・・メ
モリ、１５・・・ＤＡＣ（デジタルアナログコンバータ
）、１６・・・ＣＲＴ、１７・・・ＦＴＣ回路。
主要部分のブロック構成図、第２図は第１図に示したＡ
ＤＣ（アナログデジタルコンバータ）のブロック回路図
、第３図、第４図および第５図はアナログビデオ信号と
該アナログビデオ信号に対応するデジタルビデオ信号の
波形図である。 ８・・・アン・テナ、９・・・利得調整器、１０・・・
受信器、１１．１２・・・基準電圧発生器、１３・・・
ＡＤＣ（アナログデジタルコンバータ）、１４・・・メ
モリ、１５・・・ＤＡＣ（デジタルアナログコンバータ
）、１６・・・ＣＲＴ、１７・・・ＦＴＣ回路。
Claims (1)
- 利得制御信号によって振幅を変えられるアナログビデオ
信号を、該アナログビデオ信号の振幅に応じて設定され
た一以上の量子化レベルで、デジタルビデオ信号に変換
する信号変換方式において、前記利得制御信号によって
前記アナログビデオ信号の振幅を変化させるのに対応し
て、該利得制御信号によって前記量子化レベルを変化さ
せ、該アナログビデオ信号をデジタルビデオ信号に変換
することを特徴とする信号変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26459384A JPS61142823A (ja) | 1984-12-17 | 1984-12-17 | 信号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26459384A JPS61142823A (ja) | 1984-12-17 | 1984-12-17 | 信号変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61142823A true JPS61142823A (ja) | 1986-06-30 |
Family
ID=17405454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26459384A Pending JPS61142823A (ja) | 1984-12-17 | 1984-12-17 | 信号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61142823A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990913A (en) * | 1988-01-21 | 1991-02-05 | Institut Francais Du Petrol | Analog to digital converter for highly dynamic signals, using a variable reference voltage to floating decimal point output |
| US5438691A (en) * | 1993-05-27 | 1995-08-01 | Nec Corporation | Receiver using a plurality of amplifiers and analog-to-digital converters for demodulating and decoding a signal |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5461453A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Analog-digital conversion circuit |
| JPS56126390A (en) * | 1980-03-10 | 1981-10-03 | Sanyo Electric Co Ltd | A-d converting circuit of video signal |
| JPS56168427A (en) * | 1980-05-28 | 1981-12-24 | Ricoh Co Ltd | Analog-to-digital converter |
| JPS592431A (ja) * | 1982-06-28 | 1984-01-09 | Hitachi Ltd | アナログ・デイジタル変換器 |
-
1984
- 1984-12-17 JP JP26459384A patent/JPS61142823A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5461453A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Analog-digital conversion circuit |
| JPS56126390A (en) * | 1980-03-10 | 1981-10-03 | Sanyo Electric Co Ltd | A-d converting circuit of video signal |
| JPS56168427A (en) * | 1980-05-28 | 1981-12-24 | Ricoh Co Ltd | Analog-to-digital converter |
| JPS592431A (ja) * | 1982-06-28 | 1984-01-09 | Hitachi Ltd | アナログ・デイジタル変換器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990913A (en) * | 1988-01-21 | 1991-02-05 | Institut Francais Du Petrol | Analog to digital converter for highly dynamic signals, using a variable reference voltage to floating decimal point output |
| US5438691A (en) * | 1993-05-27 | 1995-08-01 | Nec Corporation | Receiver using a plurality of amplifiers and analog-to-digital converters for demodulating and decoding a signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10513322A (ja) | ワイド・ダイナミック・レンジ・アナログ・ディジタル変換 | |
| JPS61142823A (ja) | 信号変換方式 | |
| JP2599634Y2 (ja) | ディザー回路付きａｄ変換回路 | |
| JPH03254524A (ja) | Ａ／ｄ変換器 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPH01256816A (ja) | Ａ／ｄ変換器 | |
| JPH01218177A (ja) | 撮像信号処理回路 | |
| US5038204A (en) | Multi-level analog composite video signal generating apparatus | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPS6041327A (ja) | アナログ・ディジタル変換装置 | |
| JPS635308Y2 (ja) | ||
| JPS58212220A (ja) | アナログ／デイジタル変換器のオフセツト電圧補正方法 | |
| SU1027814A2 (ru) | Аналого-цифровой преобразователь | |
| JPS62225084A (ja) | 映像信号処理回路 | |
| JP2728907B2 (ja) | セミフラッシュａｄコンバータ | |
| JPH05176221A (ja) | ガンマ補正回路 | |
| JPH09148933A (ja) | 特定のビデオ信号内の中間周波信号のディジタル化の方法と、その方法を実行する回路 | |
| JPH0374976A (ja) | ビデオ合成回路 | |
| JPS62204616A (ja) | 並列比較形ａ―ｄ変換器のリファレンス調整方法 | |
| JPH10108041A (ja) | 非線形処理回路 | |
| JPH06233155A (ja) | ディジタルガンマ補正回路 | |
| JPH0993130A (ja) | 並列型ａｄ変換器 | |
| JPS63146513A (ja) | 自己診断機能を有する接岸支援システム | |
| JPS564930A (en) | Bipolar analog-digital conversion system | |
| JPS62123831A (ja) | Ａ−ｄ変換器 |