JPS62204616A - 並列比較形ａ―ｄ変換器のリファレンス調整方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 並列比較形Ａ−Ｄ変換器のリファレンス調整回路であっ
て、高周波帯域のアナログ信号をディジタル信号に変換
する場合に問題となるコード遷移不確実性による変換デ
ータの歪を、低周波の微分直線性調整と近似的になるよ
うな調整が可能となる調整回路について開示されている
。

〔産業上の利用分野〕

本発明はＡ−Ｄ変換器の微分直線性の調整に際し、コー
ド遷移不確実性の影響を考慮した調整が可能な回路に関
するもので、さらに詳しく言えば高周波のＡ−Ｄ変換に
際して問題となるコード遷移不確実性を、予め微小振幅
の高周波信号の重畳した信号を使用し比較器出力がデユ
ティ比５０％になるように基準電圧を設定することによ
り高周波領域の微分直線性が良い調整を可能とした回路
に関するものである。

Ａ−Ｄ変換器の鍵となる回路は、比較回路でありＭＯＳ
技術を使った比較回路では８ピッ１−Ａ−Ｄ変換器で、
約３５Ｍサンプル／秒の変換速度を持つ物が一般化され
ており、サファイア絶縁基板を使用した６ビツト並列比
較Ａ−Ｄ変換器では４０Ｍサンプル／秒まで動作するも
のも実用化に達してしる。

しかし、さらに高周波領域のＡ−Ｄ変換器を実現するに
あたり、比較回路の特性による変換データの歪を補正す
る回路が要望されている。

〔従来の技術〕

並列比較形Ａ−Ｄ変換回路は、量子レベルに対応した数
だけ比較器を設置し、アナログ入力電圧とこれら各量子
化レベルを並列比較し、どのレベルの比較器が動作した
かによってディジタル出力を得る方式であり、極めて高
速変換動作が可能なＡ−Ｄ変換回路である。

しかし比較器の出力が１−０またはＯ−１に変化する変
換速度等の特性の違いにより高周波になるほどコード遷
移不確実性の領域が広くなり、アナログ入力に対して正
確に対応したディジタル変換ができなくなるといった問
題点がある。

〔発明が解決しようとする問題点〕

上記の問題点に関してはＭＯ３技術の発展と絶縁基板に
サファイアを使用するといった方法で回路の高速化を計
り、コード遷移不確実性を小さくし順次に高周波領域に
対するＡ−Ｄ変換器も実用化されつつあるが、これとて
も使用可能な高周波には限界がある。

本発明はこのような点にかんがみて創作されたもので、
従来の比較器を使用したＡ−Ｄ変換回路に節易な回路を
付加することにより、微分直線性の良い高周波領域の変
換を可能とするリファレンス調整回路を提供することを
目的としている。

〔問題点を解決するための手段〕

第１図は本発明のリファレンス調整回路の原理ブロック
図を示す。

第１図において１は電圧安定精度の高い基準電圧発生回
路、２は可変抵抗器を直列に接続した基準電圧調整器群
である。

３は基準電圧調整器群２で設定された比較基準電圧とア
ナログ入力電圧と比較する比較器群である。

５は実使用時のバイアス電圧であり、６は微分直線性を
調整する調整時のバイアス電圧である。

４は実使用時のバイアス電圧５と調整時のバイアス電圧
６を切り替えるバイアス切り替え器である。

〔作用〕

基準電圧発生回路１の出力電圧を比較器群３の比較基準
電圧の最大Ｖ　Ｉ＋と最低■１の差電圧をフルスケール
電圧ＶＦＳとし、Ｘピッ）Ａ−Ｄ変換器の場合にはフル
スケール電圧ｖｒｓをＶＦＳ／２Ｘの刻みで分圧し、各
分圧電圧を２に一１個の比較器の比較基準電圧となるよ
うに基準電圧調整器群２の抵抗器が付設されている。

基準電圧調整器群２の個々の抵抗器はそれぞれ同一の抵
抗値を有するものであるが、これらの抵抗器はそれぞれ
が可変抵抗器であって、個々の比較器に印加する比較基
準電圧を微細に調整ができるようになっている。

調整方法は、入力信号として１つの比較器が感動するの
に必要な微小信号を印加し、バイアス切り替え器４によ
りアナログ入力回路に調整時のバイアス電圧６を重畳し
たのち、比較器群３のピント出力のデユティ比を５０％
になるように、基準電圧調整器群２を構成する可変抵抗
器を微細に調整して比較基準電圧を設定する方式で行わ
れる。

〔実施例〕

第２図は本発明の一実施例であって、比較器として高速
コンパレータＣ５〜Ｃ７を用い、基準電圧調整器として
は１００Ωの可変抵抗器ＲＶ、−ＲＶ、を直列に接続し
た回路で構成された３ビツトのＡ−り変換器である。

また零回路において抵抗Ｒ＋とＲ２は５０Ωを使用して
おり、各可変抵抗器を中央に設定することにより、はぼ
均等間隔の比較基準電圧を得ることができるようになつ
ている。

終端抵抗７と接地との間に実使用時のバイアス電圧とし
−１，３■を設定し、調整時のバイアス電圧としては−
１，７ｖ〜−０，９Ｖまで可変できる電源を用いている
。

この回路による微分直線性の調整は次の手順により行わ
れる。

■　バイアス切り替え器４を実使用時のバイアス電圧５
に設定する。

■　調整に適したアナログ入力の信号レベルを設定する
。

設定の条件は、比較器群３のうち４番目の比較基準電圧
が設定されている比較器Ｃ４が、１−０および０−１に
反転するのに必要な最小レベルとする。この時必要であ
れば、４番目の基準電圧調整器Ｒ４を調整する。

■　バイアス切り替え器４を調整時のバイアス電圧６に
切り替える。

■　調整するいずれか一つの比較器に印加される基準電
圧に、調整時のバイアス電圧６の電圧を、例えば比較器
群３の１番目の比較器ＣＩには−０，９■、２番目比較
器Ｃ２ニは−１、ＯＶ　−−−−−−７番目であれば−
１，５■のように設定する。

■　■により設定した比較器の１−０反転が直視できる
出力のビットのデユティ比が５０％の“１”。

“Ｏ”信号が得られるように、基準電圧調整器２の電圧
を調整する。

第３図は上記のデユティ比調整回路の説明図である。第
３図においてＡは調整回路の一例であり図中の比較器Ｃ
２は第２図の一実施例の比較器Ｃ２の個所を抜粋したも
のであり、従って調整時のバイアス電圧６は−１，０■
に設定されている。

Ａの調整回路に、Ｂの比較器入力としてアナログ信号Ｂ
、が入力されると、Ｃのビット出力としてＣ１のような
ビット出力が得られる。

このビット出力Ｃ１の波形のうち、Ｔｏｌはハイレベル
域のまたＴ。２はローレベル域の比較的に安定したビッ
ト出力部を図示したものであり、ａは出力部の不安定な
領域を図示したもので、このａの領域をコード３ｐ不確
実部と呼称されている。

また、このＴＷｌまたはＴ。２とａを含めたビット出力
域に対する、安定したビット出力部の占有比率をデユテ
ィ比と呼称しており１：１の場合を１５０％と定義され
ている。

今、比較器Ｃ２にアナログ信号Ｂ、と同じのアナログ信
号Ｂ２が入力され、Ｃ２のビット出力が得られた場合、
ｒｗ＋のデユティ比は５０％以上となり、Ｔ’ｔｍｚの
デユティ比は５０％以下となる。この場合にＴＷＩとＴ
ゎのデユティ比がそれぞれ５０％となるように基準電圧
調整回路の可変抵抗器１？ｖｚを調整することによりＣ
ｚのビット出力が得られる。

■　他の比較器に対してもそれぞれ■、■の調整を順次
に実施する。

■　比較器群３を構成する比較器Ｃ８〜Ｃ１について上
記の調整が終了すると、バイアス切り替え器４を実使用
時のバイアス電圧５に切り替え使用状態として待機する
。

上記の手順で調整を行う本発明の回路を用いることによ
り、高周波領域においてコード遷移不確実性の影響を考
慮した調整が可能となり、高周波領域の変換特性の改良
された歪の少ないＡ−Ｄ変換が可能となる。

〔発明の効果〕

以上のべてきたように、本発明によれば、極めて簡易な
回路構成と調整方法で、高周波領域における特性が改良
されたＡ−Ｄ変換器を提供することができ、実用的には
極めて有用である。

【図面の簡単な説明】

第１図は本発明のリファレンス調整回路の原理ブロック
図、 第２図は本発明の一実施例を示す回路図、第３図はデユ
ティ比調整の説明図である。 第１図において、 １は基準電圧発生回路、２は基準電圧調整器群、３は比
較器群、　　　　４はバイアス切り替え器、５は実使用
時のバイアス電圧、 ６は調整時のバイアス電圧、

Claims (1)

1. 【特許請求の範囲】 基準電圧発生回路（１）と該基準電圧発生回路（１）の
   出力電圧とアナログ入力電圧とを比較する比較器群（３
   ）からなる並列比較形Ａ−Ｄ変換器において、該基準電
   圧発生回路（１）の出力電圧を分圧し微細に調整する基
   準電圧調整器群（２）を付設するとともに、 該比較器群（３）の入力端子に印加するアナログ信号入
   力の接地抵抗（７）側に実使用時のバイアス電圧（５）
   と調整時のバイアス電圧（６）とが切り替えられるバイ
   アス切り替え器（４）を付設したことを特徴としたリフ
   ァレンス調整回路。