JPH0529937A - 校正方法及び校正用信号発生装置 - Google Patents

校正方法及び校正用信号発生装置

Info

Publication number
JPH0529937A
JPH0529937A JP20748091A JP20748091A JPH0529937A JP H0529937 A JPH0529937 A JP H0529937A JP 20748091 A JP20748091 A JP 20748091A JP 20748091 A JP20748091 A JP 20748091A JP H0529937 A JPH0529937 A JP H0529937A
Authority
JP
Japan
Prior art keywords
signal
calibration
analog
level
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20748091A
Other languages
English (en)
Inventor
Koji Ochi
幸治 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP20748091A priority Critical patent/JPH0529937A/ja
Publication of JPH0529937A publication Critical patent/JPH0529937A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【目的】 入力アナログ信号とアナログ・ディジタル変
換の閾値レベルとの相対的なレベル関係を調整する校正
方法において、変換誤差を小さくできる校正方法を提供
する。 【構成】 1又は複数の基準レベルを中心に上下に変化
する信号が重畳された状態のアナログ校正用信号を用意
する。この校正用信号をアナログ・ディジタル変換器を
有する校正対象装置に供給する。この校正対象装置で得
られる前記校正用信号のディジタル出力値に基づいて、
前記基準レベルとアナログ・ディジタル変換の閾値レベ
ルとの相対的なレベル関係を調整する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えばディジタルメ
モリ装置やディジタルメモリスコープ等のアナログ・デ
ィジタル変換器を搭載した装置の入力感度を校正する際
に使用して好適な校正方法及び校正用信号発生装置に関
する。
【0002】
【従来の技術】種々のアナログ信号を記録して解析する
ために、アナログ・ディジタル変換器を搭載したディジ
タルメモリ装置やディジタルメモリスコープ等が使用さ
れている。ディジタルメモリ装置は、アナログ信号をデ
ィジタル信号に変換してICメモリ等に一時蓄えること
ができる装置であり、ディジタルメモリスコープは、更
にそのICメモリ等に蓄えられたディジタル信号を再度
アナログ信号に戻してブラウン管等に表示する機能をも
備えた装置である。
【0003】従来、これらディジタルメモリ装置やディ
ジタルメモリスコープ等の入力感度を調整し、検査し又
は校正する場合には、直流標準電源(いわゆるDCスタ
ンダード)を用いている。すなわち、この直流標準電源
から出力される所定電圧値(基準レベル)の校正用信号
を、校正対象とする装置に入力して、この装置のディジ
タル出力信号の値を読むことにより、又は、さらに、こ
のディジタル出力信号をディジタル・アナログ変換して
得られたアナログ信号の値を読むことにより、それらの
値が所定の値になるように調整を行なったり、本来の値
からの誤差を読み取るようにしている。
【0004】また、校正用信号として方形波信号を使用
して、同様に調整又は誤差の読み取りを行う校正方法も
知られている。この場合、校正用信号として使用される
方形波信号は図8の(A)に示すように、ローレベル1
Lとハイレベル1Hとの間で周期的に変化する信号Si
である。ここで、ローレベル1L及びハイレベル1Hは
それぞれディジタル値のN1及びN2に対応するものと
する。
【0005】一方、校正対象とする装置のアナログ・デ
ィジタル変換器の前段には感度調整用の入力アンプが備
えられている。そして、この校正対象装置に上記校正用
方形波信号Siを入力し、例えばディジタル出力値を読
んで、そのローレベル1Lとハイレベル1Hのディジタ
ル値がN1及びN2となるように、前記入力アンプのゲ
イン及びオフセットを調整する。これによりアナログ・
ディジタル変換器のオフセットを含む感度が校正され
る。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
校正方法の場合、入力アンプの調整状態によりアナログ
・ディジタル変換器において、閾値レベルについて±1
LSB(1LSBは最下位ビットに対応するアナログ信
号のレベル)の誤差が生じる。
【0007】すなわち、校正用方形波信号Siのハイレ
ベル1Hに対し、アナログ・ディジタル変換の閾値レベ
ルが、図8の(B)に示すように2Ha及び2Hbであ
っても、また、図8の(C)に示すように3Ha及び3
Hbであっても、ディジタル出力値はN2となる。同様
にして、校正用方形波信号Siのローレベル1Lに対
し、アナログ・ディジタル変換の閾値レベルが、図8の
(B)に示すように2La及び2Lbであっても、ま
た、図8の(C)に示すように3La及び3Lbであっ
ても、ディジタル出力値はN1となる。なお、入力アン
プにより増減されるのは図8の(A)の校正波信号Si
のレベルであるが、図8では便宜上、閾値レベルを変化
させて示す。
【0008】このようにアナログ・ディジタル変換器で
基準レベルと閾値レベルとの間に校正により1LSBの
誤差が生じると、同じディジタル値を出力するアナログ
入力信号としては最大4LSBの誤差が生じてしまう。
【0009】すなわち、図8Bの状態に調整された測定
器の場合には、図8の(D)に示すようにローレベルが
4Lで、ハイレベルが4Hの入力信号Si1をも、ディジ
タル出力値N1及びN2の方形波信号として出力する。
また、図8の(C)の状態に調整された測定器の場合に
は、図8の(E)に示すようにローレベルが5Lで、ハ
イレベルが5Hの入力信号Si2をも、ディジタル出力値
N1及びN2の方形波信号として出力する。
【0010】これら入力信号Si1とSi2とを比較する
と、レベル4Lはレベル5Lに対してほぼ2LSBだけ
低くなり、また、レベル4Hはレベル5Hに対してほぼ
2LSBだけ低くなっている。したがって、入力アンプ
の調整状態により、得られるディジタルデータの値が同
じであっても、入力されているアナログ方形波信号には
振幅として最大で略4LSBの誤差(1つのレベルの正
確な値からの偏差としては最大で±2LSBの誤差)が
生ずる恐れがある。
【0011】そして、この誤差はそのままアナログ・デ
ィジタル変換誤差となる。例えば、8ビットの装置をフ
ルスケール(分解能が8ビットであるので、閾値レベル
の分割数はフルスケールで256となる)の1/2で校
正するものとすると、フルスケールの1/2は128分
割相当であるので、上述のように最大で±2LSBの変
換誤差が生ずる場合、基準からの誤差は、 ±2/128=0.015625 となる。
【0012】すなわち、従来の場合、校正用方形波信号
を被測定対象の装置に入力し、その装置のアナログ・デ
ィジタル変換後のディジタル出力データを読みながら調
整しても、ほぼ±1.56%の変換誤差が生ずる可能性
があることになる。この変換誤差の割合はアナログ・デ
ィジタル変換器の分解能が粗いと更に大きくなる。
【0013】この発明は以上の点にかんがみ、アナログ
・ディジタル変換器を備えた装置に校正用信号を供給し
て変換出力を調整することにより、その装置の感度を校
正する場合に、変換誤差が従来よりも小さくなる校正方
法を提供することを目的とする。
【0014】また、この発明はそのような校正方法を実
施するための校正用信号を発生する校正用信号発生装置
を提供することを目的とする。
【0015】
【課題を解決するための手段】この発明による校正用信
号発生装置においては、1又は複数の基準レベルを中心
に上下に変化する信号が重畳された状態のアナログ信号
を上記校正用信号として出力する。
【0016】そして、この発明による校正方法において
は、1又は複数の基準レベルを中心に上下に変化する信
号が重畳された状態のアナログ校正用信号を、アナログ
・ディジタル変換器を有する校正対象装置に供給し、こ
の校正対象装置で得られる前記校正用信号のディジタル
出力値に基づいて、前記基準レベルとアナログ・ディジ
タル変換の閾値レベルとの相対的なレベル関係を調整す
る。
【0017】前記校正用信号の前記基準レベルに対する
上下の変化幅は、前記アナログ・ディジタル変換器のデ
ィジタル信号の1LSB以上に設定すると良い。
【0018】
【作用】上記の構成のこの発明による校正方法において
は、校正用信号として、校正しようとするレベルに対応
する基準レベルを中心に上下に変化するアナログ信号が
使用される。このため、基準レベルをアナログ・ディジ
タル変換のための所定の閾値レベル間の中間のレベルに
したとき、上下に変化する信号部分と上下の閾値レベル
とのレベルの上下関係により、基準レベルの閾値レベル
間でのレベル的な位置が判る。この上下に変化する信号
部分と上下の閾値レベルとのレベルの上下は、アナログ
・ディジタル変換出力に現れる。したがって、校正対象
装置のアナログ・ディジタル変換出力であるディジタル
値から、あるいはそのアナログ変換信号から、校正用信
号の基準レベルの閾値レベルに対する相対的関係を設定
することができる。
【0019】そして、校正用信号の基準レベルからの変
化幅が1LSB以上である場合には、基準レベルの上下
の閾値レベルと校正用信号が交差するので、ディジタル
値として基準レベルと閾値レベルのレベル関係を確実に
知ることができ、基準レベルをその上下の閾値レベルの
中間値に調整することができる。
【0020】
【実施例】以下、この発明方法の一実施例を、図1〜図
4を参照しながら説明する。本例はディジタルメモリス
コープの入力感度を校正する場合に、この発明を適用し
たものである。
【0021】図1は本例の入力感度校正システムを示
し、この図1において、10は校正用信号発生装置、2
0はディジタルメモリスコープであり、校正用信号発生
装置10の出力端子10aからディジタルメモリスコー
プ20の入力端子20aに校正用信号S2が供給されて
いる。
【0022】校正用信号発生装置10は、この例の場
合、直流標準電源(DCスタンダード)11と、重畳波
信号加算回路12とを備える。重畳波信号加算回路12
は、重畳波信号発生回路15を有する。そして、直流標
準電源11の出力端子11aが重畳波信号加算回路12
の抵抗器13を介して出力端子10aに接続される。ま
た、重畳波信号発生回路15の出力端子15aが、抵抗
器13と出力端子10aとの接続点にコンデンサ14を
介して接続される。
【0023】直流標準電源11からは基準レベルの直流
電圧DC1が発生する。そして、この例の場合、重畳波
信号発生回路15からは重畳波信号として三角波信号S
1が発生する。したがって、校正用信号発生装置10の
出力端子10aには、基準レベルの直流電圧DC1に三
角波信号S1が重畳された信号S2(図2A参照)が得
られる。
【0024】この場合、この三角波信号S1は、この例
では、図2Aに示すように、約2LSB程度の振幅の信
号とされている。したがって、この例の場合は、校正用
信号S2は基準レベルの直流電圧DC1を中心に上下に
それぞれ最大で約1LSBの変化をする三角波が重畳さ
れた状態の信号である。
【0025】ディジタルメモリ装置7においては、入力
端子20aを介して入力された校正用信号S2は入力ア
ンプ21に供給される。この入力アンプ21には、オフ
セット調整用の可変抵抗器22及びゲイン調整用の可変
抵抗器23が設けられ、これら可変抵抗器22及び23
の抵抗値を調整することにより、それぞれオフセット及
びゲインが調整できるように構成されている。
【0026】この入力アンプ21から出力される調整後
の校正用信号S3は、アナログ・ディジタル変換器24
に供給され、ディジタルデータに変換される。このアナ
ログ・ディジタル変換器24の出力ディジタルデータ
は、メモリ25に書き込まれる。そして、このメモリ2
5から随時読み出されたディジタルデータがディジタル
・アナログ変換器26に供給されて、アナログ信号に戻
され、そのアナログ信号がディスプレイ装置27に供給
され、アナログ信号波形S4がCRTなどのディスプレ
イに表示される。なお、メモリ25から読み出したディ
ジタルデータをアナログ信号に戻さずにそのままディス
プレイに表示する場合もある。
【0027】次に、本例の校正動作につき説明する。
今、図2Aに示すように、アナログ・ディジタル変換器
24から出力されるディジタル値が(N−1),N,
(N+1)であるときの、入力アナログ信号に対するア
ナログ・ディジタル変換器24における閾値のレベル
を、それぞれレベルLA,LB,LC及びLDとする。
そして、ディジタル値Nに対する校正のために、基準レ
ベルの直流電圧DC1を閾値レベルLBとLCとの中間
のレベルに校正する場合について説明する。
【0028】この場合、図2Aに示すように、その校正
用信号S2(調整後の校正用信号S3)の直流信号DC
1が、閾値レベルLBとLCとの中間のレベルであると
きには、校正用信号S2は基準レベルの直流電圧DC1
を中心に上下に最大で約1LSBの変化をする三角波が
重畳された状態の信号であるので、変換出力信号S4
は、図2Bに示すように、値(N−1),値N及び値
(N+1)にそれぞれ対応する3段階のレベルに渡って
周期的に変化する信号となる。
【0029】ここで、DC1のレベルが+極性であると
すると、図1の入力アンプ21の可変抵抗器23を調整
してアンプゲインを大きくすると(感度を良くする
と)、図2Aにおける調整後の校正用信号S3に対する
閾値レベルが相対的にレベルの低い方にシフトする。こ
のため、変換出力信号S4は値(N+1)のレベルの時
間が長くなり、値(N−1)のレベルの時間が短くな
る。
【0030】一方、入力アンプ21のゲインを小さくす
ると(感度を悪くすると)、調整後の校正用信号S3の
DCレベルが低くなるので、閾値レベルが相対的にレベ
ルの高い方にシフトする。このため、変換出力信号S4
は値(N−1)に対応するレベルに存在する時間が長く
なり、値(N+1)のレベルの時間が短くなる。
【0031】したがって、アンプゲインを調整して変換
出力信号S4のディジタル値(N−1)及び(N+1)
に対応するレベルの継続時間を等しくすれば、調整後の
校正用信号S3の基準信号のレベルが閾値レベルLBと
LCとの平均値L0=(LB+LC)/2に設定され
る。
【0032】このようにして、直流標準電源11の出力
電圧である基準レベルを、アナログ・ディジタル変換の
閾値のレベルの平均値に合わせることができるので、直
流標準電源11の出力電圧の2以上の基準レベルを、ア
ナログ・ディジタル変換の前記基準レベルの上下の閾値
レベルの平均値に合わせることにより、入力アンプのゲ
インの調整による調整誤差をほぼ零とすることができ
る。
【0033】また、図2Aにおいて破線の三角波で示す
ように、基準レベルの電圧DC1に重畳されている三角
波の振幅を丁度1LSBあるいは1LSBより僅かに小
さい振幅に設定した場合、基準レベルの電圧DC1の調
整レベルが閾値のレベルLBとLCとの平均値に設定さ
れたときには、変換出力S4が常に値Nのレベルとな
り、調整レベルがそれより高ければ、変換出力S4は、
値Nと値(N+1)との2値を取る。また、調整レベル
がそれより低ければ、変換出力S4は、値Nと値(N−
1)との2値を取る。したがって、この場合、出力S4
が値Nのみを取るように設定することにより、基準レベ
ルDC1をその上下の目的の閾値レベルの平均値に調整
する校正ができる。
【0034】なお、以上のことは、三角波の代わりに正
弦波又はホワイトノイズ等を重畳させても同様の作用効
果が得られるものである。
【0035】また、校正用信号発生装置10において、
直流標準電源11の代わりに、方形波信号の発生源を用
いることもできる。この場合には、2つの基準レベルに
三角波信号などを重畳した状態の信号を校正用信号S2
として得ることができるので、2つの基準レベルに対し
て校正作業を行う場合に、直流標準電源11の場合に
は、2つの基準レベルを、それぞれ用意して調整する必
要があるのに対し、校正作業が1度で済む。
【0036】さらに、重畳波信号としては、三角波だけ
ではなく例えば階段波を用いることもできる。例えば、
3段階で、振幅が1/2LSBの階段波を基準レベルの
電圧DC1に重畳した場合について、図3を参照して説
明する。
【0037】この場合、図3Aに示すように、3つの場
合T1,T2,T3を考える。すなわち、図1の入力ア
ンプ21の可変抵抗器23を調整してアンプゲインを調
整することにより、電圧DC1が閾値レベルLBとLC
の平均値より大きいとき(場合T1)、電圧DC1が閾
値レベルLBとLCの平均値に等しいとき(場合T
2)、電圧DC1が閾値レベルLBとLCの平均値より
小さいとき(場合T3)を考える。
【0038】各期間の変換出力信号S4は、それぞれ、
図3Bに示すように、場合T1では値Nのみでなく、値
(N+1)を取る信号となり、また、場合T3では値N
のみでなく、値(N−1)を取る信号となり、場合T2
では常時値Nのみを取る信号となる。したがって、図3
の例の階段波の場合には、場合T2のように、変換出力
信号S4が値Nのみを常に取るように入力アンプ21の
ゲインを調整することにより、基準レベルの直流電圧D
C1を閾値レベルLBとLCの平均値に設定することが
できるものである。
【0039】そして、変換出力信号S4が場合T1のよ
うな場合には、基準レベルが平均値よりも高く調整さ
れ、また、変換出力信号S4が場合T3のような場合に
は、基準レベルが平均値よりも低く調整されたことが判
る。
【0040】図3の例では重畳される階段波は3段階で
あるが、3段階以上であれば、その段数に応じて基準レ
ベルが設定目的の閾値レベルの平均値よりどの程度ズレ
ているかを知ることができる。
【0041】例えば、4段階で、1段の振幅が1/4L
SBの場合の階段波を、基準レベルの直流電圧DC1の
基準信号に重畳して形成された校正用信号S2を図4A
に示す。図4Aの左側に示すのは、基準レベルがその上
下の閾値レベルの平均値であるとき、図4Aの中央に示
すのは、基準レベルが前記平均値より1/4LSBより
小さい値だけ低いとき、図4Aの右側に示すのは、基準
レベルが前記平均値より1/4より大きく1/2より小
さいときである。この例の場合、図4Bから明らかなよ
うに、変換出力信号S4により、1/4LSBづつの精
度で平均値からのズレを知ることができる。したがっ
て、段数を多くすることにより、平均値からのズレをよ
り細かい精度で知ることができる。
【0042】階段波の階段の数を次第に増加させていく
と、その階段波は三角波になる。また、その調整後の校
正用信号S3に対するその中間レベルのズレが或る規格
に対して内側か外側かを知れば良いときなどは、その階
段波の階段の数はそれほど多くする必要はなく、適当な
段数に設定するだけでよい。
【0043】また、信号源及び入力アンプ21などでノ
イズが必ず混入する。このような場合、ノイズを除去し
て重畳波信号を正確に捉えるには、重畳波信号に同期し
た周期で、A/D変換器24の出力データS4を取り込
み、平均化するようにすれば良い。このため、重畳波信
号の周期は、校正用信号が直流標準電圧でない場合に
は、方形波信号などの校正用信号の周期の整数倍である
方が良い。さらには、その重畳波信号の周期がアナログ
・ディジタル変換器24の変換用のクロックと同期状態
にあれば更に正確なデータを得ることができるのはいう
までもない。
【0044】次に、この発明の他の実施例につき説明す
るに、図5は本例の校正用信号発生装置を示している。
この図5において、31は基準レベル信号発生回路とし
ての方形波発生回路であり、この方形波発生回路31よ
り発生する方形波信号は、可変抵抗器32で所望のレベ
ルに減衰された後、合成用アンプ35の一方の入力端子
に供給される。
【0045】また、33は重畳波発生回路を示し、この
重畳波発生回路33よりは、前述したような重畳波信号
が発生し、その重畳波信号は、可変抵抗器34で所望の
レベルに減衰された後、合成用アンプ35の他方の入力
端子に供給される。そして、この合成用アンプ35で合
成された信号が、アッテネータとしての可変抵抗器30
で所望のレベルに減衰された後、校正用信号S2として
出力端子10aに導出される。
【0046】この例の校正用信号S2によれば、基準信
号としての方形波信号に重畳波信号を種々の振幅比で重
畳することができ、容易に所望の特性を有する校正用信
号S2を生成することができる。
【0047】次に、ディジタル・アナログ変換器を用い
て校正用信号を生成する校正用信号発生装置の例につき
図6及び図7を参照して説明する。
【0048】図6は、本例の校正用信号発生装置を示
し、この図6において、41は校正用信号S2がディジ
タルデータとして書き込まれた校正用信号用メモリであ
る。この校正用信号用メモリ41から読み出されたディ
ジタルデータは、ディジタル・アナログ変換器42にお
いてアナログ信号に変換され、このアナログ信号が出力
用アンプ43を介してアッテネータとしての可変抵抗器
44に供給されて、所望のレベルまで減衰される。そし
て、このアッテネータ44に得られた信号は、校正用信
号S2として出力端子10aに導出される。
【0049】この例の場合には、予め校正用信号用メモ
リ41に、例えば図7に示すような校正用信号S2のデ
ータを書き込んでおくことにより、容易に所望の校正用
信号を得ることができる。図7の例の校正用信号S2
は、第1の基準レベル6Lと第2の基準レベル6Hとを
繰り返す方形波信号に、4段階のレベルで周期的に変化
する階段波を重畳したものであり、方形波信号の周波数
をfとすると、図の例の場合には、階段波の周波数は7
fに設定されている。
【0050】なお、図1の例では、ディジタルメモリ装
置7において、入力段に感度調整用の入力アンプ21を
設けたが、ゲイン調整用のアンプを出力段に設けるよう
にしてもよく、また、アナログ・ディジタル変換器26
又はディジタル・アナログ変換器24に特性調整用の回
路を設けてもよい。さらに、メモリ25に書き込まれた
ディジタルデータに演算処理を施すことによりオフセッ
ト及びゲインを調整するようにしてもよい。
【0051】
【発明の効果】以上説明したように、この発明の校正方
法によれば、校正用信号中の調整したい基準レベルと、
アナログ・ディジタル変換の閾値レベルとを常に一定の
レベル関係に設定することができるので、校正誤差が従
来よりも小さくなる。そして、基準レベルに対して上下
に変化する部分の振幅を1LSB以上とすれば、基準レ
ベルをその上下の目的の閾値レベルの平均値に常に調整
することができ、アナログ・ディジタル変換誤差を最小
にすることができる。
【0052】また、この発明の校正用信号発生装置によ
れば、校正したい基準レベルに三角波や階段波などの重
畳波を重畳するだけで、目的とする校正用信号を得るこ
とができるので、簡単な構成で校正用信号を発生できる
利点がある。
【図面の簡単な説明】
【図1】この発明の一実施例の入力感度校正システムを
示すブロック図である。
【図2】図1の例の説明のための信号波形の一例を示す
波形図である。
【図3】図1の例の説明のための信号波形の他の例を示
す波形図である。
【図4】図1の例の説明のための信号波形の更に他の例
を示す波形図である。
【図5】この発明による校正用信号発生装置の他の実施
例の構成を示す図である。
【図6】この発明による校正用信号発生装置のさらに他
の実施例の構成を示す図である。
【図7】図6の例の校正用信号の一例を示す波形図であ
る。
【図8】従来の校正方法の説明図である。
【符号の説明】
10 校正用信号発生装置 20 ディジタルメモリ装置 11 直流標準電源 12 重畳波信号加算回路 15 重畳波信号発生回路 21 入力アンプ 24 アナログ・ディジタル変換器 25 メモリ 26 ディジタル・アナログ変換器 27 ディスプレイ装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 1又は複数の基準レベルを中心に上下に
    変化する状態のアナログ校正用信号を、アナログ・ディ
    ジタル変換器を有する校正対象装置に供給し、この校正
    対象装置で得られる前記校正用信号のディジタル出力値
    に基づいて、前記基準レベルとアナログ・ディジタル変
    換の閾値レベルとの相対的なレベル関係を調整するよう
    にした校正方法。
  2. 【請求項2】 アナログ・ディジタル変換器を備える校
    正対象装置の前記アナログ・ディジタル変換の閾値レベ
    ルと基準レベルとの相対的なレベル関係を調整するため
    の校正用信号を発生する校正用信号発生装置であって、 1又は複数の基準レベルを中心に上下に変化する信号が
    重畳された状態のアナログ信号を上記校正用信号として
    出力するようにした校正用信号発生装置。
  3. 【請求項3】 前記校正用信号の前記基準レベルに対す
    る上下の変化幅の最大値が、前記アナログ・ディジタル
    変換器のディジタル信号の1LSB(1LSBは、アナ
    ログ・ディジタル変換後のディジタルデータの最小桁に
    対応するアナログ信号のレベル)以上であるようにされ
    てなる請求項2記載の校正用信号発生装置。
JP20748091A 1991-07-24 1991-07-24 校正方法及び校正用信号発生装置 Pending JPH0529937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20748091A JPH0529937A (ja) 1991-07-24 1991-07-24 校正方法及び校正用信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20748091A JPH0529937A (ja) 1991-07-24 1991-07-24 校正方法及び校正用信号発生装置

Publications (1)

Publication Number Publication Date
JPH0529937A true JPH0529937A (ja) 1993-02-05

Family

ID=16540450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20748091A Pending JPH0529937A (ja) 1991-07-24 1991-07-24 校正方法及び校正用信号発生装置

Country Status (1)

Country Link
JP (1) JPH0529937A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744261B2 (en) 2001-04-02 2004-06-01 Agilent Technologies, Inc. Method and an apparatus for measuring the ratio of the amplification factor of a signal level normalizer
US6927600B2 (en) 2002-09-02 2005-08-09 Hynix Semiconductor Inc. Resistance calibration circuit in semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744261B2 (en) 2001-04-02 2004-06-01 Agilent Technologies, Inc. Method and an apparatus for measuring the ratio of the amplification factor of a signal level normalizer
US6927600B2 (en) 2002-09-02 2005-08-09 Hynix Semiconductor Inc. Resistance calibration circuit in semiconductor device

Similar Documents

Publication Publication Date Title
US4736189A (en) Method and apparatus for calibrating an analog-to-digital conversion apparatus
US4647873A (en) Adaptive linear FM sweep corrective system
US4962380A (en) Method and apparatus for calibrating an interleaved digitizer
US4896155A (en) Method and apparatus for self-calibration of subranging A/D converter
US4727318A (en) Apparatus for measuring characteristics of electronic devices
JPH08505026A (ja) デジタル入力ワードからアナログ出力信号を生成する装置および方法
US6987472B2 (en) Built-in-self-test apparatus and method for analog-to-digital converter
JP2683705B2 (ja) ディジタル/アナログ変換装置
US4613814A (en) Method of measuring a frequency domain characteristic
US4901078A (en) Variable duty cycle window detecting analog to digital converter
JPH0529937A (ja) 校正方法及び校正用信号発生装置
JP3144563B2 (ja) 波形測定装置
US5138267A (en) Method of calibrating output levels of a waveform analyzing apparatus
JP3535394B2 (ja) ビーム走査式検査装置
JPH07106964A (ja) パルス増幅器およびd/a変換装置
JPH0388504A (ja) 任意波形発生器
US4605868A (en) Peak-to-peak detection apparatus
JP2624920B2 (ja) 多現象オシロスコープの垂直増幅器校正装置
JP3474914B2 (ja) 自動平衡装置
JPH07177037A (ja) Da変換器
JPH05276042A (ja) アナログ・ディジタル変換装置
CA1224845A (en) Method of measuring a frequency domain characteristic
JPH07212616A (ja) 映像装置のサンプリングクロック発生回路
JPS58212220A (ja) アナログ/デイジタル変換器のオフセツト電圧補正方法
JP2002040099A (ja) 近似波形生成方法及び半導体試験装置