JPS61136241A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61136241A JPS61136241A JP25741884A JP25741884A JPS61136241A JP S61136241 A JPS61136241 A JP S61136241A JP 25741884 A JP25741884 A JP 25741884A JP 25741884 A JP25741884 A JP 25741884A JP S61136241 A JPS61136241 A JP S61136241A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- oxidation
- bird
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、素子間の分離領域に比較的厚い絶縁模をほぼ
マスク寸法通りに形成する半導体装置の製造方法に°関
する。
マスク寸法通りに形成する半導体装置の製造方法に°関
する。
従来、ＭＯ８型の＃？導導体横積回路は素子分離の方法
として半導体基板の素子形成領域上に耐酸化性マスクを
形成して、素子間のいわゆるフィールド領域を選択的に
酸化する方法が広く用いられてきた。し乃）ｔ、、、ａ
択酸化をりなつと、フィールド領域に形成された絶縁酸
化膜が耐酸化性マスクの下で横方向に約０．５μｍ程［
入り込むという、いわゆるバーズビークが発生し素子領
域の寸法が正確にマスク寸法通りに形成されず、トラン
ジスタのチャンネル幅が横くなりしきい１［が増大した
り。
として半導体基板の素子形成領域上に耐酸化性マスクを
形成して、素子間のいわゆるフィールド領域を選択的に
酸化する方法が広く用いられてきた。し乃）ｔ、、、ａ
択酸化をりなつと、フィールド領域に形成された絶縁酸
化膜が耐酸化性マスクの下で横方向に約０．５μｍ程［
入り込むという、いわゆるバーズビークが発生し素子領
域の寸法が正確にマスク寸法通りに形成されず、トラン
ジスタのチャンネル幅が横くなりしきい１［が増大した
り。
メモリー素子に２ける記１キャパシターの面積が縮少し
容量の低下をもたら丁等の欠点を有していた。そこで最
近になりで、バーズビークによる菓子領域寸法の縮少を
防ぐ方法として第３図に示したような方法が用いられる
ようになった。＠３図（Ａ）に示す如く、シリコン４Ｆ
ｆＬ１の表面に讃化シリコン１１１２約１００ＯＮを熱
罐化法により杉成し、そのヒに多結晶シリコン弾３約１
０００人を堆積し更にその上に耐酸化性の窒化シリコン
ＩＩ４約２０００人を堆積する。次に窒化１１４の素子
形成領域上に多結晶シリコンマスク５約４００ＯＡを形
成する。次にＱｌ！３．Ｗ（Ｂ）に示す如く多結晶シリ
コンマスク５を嘴化し膜厚的１．０μｍの酸化シリコン
マスク６を形成する。このとき、酸化シリコンマスク６
は多結晶シリコンマスク５に対して横方向に約０．１μ
ｍの寸法だけ広がる。仄に＠３図（ｑにボす如＜、酸化
シリコンマスク６を中いてＲＩＢ技術により窒化シリコ
ン膜４を異方性エツチングし、更に反転防止のために基
板と同導伝微の不純物７をイオン注入する。このとき形
成された窒化シリコンマスク４の寸法は第３図（〜で示
した素子領域上に形成した多結晶シリコンマスク５より
も横方向に約０．１μｍ人がっている。次（こ嘉３図簡
に示す如く賀化シリコン勝６をエツチング除去したのち
、４化シリコンマスク４を用いてシリコン基板ｌのフィ
ールド絶縁膜を選択酸化し、フィールド絶縁膜８を形成
する。このと青、バーズビーク９が素子形成領域方向に
約０．５μｍ人いるが、窒化シリコンマスク４に約０．
１μｍの寸法変換差があるため、バーズビークによる素
子形成領域の寸法の縮少は約０．４μｍに抑えることか
で赤る。しかし、＠３図に示した従来方法では、素子領
域上の多結晶シリコンマスクを酸化することによる、酸
化膜の横方向への広がりは片１１１で０．１μｍ程度ま
でにしか伸ばせず、その染の選択酸化によるバーズビー
ク分を十分に抽うには不十分である。しかも多結晶シリ
コンマスクツ酸化による横方向の鈑化暎厚のコントロー
ルが矯かしく、バーズビーク量を一定に渫つことがで青
ない間雄がありた。
容量の低下をもたら丁等の欠点を有していた。そこで最
近になりで、バーズビークによる菓子領域寸法の縮少を
防ぐ方法として第３図に示したような方法が用いられる
ようになった。＠３図（Ａ）に示す如く、シリコン４Ｆ
ｆＬ１の表面に讃化シリコン１１１２約１００ＯＮを熱
罐化法により杉成し、そのヒに多結晶シリコン弾３約１
０００人を堆積し更にその上に耐酸化性の窒化シリコン
ＩＩ４約２０００人を堆積する。次に窒化１１４の素子
形成領域上に多結晶シリコンマスク５約４００ＯＡを形
成する。次にＱｌ！３．Ｗ（Ｂ）に示す如く多結晶シリ
コンマスク５を嘴化し膜厚的１．０μｍの酸化シリコン
マスク６を形成する。このとき、酸化シリコンマスク６
は多結晶シリコンマスク５に対して横方向に約０．１μ
ｍの寸法だけ広がる。仄に＠３図（ｑにボす如＜、酸化
シリコンマスク６を中いてＲＩＢ技術により窒化シリコ
ン膜４を異方性エツチングし、更に反転防止のために基
板と同導伝微の不純物７をイオン注入する。このとき形
成された窒化シリコンマスク４の寸法は第３図（〜で示
した素子領域上に形成した多結晶シリコンマスク５より
も横方向に約０．１μｍ人がっている。次（こ嘉３図簡
に示す如く賀化シリコン勝６をエツチング除去したのち
、４化シリコンマスク４を用いてシリコン基板ｌのフィ
ールド絶縁膜を選択酸化し、フィールド絶縁膜８を形成
する。このと青、バーズビーク９が素子形成領域方向に
約０．５μｍ人いるが、窒化シリコンマスク４に約０．
１μｍの寸法変換差があるため、バーズビークによる素
子形成領域の寸法の縮少は約０．４μｍに抑えることか
で赤る。しかし、＠３図に示した従来方法では、素子領
域上の多結晶シリコンマスクを酸化することによる、酸
化膜の横方向への広がりは片１１１で０．１μｍ程度ま
でにしか伸ばせず、その染の選択酸化によるバーズビー
ク分を十分に抽うには不十分である。しかも多結晶シリ
コンマスクツ酸化による横方向の鈑化暎厚のコントロー
ルが矯かしく、バーズビーク量を一定に渫つことがで青
ない間雄がありた。
この発明は上述した従来方法の欠点を改良したもので、
ＭＱＳ型集撰集積回路子分離工程において１選択酸化法
を用いたと青のバーズビークによる素子領域の寸法の縮
少をほぼ完全になくＴことので傘る半導体装置の装造方
法を提供することを目的とする。
ＭＱＳ型集撰集積回路子分離工程において１選択酸化法
を用いたと青のバーズビークによる素子領域の寸法の縮
少をほぼ完全になくＴことので傘る半導体装置の装造方
法を提供することを目的とする。
本発明に２いては、まず半導体基板の表面全面に緩衝材
となる比較的薄い絶縁Ｉｐｌ［を形成する。その上に嘉
−の耐酸化性膜を堆積し、更にその上に、硬化され易い
膜を堆積する。その上のフィールド領域上ζこ第二の耐
酸化性膜を用いたマスクを形成し、そのマスクを用いて
その下の酸化され易い―を酸化し、第二の耐暖化性マス
クの下に約０．５μｍのバーズビークを袖先させる。次
に第二の耐酸化性マスクをエツチング除去し、上記の酸
化され易い膜を１腫化して形成したバーズビークのある
酸化Ｓをマスクに用いて、゛残ったＨｚＪｌ化され易い
マスクＳよびその下の嘉−の耐酸化性膜をＣＤＥ技術あ
るいは反応性イオンエツチング技術を用いてエツチング
して半導体基数のフィールド領域表面をｄ出させる。こ
のとき露出した半導体基数のフィールド領域の寸法は、
前記の酸化膜のバーズビーク分だけ縮少されている。こ
のｆ＆、基板フィールド領域に反転防止のための基板と
導同伝型の不純物をイオン注入し、＃記の酸化Ｉｌｌ！
をエツチング除去下る。次に、残った前記第一の耐酸化
性マスクを用いて基板フィールド領域を選択酸化する。
となる比較的薄い絶縁Ｉｐｌ［を形成する。その上に嘉
−の耐酸化性膜を堆積し、更にその上に、硬化され易い
膜を堆積する。その上のフィールド領域上ζこ第二の耐
酸化性膜を用いたマスクを形成し、そのマスクを用いて
その下の酸化され易い―を酸化し、第二の耐暖化性マス
クの下に約０．５μｍのバーズビークを袖先させる。次
に第二の耐酸化性マスクをエツチング除去し、上記の酸
化され易い膜を１腫化して形成したバーズビークのある
酸化Ｓをマスクに用いて、゛残ったＨｚＪｌ化され易い
マスクＳよびその下の嘉−の耐酸化性膜をＣＤＥ技術あ
るいは反応性イオンエツチング技術を用いてエツチング
して半導体基数のフィールド領域表面をｄ出させる。こ
のとき露出した半導体基数のフィールド領域の寸法は、
前記の酸化膜のバーズビーク分だけ縮少されている。こ
のｆ＆、基板フィールド領域に反転防止のための基板と
導同伝型の不純物をイオン注入し、＃記の酸化Ｉｌｌ！
をエツチング除去下る。次に、残った前記第一の耐酸化
性マスクを用いて基板フィールド領域を選択酸化する。
このとき、嘉−の耐酸化性マスクの下には約０．５μｍ
のバーズビーク力５発生するが％咀−の耐酸化性マスク
はあらかじめ約０．５μｍのバーズビーク分だけ寸
・法カＳ縮少されているため、ここでバーズビークの寸
法が相殺され、はじめにフィールド領域上に形成した第
二の耐酸化性マスクの寸法と一致した寸法で基板上にフ
ィールド絶縁膜を形成することができる。
のバーズビーク力５発生するが％咀−の耐酸化性マスク
はあらかじめ約０．５μｍのバーズビーク分だけ寸
・法カＳ縮少されているため、ここでバーズビークの寸
法が相殺され、はじめにフィールド領域上に形成した第
二の耐酸化性マスクの寸法と一致した寸法で基板上にフ
ィールド絶縁膜を形成することができる。
本殆明により、ａ択酸化を行なったときに生じるバーズ
ビークによるパターン変換差をなく丁ことがで青るため
、半導体基板上に正確な寸法で素子形成領域を形成する
ことがで寺るようｔこなり。
ビークによるパターン変換差をなく丁ことがで青るため
、半導体基板上に正確な寸法で素子形成領域を形成する
ことがで寺るようｔこなり。
従ってＭＯ８型集積回路のトランジスタのチャネル幅の
ばらつ青を１１＜ｌ、、更ｌこメモリーキャパシタの面
積の減少を抑えて記憶内容の減少をなくすことかで傘る
ようになった。
ばらつ青を１１＜ｌ、、更ｌこメモリーキャパシタの面
積の減少を抑えて記憶内容の減少をなくすことかで傘る
ようになった。
本発明をＭＯ８型半導体装置に適用した実施例につ去図
面を参照して説明する。講１図（７！に示す如く面方位
（１００） 、比抵抗５−５−２０ＱのＰ型シリコン基
数１を用意しその表面全面に熱酸化によって厚さ約１０
０ＯＮの程度の重化シリコン嗅２を形成する。その後Ｃ
ＶＤ法により第１蝋化シリコン膜３を約２０００Ａ＃よ
び多結晶シリコン膜４を約４００ＯＡ順次堆積させる。
面を参照して説明する。講１図（７！に示す如く面方位
（１００） 、比抵抗５−５−２０ＱのＰ型シリコン基
数１を用意しその表面全面に熱酸化によって厚さ約１０
０ＯＮの程度の重化シリコン嗅２を形成する。その後Ｃ
ＶＤ法により第１蝋化シリコン膜３を約２０００Ａ＃よ
び多結晶シリコン膜４を約４００ＯＡ順次堆積させる。
次に上記多結晶シリコン［！４を酸化し、約１０００人
の酸化シリコン膜を形成したのち、ＣＶＤ法により第２
望化膜を約２００（ｌ堆積させ更に写真食刻工株によっ
て多結晶シリコン膜４のフィールド領域上に第２菫化シ
リコンマスク５および酸化シリコンマスク６をパターニ
ングする。次に第１図（Ｅｌに示す如く、第２窒化ｇ１
５をマスクに用いて多結晶シリコン膜４を１沢的に熱酸
化し、膜厚約８０００人の酸化シリコン婁７を形成する
。このとき同時に横方向に約０，１μｍのバーズビーク
８が形成される。次に嘉１図（ｑに示す如（、ＣＤＢ技
術を用いて第二窒化膜マスク５．弗化Ｔンモニウム醇液
を用いて４化シリコンマスク６を、およびＣＤＩ技術を
用いて多結晶シリコン膜４を等方的にエツチング除去す
る。
の酸化シリコン膜を形成したのち、ＣＶＤ法により第２
望化膜を約２００（ｌ堆積させ更に写真食刻工株によっ
て多結晶シリコン膜４のフィールド領域上に第２菫化シ
リコンマスク５および酸化シリコンマスク６をパターニ
ングする。次に第１図（Ｅｌに示す如く、第２窒化ｇ１
５をマスクに用いて多結晶シリコン膜４を１沢的に熱酸
化し、膜厚約８０００人の酸化シリコン婁７を形成する
。このとき同時に横方向に約０，１μｍのバーズビーク
８が形成される。次に嘉１図（ｑに示す如（、ＣＤＢ技
術を用いて第二窒化膜マスク５．弗化Ｔンモニウム醇液
を用いて４化シリコンマスク６を、およびＣＤＩ技術を
用いて多結晶シリコン膜４を等方的にエツチング除去す
る。
次に第１図のに示す如く酸化シリコンｌ［７およびバー
ズビーク８をマスクに用いて第一窒化膜３および酸化シ
リコン膜２を反応性イオンエツチング技術を用いて異方
性エツチングし、更に反転防止のために蟇改と同導伝型
の不ＭＡＶＪ８．Ｍえば＋９＋ｔをイオン注入する。そ
の後列えば弗化アンモニウムｆＩ液を用いて酸化シリコ
ン［７をエツチング除去したのち、嘉１図に）に示す如
く、嬉ｌ−化膜３をマスクに用いてシリコン基板１を選
択的に熱酸１ヒし、−４約８００（ｌのフィールド酸化
＠１０を形成する。このときバーズビーク１１が横方向
に片側で約０．５μｍ伸びる７が、第１図（Ｂ）で示し
たバーズビーク８と第１図（均に示したバースビーク１
１が相殺され、第１図（Ａ）で示した第２望化シリコン
膜マスク５と同じ寸法のフィールド領域上Ｉこ１７ｉ２
化１９１１０が形成されたことになる。その後＠１図ｎ
に示す如（ＣＤＥ技術を用いて第１窒化膜マスク３をエ
ツチング除去し、シリコン基板の素子形成領域１２を露
出しその上に所望の素子を形成するものである。前記の
実施例では、第１図（ｑｌこおいてＯＤＨによって多結
晶シリコン膜４をエツチング除去したが、酸化シリコン
膜７をマスクに用いて反７ａイオンエツチング技術を用
いてもよい。
ズビーク８をマスクに用いて第一窒化膜３および酸化シ
リコン膜２を反応性イオンエツチング技術を用いて異方
性エツチングし、更に反転防止のために蟇改と同導伝型
の不ＭＡＶＪ８．Ｍえば＋９＋ｔをイオン注入する。そ
の後列えば弗化アンモニウムｆＩ液を用いて酸化シリコ
ン［７をエツチング除去したのち、嘉１図に）に示す如
く、嬉ｌ−化膜３をマスクに用いてシリコン基板１を選
択的に熱酸１ヒし、−４約８００（ｌのフィールド酸化
＠１０を形成する。このときバーズビーク１１が横方向
に片側で約０．５μｍ伸びる７が、第１図（Ｂ）で示し
たバーズビーク８と第１図（均に示したバースビーク１
１が相殺され、第１図（Ａ）で示した第２望化シリコン
膜マスク５と同じ寸法のフィールド領域上Ｉこ１７ｉ２
化１９１１０が形成されたことになる。その後＠１図ｎ
に示す如（ＣＤＥ技術を用いて第１窒化膜マスク３をエ
ツチング除去し、シリコン基板の素子形成領域１２を露
出しその上に所望の素子を形成するものである。前記の
実施例では、第１図（ｑｌこおいてＯＤＨによって多結
晶シリコン膜４をエツチング除去したが、酸化シリコン
膜７をマスクに用いて反７ａイオンエツチング技術を用
いてもよい。
すなわち＠２＋１（Ａ）に示した如＜、 ＃Ｒ１ヒシリ
コン膜７をマスクに用いて反応性イオンエツチング技術
により多結晶シリコン１１１４を異方性エツチングし。
コン膜７をマスクに用いて反応性イオンエツチング技術
により多結晶シリコン１１１４を異方性エツチングし。
バーズビーク８の下部に多結晶シリコン４を残す。
その後＠２図（Ｂｉｔこ示す如く熱酸化ｌζよりバーズ
ビーク下部に残った多結晶シリコンを暖化することによ
り、酸化シリコンＩＩ！１３の分だけ酸化シリコン便マ
スク７の寸法が横方向に広がる。その後第２図（ｑに示
す如く酸化シリコンＩ［７をマスク１こ窮１窒化８１！
３をエツチングすると、酸化膜１３の横方向の膜厚外だ
け寸法の広がった嘉１窒化膜マスク３が形成されるこさ
になり、その後の基板フィールド部の選択酸化の際に生
じるバーズビークによる素子領域寸法の縮少を更に補う
ことができる。
ビーク下部に残った多結晶シリコンを暖化することによ
り、酸化シリコンＩＩ！１３の分だけ酸化シリコン便マ
スク７の寸法が横方向に広がる。その後第２図（ｑに示
す如く酸化シリコンＩ［７をマスク１こ窮１窒化８１！
３をエツチングすると、酸化膜１３の横方向の膜厚外だ
け寸法の広がった嘉１窒化膜マスク３が形成されるこさ
になり、その後の基板フィールド部の選択酸化の際に生
じるバーズビークによる素子領域寸法の縮少を更に補う
ことができる。
第１図に示した実施例では、シリコン基板の上に〔窒化
シリコン／酸化シリコン〕の２鳴＠壇の耐酸化性膜を形
成したが、かわりに〔窒１ヒシリコン／多結晶シリコン
／酸化シリコン〕の３１ｉｉｌ構造にしてもよい。中間
の多結晶シリコン膜は、第１図０においてＷｃｌ窒化シ
リコン＠３を反応性イオンエッチング技術を用いて轟方
性エツチングすると去に、エツチングのストッパーとし
ての役割を持っており、これによってシリコン基板表面
がエツチングイオンにさらされずダメージを受けずに済
むことができ、更に、その後の酸化膜７を弗化アンモニ
ウム溶液でエツチング除去する工程で。
シリコン／酸化シリコン〕の２鳴＠壇の耐酸化性膜を形
成したが、かわりに〔窒１ヒシリコン／多結晶シリコン
／酸化シリコン〕の３１ｉｉｌ構造にしてもよい。中間
の多結晶シリコン膜は、第１図０においてＷｃｌ窒化シ
リコン＠３を反応性イオンエッチング技術を用いて轟方
性エツチングすると去に、エツチングのストッパーとし
ての役割を持っており、これによってシリコン基板表面
がエツチングイオンにさらされずダメージを受けずに済
むことができ、更に、その後の酸化膜７を弗化アンモニ
ウム溶液でエツチング除去する工程で。
上記多結晶シリコン膜があることで、その下の酸化シリ
コン膜２がサイドエッチされるのを防−ぐことができる
。上記の３層構造膜を用いた場合は。
コン膜２がサイドエッチされるのを防−ぐことができる
。上記の３層構造膜を用いた場合は。
構１図（Ａ）に示した酸化され易い膜４の上のマスクも
〔窒化シリコン／多結晶シリコン／＃ｌ化シリコン〕の
３１１構造にしてｉ３傘、その後の２度の選択ａ化で生
じるバーズビーク８と１１の寸法が同じになるようにし
てもよい。更に上記の方法に第２図で示した実施例を組
合わせてもよい。
〔窒化シリコン／多結晶シリコン／＃ｌ化シリコン〕の
３１１構造にしてｉ３傘、その後の２度の選択ａ化で生
じるバーズビーク８と１１の寸法が同じになるようにし
てもよい。更に上記の方法に第２図で示した実施例を組
合わせてもよい。
最９ｋｌζ、本発明の′ｉ！施例ではＰ型半導体基板を
用いた場合について説明した力１、Ｎ型半導体基板でも
全く同様の方法で本発明を実施で舎ることは言うまでも
ない。
用いた場合について説明した力１、Ｎ型半導体基板でも
全く同様の方法で本発明を実施で舎ることは言うまでも
ない。
８１図は本発明の実施例の断面図、第２図は本発明の他
の実施例を示す断面ｊ凶、槙３図は従来方法の断面図で
ある。 代理人弁理士 則 近 驚 佑（他１名）第 １ ＠ 第１図 （Ｆ） 第２図 第 ３ 図 （Ｂ＞ （Ｃ） ＩＲ３−
の実施例を示す断面ｊ凶、槙３図は従来方法の断面図で
ある。 代理人弁理士 則 近 驚 佑（他１名）第 １ ＠ 第１図 （Ｆ） 第２図 第 ３ 図 （Ｂ＞ （Ｃ） ＩＲ３−
Claims (4)
- （１）半導体基板の表面上に第一の耐酸化性膜、酸化さ
れ易い膜および第二の耐酸化性膜を順次堆積する工程と
、写真食刻工程によりフィールド領域上に第二の耐酸化
性膜からなるマスクを形成する工程と、次いで前記第二
の耐酸化性膜をマスクに前記酸化され易い膜を選択的に
酸化する工程と、次いで前記第二の耐酸化性マスクをエ
ッチング除去し、形成した酸化膜をマスクにして前記半
導体基板上の酸化され易い膜と第一の耐酸化性膜をエッ
チングする工程と、次いで素子領域上に残した前記第一
の耐酸化性膜をマスクにして前記半導体基板のフィール
ド領域を選択的に酸化する工程と、次いで前記第一の耐
酸化性マスクをエッチング除去しこの領域に所望の素子
を形成することを具備したことを特徴とする半導体装置
の製造方法。 - （２）酸化され易い膜を選択酸化したのち、形成した酸
化膜をマスクにして上記の酸化され易い膜を異方性エッ
チングしたのち、前記酸化膜のバーズビーク下にエッチ
ングされずに残置した前記酸化され易い膜を酸化するこ
とを特徴とした前記特許請求の範囲第１項記載の半導体
装置の製造方法。 - （３）第１および第２の耐酸化性膜に窒化シリコンを、
酸化され易い膜に多結晶シリコンを用いることを特徴と
した前記特許請求の範囲第１項記載の半導体装置の製造
方法。 - （４）第１および第２の耐酸化性膜に窒化シリコン／多
結晶シリコン／酸化シリコンの三層構造の膜を使用する
ことを特徴とした前記特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25741884A JPS61136241A (ja) | 1984-12-07 | 1984-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25741884A JPS61136241A (ja) | 1984-12-07 | 1984-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61136241A true JPS61136241A (ja) | 1986-06-24 |
Family
ID=17306091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25741884A Pending JPS61136241A (ja) | 1984-12-07 | 1984-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61136241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306638A (ja) * | 1987-06-08 | 1988-12-14 | Toshiba Corp | 半導体装置の製造方法 |
| US4978827A (en) * | 1988-12-16 | 1990-12-18 | Mitsubishi Denki Kabushiki Kaisha | Machining tank with decomposed gas removal |
-
1984
- 1984-12-07 JP JP25741884A patent/JPS61136241A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306638A (ja) * | 1987-06-08 | 1988-12-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPH063811B2 (ja) * | 1987-06-08 | 1994-01-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US4978827A (en) * | 1988-12-16 | 1990-12-18 | Mitsubishi Denki Kabushiki Kaisha | Machining tank with decomposed gas removal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59188974A (ja) | 半導体装置の製造方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JP2002299620A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH08139176A (ja) | 半導体装置の製造方法 | |
| JPS63137457A (ja) | 半導体装置の製造方法 | |
| JPS61136241A (ja) | 半導体装置の製造方法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JPS6242382B2 (ja) | ||
| JPS62274665A (ja) | 半導体装置の製造方法 | |
| JPS62145833A (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS63305527A (ja) | 半導体装置およびその製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPH01196134A (ja) | 半導体装置の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JP2611535B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPH0527995B2 (ja) | ||
| JPH0480927A (ja) | 半導体装置の製造方法 | |
| JPS6258667B2 (ja) | ||
| JPS6312380B2 (ja) | ||
| JPH0414819A (ja) | 半導体装置の製造方法 | |
| JPH05152586A (ja) | Ｍｉｓダイオードの製造方法 | |
| JPH04287947A (ja) | 半導体装置の製造方法 |