JPS61134024A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61134024A JPS61134024A JP25575284A JP25575284A JPS61134024A JP S61134024 A JPS61134024 A JP S61134024A JP 25575284 A JP25575284 A JP 25575284A JP 25575284 A JP25575284 A JP 25575284A JP S61134024 A JPS61134024 A JP S61134024A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- remnants
- etching
- wiring layer
- oxygen plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は配線間の眉間絶縁膜としてポリイミド系樹脂
を用いる多層配線構造の半導体装置の製造方法に関する
ものである。
を用いる多層配線構造の半導体装置の製造方法に関する
ものである。
（従来の技術）
配線間の層間絶縁膜にポリイミド系樹脂を用いることは
例えば特公昭５１−４４８７１号公報などにより良く知
られている。一般にポリイミド系樹脂を眉間絶縁膜とし
て用い、これにスルーホール用開口を形成するに際し、
酸素プラズマ【よるドライエツチングも又良く知られた
手法である。
例えば特公昭５１−４４８７１号公報などにより良く知
られている。一般にポリイミド系樹脂を眉間絶縁膜とし
て用い、これにスルーホール用開口を形成するに際し、
酸素プラズマ【よるドライエツチングも又良く知られた
手法である。
ところがこの酸素プラズマによるドライエツチングでポ
リイミド系樹脂をノ４ターニングした場合、スルーホー
ル底部即ちポリイミド系樹脂直下のアルミニウム表面が
酸素プラズマにより厚く酸化され、更に炭素及び酸素を
含む残渣物がアルミニウム表面（スルーホール底部）に
残シ、この残渣物層がスルファミン酸やフン酸などのア
ルミニウム酸化膜除去液に対し、完全なバリヤとなるた
め、除去されずに残り、スルーホール部に於けるオーミ
ノクコンタクト不良を招いてｂた。
リイミド系樹脂をノ４ターニングした場合、スルーホー
ル底部即ちポリイミド系樹脂直下のアルミニウム表面が
酸素プラズマにより厚く酸化され、更に炭素及び酸素を
含む残渣物がアルミニウム表面（スルーホール底部）に
残シ、この残渣物層がスルファミン酸やフン酸などのア
ルミニウム酸化膜除去液に対し、完全なバリヤとなるた
め、除去されずに残り、スルーホール部に於けるオーミ
ノクコンタクト不良を招いてｂた。
かかる問題点全除去するべく、２００〜３００ｍＴｏｒ
ｒの酸素プラズマエツチングによるスルーホール用開口
形成後に、低圧（５０ｍＴｏｒｒ ）酸素プラズマによ
り前述した残渣物を除去し、フッ酸緩衝液で残ったアル
ミニウム酸化膜を除去するというプロセスを提案し、ス
ルーホール抵抗を改善するという報告がＪａｎ、 １９
８３ Ｊ、 ｇｌｅｃｔｒｏｃｈｍ、 Ｓｏｃ、 ：５
ＯＬＩＤ −５ＴＡＴＥＳＣＸＥＮＣＥ ＡＮＤ ＴＥ
ＣＨＮＯＬＯＧＹ （ツヤ−ナル エレクトロケミカル
ソサエティ：ソリッド−ステート サイエンス アン
ドテクノロノイ）の９５頁〜９７頁に亘り記述されてい
る。
ｒの酸素プラズマエツチングによるスルーホール用開口
形成後に、低圧（５０ｍＴｏｒｒ ）酸素プラズマによ
り前述した残渣物を除去し、フッ酸緩衝液で残ったアル
ミニウム酸化膜を除去するというプロセスを提案し、ス
ルーホール抵抗を改善するという報告がＪａｎ、 １９
８３ Ｊ、 ｇｌｅｃｔｒｏｃｈｍ、 Ｓｏｃ、 ：５
ＯＬＩＤ −５ＴＡＴＥＳＣＸＥＮＣＥ ＡＮＤ ＴＥ
ＣＨＮＯＬＯＧＹ （ツヤ−ナル エレクトロケミカル
ソサエティ：ソリッド−ステート サイエンス アン
ドテクノロノイ）の９５頁〜９７頁に亘り記述されてい
る。
かかる問題を解決するもう１つの報告は、ＫｏｄａｋＭ
ｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍ１ｎｅｒ １
９７９ （コダノクマイクロエレクトロニクス セミナ
）の第１４６頁〜第１４９頁に記載されている様にアル
ゴンスフ２ツタによって前述した残渣物及びアルミニウ
ム酸化膜を連続的に取るというプロセスである。
ｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍ１ｎｅｒ １
９７９ （コダノクマイクロエレクトロニクス セミナ
）の第１４６頁〜第１４９頁に記載されている様にアル
ゴンスフ２ツタによって前述した残渣物及びアルミニウ
ム酸化膜を連続的に取るというプロセスである。
更にもう１つの解決法は、このアルゴンスパッタ時に水
素を加えるという手法であシ、例えばＵＳＰ４３５７２
０３に開示されている。
素を加えるという手法であシ、例えばＵＳＰ４３５７２
０３に開示されている。
（発明が解決しようとする問題点）
しかしながら前者の報告は、低圧酸素プラズマエツチン
グ後にフッ酸緩衝液によるアルミニウム酸化膜除去を伴
うこと及びその後水洗によシフノ酸緩衝液除去を行う必
要があり、この為ピュアーになったアルミニウム表面が
再酸化され、スルーホール抵抗が増大するという問題が
尚つきまとう。
グ後にフッ酸緩衝液によるアルミニウム酸化膜除去を伴
うこと及びその後水洗によシフノ酸緩衝液除去を行う必
要があり、この為ピュアーになったアルミニウム表面が
再酸化され、スルーホール抵抗が増大するという問題が
尚つきまとう。
又残余の報告は、いずれもアルゴンスパッタによるポリ
イミド系樹脂のダメージや汚染を回避するべく、このポ
リイミド系樹脂膜上にＣＶ’Ｄ Ｓ ｔ Ｏ２などのマ
スク材料で覆い、スノンノタを行うが、このアルゴンス
パッタ後にＣＶＤ ５１０２などのマスク材を除去する
際、同じようにアルミニウム表面が再酸化されたり汚染
したりする。従って実際は上層配線層の形成直前にアル
ミニウム酸化膜除去工程を必要とする。しかもこの除去
を前述したウェット処理で行えば、水洗時の再酸化とい
う問題に遭遇する他、アルゴンス・ぐツタによる残渣物
除去は残渣物中の炭素や窒素がスルーホール底面、即ち
アルミニウム表層のかなりの深さまでたたき込まれる為
、思った程スルーホール抵抗の改善は行われないという
欠点があり、いずれにしろポリイミド系樹脂のもつ利益
を充分発揮していないものである。
イミド系樹脂のダメージや汚染を回避するべく、このポ
リイミド系樹脂膜上にＣＶ’Ｄ Ｓ ｔ Ｏ２などのマ
スク材料で覆い、スノンノタを行うが、このアルゴンス
パッタ後にＣＶＤ ５１０２などのマスク材を除去する
際、同じようにアルミニウム表面が再酸化されたり汚染
したりする。従って実際は上層配線層の形成直前にアル
ミニウム酸化膜除去工程を必要とする。しかもこの除去
を前述したウェット処理で行えば、水洗時の再酸化とい
う問題に遭遇する他、アルゴンス・ぐツタによる残渣物
除去は残渣物中の炭素や窒素がスルーホール底面、即ち
アルミニウム表層のかなりの深さまでたたき込まれる為
、思った程スルーホール抵抗の改善は行われないという
欠点があり、いずれにしろポリイミド系樹脂のもつ利益
を充分発揮していないものである。
（問題点を解決するための手段）
この発明は、酸素プラズマによるポリイミド系樹脂への
開口底部に残存する残渣物を除去する為に、このポリイ
ミド系樹脂の直下に存在する配線材料表層のエッチャン
トを用いて反応性イオンエツチング（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ以下ＲＩＥと略記する）によ
り、残渣物除去を行う工程を導入したものである。
開口底部に残存する残渣物を除去する為に、このポリイ
ミド系樹脂の直下に存在する配線材料表層のエッチャン
トを用いて反応性イオンエツチング（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ以下ＲＩＥと略記する）によ
り、残渣物除去を行う工程を導入したものである。
（作 用）
この発明に於ける特徴的な作用は、酸素プラズマによっ
てポリイミド系樹脂を開口した際、その底部に残存する
残渣物が一様でない、即ち残渣物は厚さが数ｘｏ′ｊＬ
であるが、その分布は不均一で１０Ｘ程度の薄い部分が
無数に存在しているとの知見からＲＩＥのもつ物理的な
ス・クノタ性と化学反応性という２つの性質を利用し、
まずス・ぐツタ効果により残渣物の薄い部分を除去し、
この部分から活性ラジカルイオンを導かせて下層配線層
表層をエツチングし、表層と共に残渣物を同時に化学的
に除去するものである。
てポリイミド系樹脂を開口した際、その底部に残存する
残渣物が一様でない、即ち残渣物は厚さが数ｘｏ′ｊＬ
であるが、その分布は不均一で１０Ｘ程度の薄い部分が
無数に存在しているとの知見からＲＩＥのもつ物理的な
ス・クノタ性と化学反応性という２つの性質を利用し、
まずス・ぐツタ効果により残渣物の薄い部分を除去し、
この部分から活性ラジカルイオンを導かせて下層配線層
表層をエツチングし、表層と共に残渣物を同時に化学的
に除去するものである。
（実施例）
この発明方法の第１の実施例を第１図（４）〜（Ｃ）
を用いて説明する。第１図（Ａ）に示す工程は、シリコ
ンなどの半導体基板１の主表面に図示しない能動及び受
動素子を形成し、これら各素子を結線するために図示し
ない絶縁層を介し或は介さないで被着した下層配線材層
として例えばアルミニウム配線層２と、この配線層２上
にポリイミド系樹脂膜３を被着し、この樹脂膜３に開口
部４を形成する工程を示す断面図で、前記開口部４は例
えばＣＶＤ５ｉＯ□などのドライエツチングマスク材５
を選択的に残すホトリソグラフィーをへた後、２００〜
３００ ｍＴｏｒｒの減圧下で酸素プラズマによりマス
ク材５により被覆されない部分をドライエツチングした
後の様子を示している。前記開口部４（以下スルーホー
ル４と称すこともある）の底部４ａには、酸素プラズマ
によって生成された比較的厚いアルミニウム酸化膜６と
残渣物７が残存している。次に第１図（Ｂ）に示すよう
に酸素プラズマエツチング時のマスク材５を除去した後
、アルミニウム配線層２０表層に生成されたアルミニウ
ム酸化膜（Ａｔ２０３）のエッチングガスであるＢＣｔ
５雰囲気下で全面にＲＩＥを行う。前述し六通り残渣物
７は厚さが数１０久あるが、その分布は不均一で、１０
Ｘ程度の薄い部分が無数にある。従って活性ジノカル１
オノのスノンノタ効果により残渣物７の薄い部分が速や
かに除去され、露出したＡｔ２０３６がＢＣ１３ｆラズ
マにより化学的に除去される。次に第１図（Ｃ）で示す
ように残渣物７及びアルミニウム酸化膜６が除去された
スルーホール４の底部４ａを含むポリイミド系樹脂膜３
全面に上層配線材層として例えばアルミニウム配線層８
を被着し・ぐターニングを行い、その後水素或は窒素雰
囲気中で、ポリイミド系樹脂膜３の耐熱限界以下の温度
でノンタリングを行うが、下層配線材をアルミニウムと
したこの第１の実施例では、上層配線材層８の被着前に
、真空中で１００〜３００℃の温度で熱処理を行い表面
に吸着した塩素原子を開離させることが必要である。
を用いて説明する。第１図（Ａ）に示す工程は、シリコ
ンなどの半導体基板１の主表面に図示しない能動及び受
動素子を形成し、これら各素子を結線するために図示し
ない絶縁層を介し或は介さないで被着した下層配線材層
として例えばアルミニウム配線層２と、この配線層２上
にポリイミド系樹脂膜３を被着し、この樹脂膜３に開口
部４を形成する工程を示す断面図で、前記開口部４は例
えばＣＶＤ５ｉＯ□などのドライエツチングマスク材５
を選択的に残すホトリソグラフィーをへた後、２００〜
３００ ｍＴｏｒｒの減圧下で酸素プラズマによりマス
ク材５により被覆されない部分をドライエツチングした
後の様子を示している。前記開口部４（以下スルーホー
ル４と称すこともある）の底部４ａには、酸素プラズマ
によって生成された比較的厚いアルミニウム酸化膜６と
残渣物７が残存している。次に第１図（Ｂ）に示すよう
に酸素プラズマエツチング時のマスク材５を除去した後
、アルミニウム配線層２０表層に生成されたアルミニウ
ム酸化膜（Ａｔ２０３）のエッチングガスであるＢＣｔ
５雰囲気下で全面にＲＩＥを行う。前述し六通り残渣物
７は厚さが数１０久あるが、その分布は不均一で、１０
Ｘ程度の薄い部分が無数にある。従って活性ジノカル１
オノのスノンノタ効果により残渣物７の薄い部分が速や
かに除去され、露出したＡｔ２０３６がＢＣ１３ｆラズ
マにより化学的に除去される。次に第１図（Ｃ）で示す
ように残渣物７及びアルミニウム酸化膜６が除去された
スルーホール４の底部４ａを含むポリイミド系樹脂膜３
全面に上層配線材層として例えばアルミニウム配線層８
を被着し・ぐターニングを行い、その後水素或は窒素雰
囲気中で、ポリイミド系樹脂膜３の耐熱限界以下の温度
でノンタリングを行うが、下層配線材をアルミニウムと
したこの第１の実施例では、上層配線材層８の被着前に
、真空中で１００〜３００℃の温度で熱処理を行い表面
に吸着した塩素原子を開離させることが必要である。
さて、次に第２の実施例として下層配線材層２としてア
ルミニウムを用い更にこの上に薄いタングステン膜を被
着した例について第２図（５）〜Ｃ）に従い説明する。
ルミニウムを用い更にこの上に薄いタングステン膜を被
着した例について第２図（５）〜Ｃ）に従い説明する。
第２図（４）に示す工程は、シリコンなどの半導体基板
１の主表面に図示しない能動及び受動素子を形成し、こ
れら各素子を結線する為に図示しない絶縁層を介し或は
介さないで下層配線材層例えばアルミニウム配線層２を
被着し、更にこの配線層２上に５００Ｘ程度のタングス
テン層９を被着する。このタングステン膜９はアルミニ
ウム配線層２０表面のヒロックの発生を抑えるためのも
のである。そしてこれらの層２，９を・臂ターニングし
た後ポリイミド系樹脂膜３を被着し、この樹脂膜、？の
選択された部分に開口部４を形成する工程の断面図であ
り、この開口部４は、例えハＣ’／’Ｄ Ｓ ｔ Ｏ２
などのドライエッチフグマスク材５を選択的に残す公知
のホトリン工程を経た後、２００〜３００ ｍＴｏｒｒ
の減圧下での酸素プラズマにより、マスク材５により被
覆されない部分をドライエツチングした後の様子を示し
たものでちる。スルーホール４の底部４ａは酸素プラズ
マエツチングの際の残渣物７が、タングステ７層９上に
残存している。
１の主表面に図示しない能動及び受動素子を形成し、こ
れら各素子を結線する為に図示しない絶縁層を介し或は
介さないで下層配線材層例えばアルミニウム配線層２を
被着し、更にこの配線層２上に５００Ｘ程度のタングス
テン層９を被着する。このタングステン膜９はアルミニ
ウム配線層２０表面のヒロックの発生を抑えるためのも
のである。そしてこれらの層２，９を・臂ターニングし
た後ポリイミド系樹脂膜３を被着し、この樹脂膜、？の
選択された部分に開口部４を形成する工程の断面図であ
り、この開口部４は、例えハＣ’／’Ｄ Ｓ ｔ Ｏ２
などのドライエッチフグマスク材５を選択的に残す公知
のホトリン工程を経た後、２００〜３００ ｍＴｏｒｒ
の減圧下での酸素プラズマにより、マスク材５により被
覆されない部分をドライエツチングした後の様子を示し
たものでちる。スルーホール４の底部４ａは酸素プラズ
マエツチングの際の残渣物７が、タングステ７層９上に
残存している。
次に第２図（Ｂ）に示すように、酸素プラズマエツチン
グ時のマスク材５を除去した後、アルミニウム配線層２
の表層に被着さすしたタングステン層９のエッチ２・グ
ガスであるＣＦ４Ｗ囲気下で全面にＲＩＥを行う。これ
により第１の実施例で既に述べたと同じ理由によ、てス
ルーホール４の底部４ａの残渣物７はタングステン層９
と同時に除去される。
グ時のマスク材５を除去した後、アルミニウム配線層２
の表層に被着さすしたタングステン層９のエッチ２・グ
ガスであるＣＦ４Ｗ囲気下で全面にＲＩＥを行う。これ
により第１の実施例で既に述べたと同じ理由によ、てス
ルーホール４の底部４ａの残渣物７はタングステン層９
と同時に除去される。
次に第２図（Ｃ）で示すように残渣物７及びタングステ
ン層９が除去されたスルーホール４の底部４ａを含むポ
リイミド系樹脂膜３全面に上層配線材層として、例えば
アルミニウム配線層８を被着し、・やターニングを行い
、その後水素或は窒素雰囲気中でポリイミド系樹脂膜３
の耐熱限界以下の温度でシリタリングを行って下層アル
ミニウム配線層２と上層アルミニウム配線層８との低抵
抗接合を得る。
ン層９が除去されたスルーホール４の底部４ａを含むポ
リイミド系樹脂膜３全面に上層配線材層として、例えば
アルミニウム配線層８を被着し、・やターニングを行い
、その後水素或は窒素雰囲気中でポリイミド系樹脂膜３
の耐熱限界以下の温度でシリタリングを行って下層アル
ミニウム配線層２と上層アルミニウム配線層８との低抵
抗接合を得る。
（発明の効果）
この発明は、以上説明した様に、酸素プラズマエツチン
グによる残渣物の分布が不均一であることを利用して下
層配線材層の表層のエッチャントによるＲｌＦＪにより
、残渣物を下層配線材層の表層と同時に除去するもので
、次の様な利点がある。
グによる残渣物の分布が不均一であることを利用して下
層配線材層の表層のエッチャントによるＲｌＦＪにより
、残渣物を下層配線材層の表層と同時に除去するもので
、次の様な利点がある。
この発明方法の最も大きな利点は、ＲＩＥによる残渣物
除去後に、露出した下層配線表面が再酸化される工程、
例えば水洗、湯洗などの洗浄工程が不要となることであ
る。これにより下層及び上層配線間のシンタ温度が、ポ
リイミド系樹脂膜の耐熱温度４１０〜４５０℃より低い
温度で行え、且つその境界には酸化物層が変化しないの
で、充分低いスルーホール抵抗が得られる。
除去後に、露出した下層配線表面が再酸化される工程、
例えば水洗、湯洗などの洗浄工程が不要となることであ
る。これにより下層及び上層配線間のシンタ温度が、ポ
リイミド系樹脂膜の耐熱温度４１０〜４５０℃より低い
温度で行え、且つその境界には酸化物層が変化しないの
で、充分低いスルーホール抵抗が得られる。
この発明の他の大きな利点は低圧酸素プラズマ処理やア
ルゴンス・９ツタ処理の様な、ポリイミド系樹脂膜やス
ルーホール底面に強いダメーゾや汚染を与えることがな
い。これはＲＩＥが、ス・ぐツタによる物理的な除去と
、化学反応による化学的な除去を併せもつ性質を、この
残渣物除去処理に利用していることによる。従ってアル
ゴンス・９ツタ処理などによる残渣物除去処理に比べる
と、下層配線層の表層のエツチング量も比較的少量です
むからスルーホール部のステングカバレーゾも向上する
。更にエッチャントとしてＣＦ４の様な塩素を含まない
がスによりＲＩＥを行えば、残渣物除去処理は、このＲ
ＩＥのみで良いことが理解できよう。
ルゴンス・９ツタ処理の様な、ポリイミド系樹脂膜やス
ルーホール底面に強いダメーゾや汚染を与えることがな
い。これはＲＩＥが、ス・ぐツタによる物理的な除去と
、化学反応による化学的な除去を併せもつ性質を、この
残渣物除去処理に利用していることによる。従ってアル
ゴンス・９ツタ処理などによる残渣物除去処理に比べる
と、下層配線層の表層のエツチング量も比較的少量です
むからスルーホール部のステングカバレーゾも向上する
。更にエッチャントとしてＣＦ４の様な塩素を含まない
がスによりＲＩＥを行えば、残渣物除去処理は、このＲ
ＩＥのみで良いことが理解できよう。
第１図へ）〜（Ｃ）は、本発明の第１の実施例を示す工
程断面図、第２図（３）〜（Ｃ）は、本発明の第２の実
施例を示す工程断面図である。 ２、・・アルミニウム配線層、３・−・ポリイミド系樹
脂膜、４・・・開口部（スルーホール）、４ａ・・・底
部、６・・・アルミニウム酸化物、７・・・残渣物、８
・・・アルミニウム配線層、９・・・タングステン層。 特許出願人 沖電気工業株式会社 第１図 第２図 手続補正書輸発） 工、事件の表示 昭和５９年 特 許 願第 ２５５７５号号２、発明
の名称 半導体装置の製造方法 ３ 補正をする者 事件との関係 特 許 出 願 人件 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号４
代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号６、補正の内容 １ 明細書第３頁第４行目に「完全な」とあるのを削除
する。 ２、同書第５頁第１５行目にｒ（Ｒａｉｃｔｉｖｅ Ｉ
ｏｎｇｌｃｈｉｎｇ以下・・・」とあるのをｒ（Ｒｅａ
ｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ以下・・」と補正す
る。 ３、同書第８頁第７行目に「開離」とあるのを「解離」
と補正する。
程断面図、第２図（３）〜（Ｃ）は、本発明の第２の実
施例を示す工程断面図である。 ２、・・アルミニウム配線層、３・−・ポリイミド系樹
脂膜、４・・・開口部（スルーホール）、４ａ・・・底
部、６・・・アルミニウム酸化物、７・・・残渣物、８
・・・アルミニウム配線層、９・・・タングステン層。 特許出願人 沖電気工業株式会社 第１図 第２図 手続補正書輸発） 工、事件の表示 昭和５９年 特 許 願第 ２５５７５号号２、発明
の名称 半導体装置の製造方法 ３ 補正をする者 事件との関係 特 許 出 願 人件 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号４
代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号６、補正の内容 １ 明細書第３頁第４行目に「完全な」とあるのを削除
する。 ２、同書第５頁第１５行目にｒ（Ｒａｉｃｔｉｖｅ Ｉ
ｏｎｇｌｃｈｉｎｇ以下・・・」とあるのをｒ（Ｒｅａ
ｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ以下・・」と補正す
る。 ３、同書第８頁第７行目に「開離」とあるのを「解離」
と補正する。
Claims (3)
- （１）ポリイミド系樹脂膜の選択された部分に耐エッチ
ングマスク材を形成し、酸素プラズマエッチングにより
マスクされない前記樹脂膜を除去して、上層配線層接続
用開口部を、下層配線層上の前記ポリイミド系樹脂膜に
形成する工程を含む半導体装置の製造方法に於て、前記
酸素プラズマエッチングによる前記開口部底の、即ち下
層配線層上の残渣物を除去するに先立って、前記マスク
材を除去し、更に前記下層配線層表層のエッチングガス
雰囲気下で反応性イオンエッチングを行う事を特徴とす
る半導体装置の製造方法。 - （２）前記上層及び下層配線層はアルミニウムから成り
前記エッチングガスはＢＣｌ＿３である事を特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 - （３）前記下層配線層は、薄いタングステン層を表面部
分に有するアルミニウムから成り、前記上層配線層はア
ルミニウムから成り前記エッチングガスはＣＦ＿４であ
る事を特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25575284A JPS61134024A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25575284A JPS61134024A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61134024A true JPS61134024A (ja) | 1986-06-21 |
Family
ID=17283134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25575284A Pending JPS61134024A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61134024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104221A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | ドライエッチング方法 |
-
1984
- 1984-12-05 JP JP25575284A patent/JPS61134024A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104221A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | ドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| KR970001203B1 (ko) | 폴리실리콘 막 에칭 방법 | |
| JPH06163456A (ja) | 微細金属配線形成方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JPS61134024A (ja) | 半導体装置の製造方法 | |
| US5538921A (en) | Integrated circuit fabrication | |
| JP2509175B2 (ja) | 配線構造体の製造方法 | |
| JP2000077396A (ja) | 半導体装置及びその製造方法 | |
| KR100387761B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3191344B2 (ja) | 銅膜のエッチング方法 | |
| JPH10125680A (ja) | 多層配線の形成方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP3567635B2 (ja) | コンタクト形成方法 | |
| JPH07273120A (ja) | 半導体基板の処理方法 | |
| JPH01232747A (ja) | 配線形成方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH09102481A (ja) | 半導体装置の製造方法 | |
| JPS61289648A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH056939A (ja) | 半導体装置の製造方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JP2000183063A (ja) | 半導体装置及びその製造方法 | |
| JPH05183058A (ja) | 半導体装置の製造方法 |